JP2012114175A - 半導体装置、液晶ディスプレイパネル及び携帯情報端末 - Google Patents

半導体装置、液晶ディスプレイパネル及び携帯情報端末 Download PDF

Info

Publication number
JP2012114175A
JP2012114175A JP2010260753A JP2010260753A JP2012114175A JP 2012114175 A JP2012114175 A JP 2012114175A JP 2010260753 A JP2010260753 A JP 2010260753A JP 2010260753 A JP2010260753 A JP 2010260753A JP 2012114175 A JP2012114175 A JP 2012114175A
Authority
JP
Japan
Prior art keywords
external drive
output
circuit
drive terminals
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010260753A
Other languages
English (en)
Other versions
JP5746494B2 (ja
Inventor
Shinya Suzuki
進也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010260753A priority Critical patent/JP5746494B2/ja
Priority to US13/295,054 priority patent/US8913047B2/en
Publication of JP2012114175A publication Critical patent/JP2012114175A/ja
Priority to US14/556,959 priority patent/US9501986B2/en
Application granted granted Critical
Publication of JP5746494B2 publication Critical patent/JP5746494B2/ja
Priority to US15/338,613 priority patent/US9747855B2/en
Priority to US15/663,630 priority patent/US10049632B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】外部駆動端子の狭ピッチ化に充分答えることができる半導体装置を提供する。
【解決手段】長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子（３Ａ，３Ｂ，３Ｃ）、対応する前記外部駆動端子に接続されたＥＳＤ保護回路（４Ａ，４Ｂ，４Ｃ）、及び対応する外部駆動端子に接続された出力回路（５）を備え、複数個の外部駆動端子は、Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で外部駆動端子の位置が相互にずらされた千鳥状配置を有し、前記出力回路は、Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニット（５Ａ，５Ｂ，５Ｃ）を有する。ｎ列の千鳥状配置によって外部駆動端子を狭ピッチにできる。ｎ個の外部駆動端子毎に対応される出力回路にはＸ方向に一列で配置されたｎ個の出力ユニットを配置することにより、ｎ個分の出力ユニットの幅を１個分の幅に集約できる。
【選択図】図１

Description

本発明は、並列された多数の外部駆動端子を持つ半導体装置、更には、そのような半導体装置をディスプレイドライバとして供えた液晶ディスプレイパネルや携帯情報端末に関し、例えば、小型且つ高精細の液晶ディスプレイを備えた携帯電話機に適用して有効な技術に関する。
アクティブマトリクス型の液晶ディスプレイでは、マトリクス状に多数配置した薄膜トランジスタのスイッチゲートを水平同期タイミングに従って走査ライン単位で順次オン動作させ、オン動作される薄膜トランジスタにソース線から駆動電圧を供給してサブピクセルに印加する。このアクティブマトリクス型の液晶ディスプレイは携帯電話機に代表される各種携帯情報端末などに広く適用され、その高精細が進むにしたがって、外部駆動端子の数が増える。外部駆動端子の数が増えれば、液晶ディスプレイを駆動する液晶ドライバの外部駆動端子が狭ピッチになる。例えば液晶ディスプレイの縁辺に沿って長方形の半導体基板に形成された液晶ドライバが配置されるとき、ディスプレイの高精細に起因して液晶ディスプレイの縁辺から引き出されるソース電極線の数か増えると、液晶ドライバの大きさの制限からその長辺に形成する外部駆動端子の数を増やすことが必要になる。
特許文献１には外部端子としてのＩＯパッドとこれに接続するＩＯ回路をそれぞれ複数列でチップの縁辺に配置して、半導体集積回路のＩＯパッドやＩＯ回路の数を増やすことを可能にすることが記載される。ＩＯパッドを千鳥状に配置する構成についても示される。
特許文献２には、外部端子数の増加に伴って増える入出力回路の配置を千鳥状配置とすることによって入出力回路の配置に充分なスペースを採る事ができるようにすることが記載される。
特開２００５−２５２０９５号公報 特開平４−１２７５５６号公報
しかしながら、上記特許文献の技術では外部端子数の増加に伴う外部端子の狭ピッチ化の要求を充分に満足することができない。特許文献１に記載の如くＩＯパッドを千鳥状に複数列で配置する構成はＩＯパッドの限界ピッチに比べてＩＯ回路幅が小さい場合にしか適用することができない。また、特許文献２に記載の如くＩＯ回路を千鳥状に複数列で配置する構成はＩＯパッドの限界ピッチに比べてＩＯ回路幅が大きい場合に適用することができるが、ＩＯパッドのピッチはＩＯ回路の幅寸法の１．５倍の大きさに制限される。
本発明の目的は、外部駆動端子の狭ピッチ化に充分答えることができる半導体装置を提供することにある。
本発明の別の目的は、ディスプレイを表示駆動する半導体装置の外部駆動端子の狭ピッチ化の観点より当該ディスプレイの小型且つ高精細に対して小型化に資することができる液晶ディスプレイパネル、更には携帯情報端末を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子、対応する前記外部駆動端子に接続されたＥＳＤ保護回路、及び対応する前記外部駆動端子に接続された出力回路を備え、前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有し、前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニットを有する。
上記より、ｎ列の千鳥状配置によって外部駆動端子を狭ピッチにできる。ｎ個の外部駆動端子毎に対応される出力回路にはＸ方向に一列で配置されたｎ個の出力ユニットを配置することにより、ｎ個分の出力ユニットの幅を１個分の幅に集約でき、外部駆動端子の狭ピッチによって制約を受ける出力回路の配置幅を小さくすることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、半導体装置の外部駆動端子の狭ピッチ化に充分答えることができる。ディスプレイを表示駆動する半導体装置の外部駆動端子の狭ピッチ化の観点より当該ディスプレイの小型且つ高精細に対して液晶ディスプレイパネル更には携帯情報端末の小型化に資することができる。
図１は本発明の一実施の形態として液晶ドライバにおける外部駆動端子、ＥＳＤ保護回路及び出力回路の配置関係の詳細を例示するレイアウト図である。 図２は本発明の一実施の形態として液晶ドライバのチップレイアウト構造を概略的に例示するレイアウト図である。 図３は相互に対応するＥＳＤ保護回路と出力回路とがＹ方向に比較的大きくずれている場合の関係を代表的に例示するレイアウト図である。 図４は出力回路の出力ユニットの回路構成を例示する回路図である。 図５は本発明の第２の実施の形態として外部駆動端子を２列で千鳥状に配置したときの外部駆動端子、ＥＳＤ保護回路及び出力回路の配置関係の詳細を例示するレイアウト図である。 図６は本発明の第３の実施の形態として携帯電話機携帯情報端末の一例として示す概略図である。 図７は外部駆動端子を千鳥状に配置しても１個の外部駆動端子に対応して一組の選択スイッチ、出力アンプ、諧調選択回路及びラッチ回路を一列に配置する構成を比較例として示す平面図である。
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕＜外部駆動端子の複数列千鳥配置及び出力ユニットの複数列配置＞
本発明の代表的な実施の形態に係る半導体装置（１）は、長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子（３Ａ〜３Ｃ，３ｍＡ〜３ｍＢ）、対応する前記外部駆動端子に接続されたＥＳＤ保護回路（４Ａ〜４Ｃ、４ｍＡ〜４ｍＢ）、及び対応する前記外部駆動端子に接続された出力回路（５，５ｍ）と、前記出力回路の出力動作を制御するために前記半導体基板に形成された処理回路（６）と、を有する。前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有する。前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニット（５Ａ〜５Ｃ，５ｍＡ〜５ｍＢ）を有する。
上記より、ｎ列の千鳥状配置によって外部駆動端子を狭ピッチにできる。ｎ個の外部駆動端子毎に対応される出力回路にはＸ方向に一列で配置されたｎ個の出力ユニットを配置することにより、ｎ個分の出力ユニットの幅を１個分の幅に集約でき、外部駆動端子の狭ピッチによって制約を受ける出力回路の配置幅を小さくすることができる。
〔２〕＜同一幅の出力ユニット＞
項１の半導体装置において、前記Ｘ方向に一列で配置されるｎ個の出力ユニットはＸ方向に同一幅で整列配置される。
ｎ個の出力ユニットを既定幅の領域に形成することが容易になる。
〔３〕＜重ね合わせ配置＞
項２の半導体装置において、前記ＥＳＤ保護回路及び出力回路が形成される領域は前記外部駆動端子が配置される領域の下に重ねて配置される。
半導体基板に対する回路要素の配置効率を高くすることができる。
〔４〕＜外部駆動端子配置に対して出力回路幅を小さくする＞
項１の半導体装置において、前記出力回路の前記Ｙ方向の幅寸法（５Ｗ，５ｍＷ）は、前記Ｘ方向に沿った外部駆動端子のｎ個づつの幅寸法（４Ｗ，４ｍＷ）よりも小さい。
Ｙ方向の出力回路の配置列に他の回路を配置するための余裕領域を確保することが容易になる。
〔５〕＜外部駆動端子配置に対してＥＳＤ保護回路配置を対応させる＞
項４の半導体装置において、前記ＥＳＤ保護回路は、前記Ｙ方向に沿ってｎ列で配置された前記外部駆動端子の前記Ｙ方向の配列ピッチに等しいピッチで前記Ｙ方向に並列配置される。
外部駆動端子の近傍にＥＳＤ保護回路を配置することができるから、ＥＳＤ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）に対する保護の万全を期することができる。
〔６〕＜配線領域＞
項５の半導体装置において、前記Ｙ方向に沿った前記ＥＳＤ保護回路の配列領域と、前記Ｙ方向に沿った前記出力回路の配列領域との間に、対応する前記外部駆動端子と対応する出力ユニットとを接続するための配線領域（９）を有する。
外部駆動端子の近傍にＥＳＤ保護回路を配置したとき、対応する外部駆動端子に出力回路を接続するための配線の引き回しが容易になる。
〔７〕＜内部回路形成領域の拡大＞
項４の半導体装置において、半導体基板の中央部から左右に向けて前記Ｙ方向に沿った前記出力回路の配列領域を有し、前記出力回路の左右の配列領域の間（６Ａ）に前記処理回路の一部が形成される。
Ｙ方向の出力回路の左右の配置列の間の余裕領域を前記処理回路に配置に有効利用することができ、半導体基板に対する回路配置の配置効率を向上させることができる。
〔８〕＜ホストインタフェース＞
項１の半導体装置において、前記半導体基板の他方の長辺に沿って配置された複数の外部インタフェース端子（７）を更に有し、前記外部インタフェース端子は前記処理回路に接続される。
外部インタフェース端子を介して前記処理回路に対するホストインタフェースなどを行うことが可能になる。
〔９〕＜外部インタフェース端子のピッチと外部駆動端子のピッチ＞
項8の半導体装置において、前記外部駆動端子の配列ピッチは前記外部インタフェース端子の配列ピッチよりも小さい。
狭ピッチが要求されない外部端子については外部駆動端子に関する上記考慮は一切必要ない。
〔１０〕＜液晶ディスプレイのソース電極を駆動する出力ユニット＞
項９の半導体装置において、前記外部駆動端子はアクティブマトリクス型液晶ディスプレイ（１１１）のソース電極を駆動するための端子である。前記出力ユニットは、前記処理回路から供給された表示データをラッチするラッチ回路（５０Ａ〜５０Ｃ，５０ｍＡ〜５０ｍＢ）、ラッチ回路にラッチされた表示データをデコードして階調電圧信号を選択する階調選択回路（５１Ａ〜５１Ｃ，５１ｍＡ〜５１ｍＢ）、前記階調選択回路から出力された階調電圧信号を増幅する出力アンプ（５２Ａ〜５２Ｃ，５２ｍＡ〜５２ｍＢ）、及び前記出力アンプの出力又はそれとは極性の異なる別の出力ユニットの出力アンプの出力を選択して対応する外部駆動端子に出力する選択スイッチ（５３Ａ〜５３Ｃ，５３ｍＡ〜５３ｍＢ）を有する。
小型且つ高精細の液晶ディスプレイの駆動に用いる半導体装置の外部駆動端子の狭ピッチ化に対応することができる。
〔１１〕＜液晶ディスプレイパネル＞
本発明の別の実施の形態に係る液晶ディスプレイパネル（１０４）は、ガラス基板（１１０）に形成されたアクティブマトリクス型液晶ディスプレイ（１１１）と、前記アクティブマトリクス型液晶ディスプレイから引き出されて前記ガラス基板に形成された複数のソース電極線（１１２）と、前記ソース電極線に接続されて前記ガラス基板に実装された半導体集積回路化された液晶ドライバ（１）と、を有する。前記液晶ドライバは、前記アクティブマトリクス型液晶ディスプレイの縁辺に臨む長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子、対応する前記外部駆動端子に接続されたＥＳＤ保護回路、及び対応する前記外部駆動端子に接続された出力回路と、前記出力回路の出力動作を制御するために前記半導体基板に形成された処理回路と、を有する。前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有する。前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニットを有する。
前述より明らかなように、液晶ドライバの外部駆動端子の狭ピッチ化に充分答えることができるから、ディスプレイを表示駆動する半導体装置の外部駆動端子の狭ピッチ化の観点より当該液晶ディスプレイの小型且つ高精細に対して液晶ディスプレイパネルの小型化に資することができる。
〔１２〕＜携帯情報端末＞
本発明の別の実施の形態に係る携帯情報端末（１００）は、筐体（１０１）に、入力部（１０２）と、入力部からの入力信号に基づいてデータ処理を行うデータ処理部（１０３）と、前記データ処理部によって表示制御される表示部（１０４）とを有する。前記表示部は、ディスプレイ（１１１）と、前記ディスプレイから引き出された電極線（１１２）と、一方において前記電極線に接続され他方において前記データ処理部に接続された表示ドライバ（１）とを有する。前記ディスプレイドライバは、前記ディスプレイの縁辺に臨む長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子、対応する前記外部駆動端子に接続されたＥＳＤ保護回路、及び対応する前記外部駆動端子に接続された出力回路と、前記出力回路の出力動作を制御するために前記半導体基板に形成された処理回路と、を有する。前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有する。前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニットを有する。
前述より明らかなように、液晶ドライバの外部駆動端子の狭ピッチ化に充分答えることができるから、ディスプレイを表示駆動する半導体装置の外部駆動端子の狭ピッチ化の観点より当該液晶ディスプレイの小型且つ高精細に対して携帯情報端末の小型化に資することができる。
〔１３〕＜携帯電話＞
項１２の携帯情報端末において、前記データ処理部の制御に基づいて移動体通信制御を行う通信処理部を更に有する。
携帯情報端末を携帯電話機として実現することができる。
２．実施の形態の詳細
実施の形態について更に詳述する。
〔実施の形態１〕
図２には本発明の一実施の形態として液晶ドライバのチップレイアウト構造が概略的に示される。同図に示される液晶ドライバ１は、例えば公知のＣＭＯＳ集積回路或いはＢｉ−ＣＭＯＳ集積回路製造技術によって単結晶シリコンのような１個の半導体基板２に形成される。
半導体基板２は長方形を呈し、一方の長辺２Ａ側には、それに沿ったＹ方向に沿って複数列例えば３列で複数個の外部駆動端子３Ａ，３Ｂ，３Ｃが配置され、各列の間で前記外部駆動端子３Ａ，３Ｂ，３Ｃの位置が相互にずらされた千鳥状配置を有する。外部駆動端子３Ａ，３Ｂ，３Ｃは例えばアクティブマトリクス型液晶ディスプレイのソース線を駆動する端子とされる。図示は省略するが、半導体基板２の長辺２Ａ側のＹ方向の端には液晶ディスプレイのゲート線を駆動する端子、ＥＳＤ保護回路及び出力回路が配置されている。外部駆動端子３Ａ，３Ｂ，３Ｃは例えば半田バンプ電極などによって構成される。
外部駆動端子３Ａ，３Ｂ，３Ｃの配列の近傍には同じくＹ方向に沿って、対応する外部駆動端子３Ａ，３Ｂ，３Ｃに接続されたＥＳＤ保護回路４Ａ，４Ｂ，４Ｃ、及び対応する前記外部駆動端子３Ａ，３Ｂ，３Ｃに接続された出力回路５がそれぞれ複数個配置される。図２では図示を簡素化するために、ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃを示す一つの矩形は便宜上３個のＥＳＤ保護回路４Ａ，４Ｂ，４Ｃをまとめて示す。出力回路５には３個の外部駆動端子３Ａ，３Ｂ，３Ｃに対応される３個の出力ユニットを含む。出力ユニットの詳細は図１に基づいて後述する。
ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃ及び外部駆動端子３Ａ，３Ｂ，３Ｃの配列ピッチに比べて出力回路５の配列ピッチが小さくされており、それによって、出力回路５の配列は中央部分を空けて左右に寄せられている。その空き領域は、半導体基板２の中央部に形成される処理回路６の回路領域の一部６Ａに組み込まれている。処理回路６は、特に制限されないが、コマンドに従って、外部から供給される表示データをフレームバッファに格納し、フレームバッファから表示データを出力して前記出力回路５に与え、出力回路５に、水平走査タイミングに同期して外部駆動端子３Ａ，３Ｂ，３Ｃから表示データに従ったソース線駆動信号を出力させ、また、水平走査タイミングに同期して順次選択するゲート線を切換え駆動させる制御を行う。
また、ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃ及び外部駆動端子３Ａ，３Ｂ，３Ｃの配列ピッチに比べて出力回路５の配列ピッチが小さくされていることに起因して、出力回路５を対応する外部駆動端子３Ａ，３Ｂ，３ＣのＥＳＤ保護回路４Ａ，４Ｂ，４Ｃに接続するための配線８はＸ方向だけでは足らずＹ方向に引き回すことが必要とされ、これを考慮してその配線領域９はＥＳＤ保護回路４Ａ，４Ｂ，４Ｃと出力回路5との間に確保している。この点について詳細は後述する。
前記ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃ及び出力回路５が形成される領域は前記外部駆動端子３Ａ，３Ｂ，３Ｃが配置される領域の下に表面保護膜若しくは絶縁膜などを介して重ねて配置されている。
半導体基板２の他方の長辺２Ｂ側には、マイクロコンピュータなどのデータ処理デバイスにインタフェースされる外部インタフェース端子７が配列される。前記データ処理デバイスは液晶ドライバ１に表示データを供給するためのデータ処理などを行う。図示は省略するが、外部インタフェース端子７には対応するＥＳＤ保護回路や入出力回路が配置され、図示を省略する入出力回路は前記処理回路６に接続される。特に制限されないが、データ処理デバイスと接続される外部インタフェース端子７には外部駆動端子３Ａ，３Ｂ，３Ｃほど端子配列の狭ピッチ化が強く要求されないという事情を考慮して、外部インタフェース端子７の配列ピッチは外部駆動端子３Ａ，３Ｂ，３Ｃの配列ピッチに比べて大きくされている。
図１には外部駆動端子３Ａ，３Ｂ，３Ｃ、ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃ及び出力回路５の配置関係の詳細が例示される。図１には９個の外部駆動端子３Ａ，３Ｂ，３Ｃ、９個のＥＳＤ保護回路４Ａ，４Ｂ，４Ｃ及び３個の出力回路５を一例として示している。
１個の出力回路５は３個の出力ユニット５Ａ，５Ｂ，５Ｃを有する。ここでは前記外部駆動端子３Ａ，３Ｂ，３Ｃはアクティブマトリクス型液晶ディスプレイのソース電極を駆動するための端子とされ、前記出力ユニット５Ａ，５Ｂ，５Ｃは、前記処理回路６から供給された表示データをラッチするラッチ回路５０Ａ，５０Ｂ，５０Ｃ、ラッチ回路５０Ａ，５０Ｂ，５０Ｃにラッチされた表示データをデコードして階調電圧信号を選択する階調選択回路５１Ａ，５１Ｂ，５１Ｃ、前記階調選択回路５１Ａ，５１Ｂ，５１Ｃから出力された階調電圧信号を増幅する出力アンプ５２Ａ，５２Ｂ，５２Ｃ、及び出力極性の異なる２個の出力アンプの一方の出力を選択して対応する外部駆動端子３Ａ，３Ｂ，３Ｃに出力する選択スイッチ５３Ａ，５３Ｂ，５３Ｃを有する。前記出力ユニット５Ａは、ラッチ回路５０Ａ、階調選択回路５１Ａ、出力アンプ５２Ａ、及び選択スイッチ５３Ａを含み、前記出力ユニット５Ｂは、ラッチ回路５０Ｂ、階調選択回路５１Ｂ、出力アンプ５２Ｂ、及び選択スイッチ５３Ｂを含み、前記出力ユニット５Ｃは、ラッチ回路５０Ｃ、階調選択回路５１Ｃ、出力アンプ５２Ｃ、及び選択スイッチ５３Ｃを含む。ここでは、出力ユニット５Ａ，５Ｂ，５Ｃはユニット単位で配置されず、それぞれを構成する要素回路の機能毎にまとめて配置している。例えば、選択スイッチ５３Ａ〜５３ＣはＹ方向に一列に配置され、出力アンプ５２Ａ，５２Ｂ，５２Ｃ、階調選択回路５１Ａ，５１Ｂ，５１Ｃ、及びラッチ回路５０Ａ，５０Ｂ，５０Ｃの順にＸ方向に一列に配置される。
一つの出力回路５が一つの回路セルとしてそれが多数レイアウトされている。一つの出力回路は矩形の回路セルとされ、幅５Ｗを有する。
ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃのそれぞれも一つの回路セルとしてそれが多数レイアウトされている。夫々のＥＳＤ保護回路４Ａ，４Ｂ，４Ｃは矩形の回路セルとされ、３個のＥＳＤ保護回路の幅４Ｗは前記出力回路５の幅５Ｗよりも大きくされる。夫々のＥＳＤ保護回路４Ａ，４Ｂ，４Ｃの配置ピッチは、夫々の外部駆動端子３Ａ，３Ｂ，３Ｃの配置ピッチに等しくされている。この関係より、相互に結合される出力保護回路と外部駆動端子は４Ｗの幅の範囲でＸ方向に対応付けされる。これに対して、４Ｗ＞５Ｗであるから、相互に接続される出力回路の出力ユニット５Ａ，５Ｂ，５Ｃと外部駆動端子３Ａ，３Ｂ，３Ｃとの位置は基端からＹ方向への配列数が多くなるにしたがって離れることになる。図２では半導体基板の左右端側を配列基端として中央部寄りになるほど相互に接続される出力回路５の出力ユニット５Ａ，５Ｂ，５Ｃと外部駆動端子３Ａ，３Ｂ，３Ｃが離れる様子が図示されている。図２からも明らかなように、相互に離れるほど出力回路５の出力ユニット５Ａ，５Ｂ，５Ｃと外部駆動端子３Ａ，３Ｂ，３Ｃを接続する配線８をＹ方向に引き回す距離が長くなる。そのための配線領域９がＥＳＤ保護回路と選択回路の間に確保されている。
図３には相互に対応するＥＳＤ保護回路４Ａ，４Ｂ，４Ｃと出力回路５とがＹ方向に比較的大きくずれている場合の関係を代表的に例示する。図においてＥＳＤ保護回路４Ａ，４Ｂ，４Ｃと対応する外部駆動端子３Ａ，３Ｂ，３Ｃは図示を省略するが主にＸ方向に延在する配線で結合されるが、当該ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃに対応される出力回路５はＹ方向に離れるので、その配線はＹ方向への引き回しが長くなる。前述の如くＥＳＤ保護回路４Ａ，４Ｂ，４ＣにＹ方向の配列ピッチを外部駆動端子３Ａ，３Ｂ，３ＣにＹ方向の配列ピッチに等しくして４Ｗ＞５Ｗとすることにより、回路領域６Ａを確保し、配線８の引き回しをＥＳＤ保護回路４Ａ，４Ｂ，４Ｃとスイッチ回路５３Ａ，５３Ｂ，５３Ｃとの間の配線領域９で行う。外部駆動端子３Ａ，３Ｂ，３ＣとＥＳＤ保護回路４Ａ，４Ｂ，４ＣとはＹ方向の配置位置に拘わらず対応するもの同士が直近で接続されＥＳＤ保護機能が保証される。仮にＥＳＤ保護回路４Ａ，４Ｂ，４Ｃの３個の並列幅を５Ｗに縮小した場合にはＥＳＤ保護回路４Ａ，４Ｂ，４Ｃは選択スイッチ５３Ａ，５３Ｂ，５３Ｃの近傍に配置されるが、ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃは対応する外部駆動端子３Ａ，３Ｂ，３Ｃから離れ、ＥＳＤ保護機能を充分に達成できない虞がある。
上述のレイアウト構成によれば、Ｙ方向に３列の千鳥状配置によって外部駆動端子３Ａ，３Ｂ，３Ｃを狭ピッチにできる。３個の外部駆動端子３Ａ，３Ｂ，３Ｃ毎に対応される出力回路５にはＸ方向に一列で配置された３個の出力ユニット５Ａ（５０Ａ，５１Ａ，５２Ａ，５３Ａ），５Ｂ（５０Ｂ，５１Ｂ，５２Ｂ，５３Ｂ），５Ｃ（５０Ｃ，５１Ｃ，５２Ｃ，５３Ｃ）を配置することにより、３個分の出力ユニット５Ａ，５Ｂ，５Ｃの幅を１個分の幅（５Ｗ）に集約でき、外部駆動端子３Ａ，３Ｂ，３Ｃの狭ピッチによって制約を受ける出力回路５の配置幅を小さくすることができる。これにより、液晶ドライバ１における外部駆動端子３Ａ，３Ｂ，３Ｃの狭ピッチ化に充分答えることができる。図７の比較例に示されるように外部駆動端子を千鳥状に配置しても、１個の外部駆動端子に対応して一組の選択スイッチ、出力アンプ、諧調選択回路及びラッチ回路を一列に配置する構成では、その幅Ｗｐは図５などに示される幅、４Ｗや５Ｗに比べて格段に大きくならざるを得ない。
また、４Ｗ＞５Ｗであるから、Ｙ方向の出力回路５の配置列に他の回路を配置するための余裕領域６Ａを確保することが容易になる。この余裕領域６Ａを処理回路６に配置に有効利用することにより、半導体基板に対する回路配置の配置効率を向上させることができる。
また、外部駆動端子３Ａ，３Ｂ，３Ｃの近傍にＥＳＤ保護回路４Ａ，４Ｂ，４Ｃを配置することができるから、ＥＳＤに対する保護の万全を期することができる。このとき、ＥＳＤ保護回路４Ａ，４Ｂ，４Ｃの配列領域と選択スイッチ５３Ａ，５３Ｂ，５３Ｃとの間に配線領域９を確保するから、対応する外部駆動端子３Ａ，３Ｂ，３Ｃに出力回路５を接続するための配線の引き回しが容易になる。
ホストインタフェース若しくはシステムインタフェースとして利用される外部インタフェース端子７のようにことさら狭ピッチが要求されない外部端子に対しては外部駆動端子３Ａ，３Ｂ，３Ｃに関する上記考慮を一切要しなくて済む。
図４には出力回路の出力ユニットの回路構成が例示される。ここでは液晶ディスプレイを行ライン反転駆動又はドット反転駆動のような交流駆動によって駆動する場合の構成を想定するものであり、図には隣接する一対の外部駆動端子４Ａ，４Ｂに対応される出力ユニット５Ａ，５Ｂの構成が代表的に例示される。
ＥＳＤ保護回路４Ａ，４Ｂは、外部駆動端子３Ａ，３Ｂと電源端子ＶＤＤとの間にソース電極がゲート電極に接続されたｐチャンネル型のダイオード接続ＭＯＳトランジスタＱｄｐと、外部駆動端子３Ａ，３Ｂとグランド端子ＧＮＤとの間にソース電極がゲート電極に接続されたｎチャンネル型のダイオード接続ＭＯＳトランジスタＱｄｎとによって構成される。
ラッチ回路５０Ａ，５０Ｂは水平走査タイミング毎に対応する画素単位の画素データＤｄｉ，Ｄｄｊをラッチして諧調選択回路５１Ａ，５１Ｂに与える。階調選択回路５１Ａ，５１Ｂにはそれぞれ２５６階調などの階調数に応じた複数の階調電圧Ｖｇｒｄが供給されており、画素データＤｄｉ，Ｄｄｊをデコードすることによって階調値を判別し、判別した階調値に応ずる一つの階調電圧選択して対応する出力アンプ５２Ａ，５２Ｂに供給する。出力アンプ５２Ａは正極性で増幅出力を行い、出力アンプ５２Ｂは負極性で増幅出力を行う。Ｐｏｉｓは正極性の増幅出力を意味し、Ｎｅｇａは負極性の増幅出力を意味する。選択スイッチ４Ａ、４Ｂは出力アンプ５２Ａ，５２Ｂの出力を水平走査に同期して相補的に選択する。これにより、選択スイッチ５３Ａは正極性又は負極性の一方を、選択スイッチ５３Ｂは正極性又は負極性の他方を選択し、選択状態が交互に切り替えられることによって、ドット反転駆動による交流駆動が可能にされる。
〔実施の形態２〕
図５には本発明の第２の実施の形態として外部駆動端子を２列で千鳥状に配置したときの外部駆動端子、ＥＳＤ保護回路及び出力回路の配置関係の詳細が例示される。図５には６個の外部駆動端子３ｍＡ，３ｍＢ、６個のＥＳＤ保護回路４ｍＡ，４ｍＢ及び３個の出力回路５ｍを一例として示している。
１個の出力回路５ｍは２個の出力ユニット５ｍＡ，５ｍＢを有する。ここでは前記外部駆動端子３ｍＡ，３ｍＢはアクティブマトリクス型液晶ディスプレイのソース電極を駆動するための端子とされ、前記出力ユニット５ｍＡ，５ｍＢは、前記処理回路６から供給された表示データをラッチするラッチ回路５０ｍＡ，５０ｍＢ、ラッチ回路５０ｍＡ，５０ｍＢにラッチされた表示データをデコードして階調電圧信号を選択する階調選択回路５１ｍＡ，５１ｍＢ、前記階調選択回路５１ｍＡ，５１ｍＢから出力された階調電圧信号を増幅する出力アンプ５２ｍＡ，５２ｍＢ、及び出力極性の異なる２個の出力アンプの一方の出力を選択して対応する外部駆動端子３ｍＡ，３ｍＢに出力する選択スイッチ５３ｍＡ，５３ｍＢを有する。前記出力ユニット５ｍＡは、ラッチ回路５０ｍＡ、階調選択回路５１ｍＡ、出力アンプ５２ｍＡ、及び選択スイッチ５３ｍＡを含み、前記出力ユニット５ｍＢは、ラッチ回路５０ｍＢ、階調選択回路５１ｍＢ、出力アンプ５２ｍＢ、及び選択スイッチ５３ｍＢを含む。ここでは、出力ユニット５ｍＡ，５ｍＢはユニット単位で配置されず、それぞれを構成する要素回路の機能毎にまとめて配置している。例えば、選択スイッチ５３ｍＡ，５３ｍＢはＹ方向に一列に配置され、出力アンプ５２ｍＡ，５２ｍＢ、階調選択回路５１ｍＡ，５１ｍＢ、及びラッチ回路５０ｍＡ，５０ｍＢの順にＸ方向に一列に配置される。
一つの出力回路５ｍが一つの回路セルとしてそれが多数レイアウトされている。一つの出力回路は矩形の回路セルとされ、幅５ｍＷを有する。
ＥＳＤ保護回路４ｍＡ，４ｍＢのそれぞれも一つの回路セルとしてそれが多数レイアウトされている。夫々のＥＳＤ保護回路４ｍＡ，４Ｂｍは矩形の回路セルとされ、２個のＥＳＤ保護回路の幅４ｍＷは前記出力回路５ｍの幅５ｍＷよりも大きくされる。夫々のＥＳＤ保護回路４ｍＡ，４ｍＢの配置ピッチは、夫々の外部駆動端子３ｍＡ，３ｍＢの配置ピッチに等しくされている。この関係より、相互に結合される出力保護回路と外部駆動端子は４ｍＷの幅の範囲でＸ方向に対応付けされる。これに対して、４ｍＷ＞５ｍＷであるから、相互に接続される出力回路の出力ユニット５ｍＡ，５ｍＢと外部駆動端子３ｍＡ，３ｍＢとの位置は基端からＹ方向への配列数が多くなるにしたがって離れることになる。相互に離れるほど出力回路５ｍの出力ユニット５ｍＡ，５ｍＢと外部駆動端子３ｍＡ，３ｍＢを接続する配線８ｍをＹ方向に引き回す距離が長くなる。そのための配線領域９ｍがＥＳＤ保護回路と選択回路の間に確保されている。
外部駆動端子を３列で千鳥状に配置した実施の形態１と外部駆動端子を２列で千鳥状に配置した実施の形態２を比べるとき、出力回路５，５ｍのＸ方向長さに制限がある場合、その制限範囲まで出力回路５，５ｍのＸ方向長さを延ばすとすれば、５ｍＷ＜５Ｗとなる。外部駆動端子のピッチについては、同一列で隣接するもの同士に必要な最小間隔（例えば１１μｍ）を得ることができるように設定されればよいとすると、千鳥配置のＹ方向の列数が増えても幅寸法４Ｗに変化はないが、千鳥配置のＹ方向の列数が増えるほど、外部駆動端子全体での配列ピッチは小さくなる。したがって、外部駆動端子に接続されて駆動される側の入力端子若しくは入力配線の狭ピッチに応じて千鳥状の列数を増やせばよい。千鳥状の列数が少ないほど、空き領域６Ａを大きく採ることが可能になる。
その他の点については実施の形態２も実施の形態１と同様の作用効果を奏することができる。
〔実施の形態３〕
図６には本発明の第３の実施の形態として携帯電話機が例示される。携帯情報端末の一例である携帯電話機（ＭＢＬＰＨＮ）１００は、筐体１０１に、キー入力などにの入力操作を受け付ける入力部１０２、入力部１０２からの入力信号に基づいてデータ処理を行うデータ処理部１０３、及びデータ処理部１０３によって表示制御される表示部としてのディスプレイパネル（ＬＣＤＰＮＬ）１０４を有する。入力部１０２はキー入力の構成に限定されずタッチパネルなどを採用してもよい。データ処理部１０３は、特に制限されないが、移動体通信のためのベースバンド処理部、表示制御や通信の認証処理などを行うアプリケーション処理部などを備える。ディスプレイパネル１０４は、ガラス基板１１０に形成されたアクティブマトリクス型液晶ディスプレイ（ＤＩＳＰ）１１１と、アクティブマトリクス型液晶ディスプレイ１１１から引き出されて前記ガラス基板１１０に形成された例えばＩＴＯ膜（酸化インジウムに酸化スズを添加した透明導電膜）などから成るソース電極線１１２と、前記ソース電極線１１２に接続されて前記ガラス基板１１０に実装された半導体集積回路化された液晶ドライバ（ＬＣＤＤＲＶ）１とを有する。液晶ドライバ１は実施の形態１又は実施の形態２などで説明した構成を備える。１１３は液晶ドライバ１をアプリケーション処理部に接続するためにインタフェースケーブルなどを総称する。
前述より明らかなように、液晶ドライバ１は外部駆動端子３Ａ，３Ｂ，３Ｃ（３ｍＡ，３ｍＢ）の狭ピッチ化に充分答えることができるから、アクティブマトリクス型液晶ディスプレイ１１１を表示駆動する液晶ドライバ１の外部駆動端子３Ａ，３Ｂ，３Ｃ（３ｍＡ，３ｍＢ）の狭ピッチ化の観点より当該アクティブマトリクス型液晶ディスプレイ１１１の小型且つ高精細に対してディスプレイパネル、更には携帯電話機の小型化に資することができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、出力回路５の３個の出力ユニットは３個が接続される外部駆動端子は必ず３Ａ，３Ｂ，３Ｃの３列にまたがる端子に振り分けることに限定されず、３列の内の２列にまたが三角形状に配置された端子に振り分けてもよい。
選択スイッチ５３Ａ、５３Ｂ，５３ＣはＹ方向に一列に配置する構成に限定されず、Ｘ方向に一列に配置することも可能である。
携帯情報端末は携帯電話機に限定されず、移動体通信に代えて無線ＬＡＮによる通信を行うもの、通信機能を備えずスタンドアロンで使用するものであってもよい。
千鳥状に配置される外部駆動端子のＹ方向の列数は２列又は３列に限定されず、それ以上の数で適宜採用可能である。
１ 液晶ドライバ
２ 半導体基板
２Ａ，２Ｂ 長辺
３Ａ，３Ｂ，３Ｃ 外部駆動端子
４Ａ，４Ｂ，４Ｃ ＥＳＤ保護回路
５ 出力回路
５Ａ，５Ｂ，５Ｃ 出力ユニット
６ 処理回路
７ 外部インタフェース端子
８ 配線
９ 配線領域
５０Ａ，５０Ｂ，５０Ｃ ラッチ回路
５１Ａ，５１Ｂ，５１Ｃ 階調選択回路
５２Ａ，５２Ｂ，５２Ｃ 出力アンプ
５３Ａ，５３Ｂ，５３Ｃ 選択スイッチ
３ｍＡ，３ｍＢ 外部駆動端子
４ｍＡ，４ｍＢ ＥＳＤ保護回路
５ｍ 出力回路
５ｍＡ，５ｍＢ 出力ユニット
８ｍ 配線
９ｍ 配線領域
５０ｍＡ，５０ｍＢ ラッチ回路
５１ｍＡ，５１ｍＢ 階調選択回路
５２ｍＡ，５２ｍＢ 出力アンプ
５３ｍＡ，５３ｍＢ 選択スイッチ
１００ 携帯電話機（ＭＢＬＰＨＮ）
１０１ 筐体
１０２ 入力部
１０３ データ処理部
１０４ ディスプレイパネル（ＬＣＤＰＮＬ）
１１０ ガラス基板
１１１ アクティブマトリクス型液晶ディスプレイ（ＤＩＳＰ）
１１２ ソース電極線

Claims (13)

  1. 長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子、対応する前記外部駆動端子に接続されたＥＳＤ保護回路、及び対応する前記外部駆動端子に接続された出力回路と、
    前記出力回路の出力動作を制御するために前記半導体基板に形成された処理回路と、を有する半導体装置であって、
    前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有し、
    前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニットを有する、半導体装置。
  2. 前記Ｘ方向に一列で配置されるｎ個の出力ユニットはＸ方向に同一幅で整列配置される、請求項１記載の半導体装置。
  3. 前記ＥＳＤ保護回路及び出力回路が形成される領域は前記外部駆動端子が配置される領域の下に重ねて配置される、請求項２記載の半導体装置。
  4. 前記出力回路の前記Ｙ方向の幅寸法は、前記Ｘ方向に沿った外部駆動端子のｎ個づつの幅寸法よりも小さい、請求項１記載の半導体装置。
  5. 前記ＥＳＤ保護回路は、前記Ｙ方向に沿ってｎ列で配置された前記外部駆動端子の前記Ｙ方向の配列ピッチに等しいピッチで前記Ｙ方向に並列配置される、請求項４記載の半導体装置。
  6. 前記Ｙ方向に沿った前記ＥＳＤ保護回路の配列領域と、前記Ｙ方向に沿った前記出力回路の配列領域との間に、対応する前記外部駆動端子と対応する出力ユニットとを接続するための配線領域を有する、請求項５記載の半導体装置。
  7. 半導体基板の中央部から左右に向けて前記Ｙ方向に沿った前記出力回路の配列領域を有し、前記出力回路の左右の配列領域の間に前記処理回路の一部が形成された、請求項４記載の半導体装置。
  8. 前記半導体基板の他方の長辺に沿って配置された複数の外部インタフェース端子を更に有し、前記外部インタフェース端子は前記処理回路に接続される、請求項１記載の半導体装置。
  9. 前記外部駆動端子の配列ピッチは前記外部インタフェース端子の配列ピッチよりも小さい、請求項８記載の半導体装置。
  10. 前記外部駆動端子はアクティブマトリクス型液晶ディスプレイのソース電極を駆動するための端子であり、
    前記出力ユニットは、前記処理回路から供給された表示データをラッチするラッチ回路、ラッチ回路にラッチされた表示データをデコードして階調電圧信号を選択する階調選択回路、前記階調選択回路から出力された階調電圧信号を増幅する出力アンプ、及び前記出力アンプの出力又はそれとは極性の異なる別の出力ユニットの出力アンプの出力を選択して対応する外部駆動端子に出力する選択スイッチを有する、請求項９記載の半導体装置。
  11. ガラス基板に形成されたアクティブマトリクス型液晶ディスプレイと、
    前記アクティブマトリクス型液晶ディスプレイから引き出されて前記ガラス基板に形成された複数のソース電極線と、
    前記ソース電極線に接続されて前記ガラス基板に実装された半導体集積回路化された液晶ドライバと、を有し、
    前記液晶ドライバは、前記アクティブマトリクス型液晶ディスプレイの縁辺に臨む長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子、対応する前記外部駆動端子に接続されたＥＳＤ保護回路、及び対応する前記外部駆動端子に接続された出力回路と、
    前記出力回路の出力動作を制御するために前記半導体基板に形成された処理回路と、を有し、
    前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有し、
    前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニットを有する、液晶ディスプレイパネル。
  12. 筐体に、入力部と、入力部からの入力信号に基づいてデータ処理を行うデータ処理部と、前記データ処理部によって表示制御される表示部とを有し、
    前記表示部は、ディスプレイと、前記ディスプレイから引き出された電極線と、一方において前記電極線に接続され他方において前記データ処理部に接続された表示ドライバとを有し、
    前記ディスプレイドライバは、前記ディスプレイの縁辺に臨む長方形の半導体基板の一方の長辺に沿ってそれぞれ配置された、複数の外部駆動端子、対応する前記外部駆動端子に接続されたＥＳＤ保護回路、及び対応する前記外部駆動端子に接続された出力回路と、
    前記出力回路の出力動作を制御するために前記半導体基板に形成された処理回路と、を有し、
    前記複数個の外部駆動端子は、前記Ｙ方向に沿って複数列であるｎ列で配置され、各列の間で前記外部駆動端子の位置が相互にずらされた千鳥状配置を有し、
    前記出力回路は、前記Ｙ方向に交差するＸ方向にｎ個の外部駆動端子毎に対応して一列に配置されるｎ個の出力ユニットを有する、携帯情報端末。
  13. 前記データ処理部の制御に基づいて移動体通信制御を行う通信処理部を更に有する、請求項１２記載の携帯情報端末。
JP2010260753A 2010-11-24 2010-11-24 半導体装置、液晶ディスプレイパネル及び携帯情報端末 Active JP5746494B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010260753A JP5746494B2 (ja) 2010-11-24 2010-11-24 半導体装置、液晶ディスプレイパネル及び携帯情報端末
US13/295,054 US8913047B2 (en) 2010-11-24 2011-11-12 Semiconductor device, liquid crystal display panel, and mobile information terminal
US14/556,959 US9501986B2 (en) 2010-11-24 2014-12-01 Semiconductor device, liquid crystal display panel, and mobile information terminal
US15/338,613 US9747855B2 (en) 2010-11-24 2016-10-31 Semiconductor device, liquid crystal display panel, and mobile information terminal
US15/663,630 US10049632B2 (en) 2010-11-24 2017-07-28 Semiconductor device, liquid crystal display panel, and mobile information terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010260753A JP5746494B2 (ja) 2010-11-24 2010-11-24 半導体装置、液晶ディスプレイパネル及び携帯情報端末

Publications (2)

Publication Number Publication Date
JP2012114175A true JP2012114175A (ja) 2012-06-14
JP5746494B2 JP5746494B2 (ja) 2015-07-08

Family

ID=46063935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260753A Active JP5746494B2 (ja) 2010-11-24 2010-11-24 半導体装置、液晶ディスプレイパネル及び携帯情報端末

Country Status (2)

Country Link
US (4) US8913047B2 (ja)
JP (1) JP5746494B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114863890A (zh) * 2022-05-05 2022-08-05 深圳市爱协生科技有限公司 一种用于LCD面板的驱动Buffer电路
WO2022259416A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5746494B2 (ja) * 2010-11-24 2015-07-08 ルネサスエレクトロニクス株式会社 半導体装置、液晶ディスプレイパネル及び携帯情報端末
US9379098B2 (en) * 2012-07-31 2016-06-28 Silicon Laboratories Inc. Electrostatic discharge protection circuit including a distributed diode string
KR102164798B1 (ko) 2014-09-11 2020-10-13 삼성전자 주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
JP6828247B2 (ja) * 2016-02-19 2021-02-10 セイコーエプソン株式会社 表示装置及び電子機器
CN111313393B (zh) * 2016-05-03 2022-07-12 联咏科技股份有限公司 具有静电放电保护功能的输出电路
US10637235B2 (en) * 2016-05-03 2020-04-28 Novatek Microelectronics Corp. Output circuit with ESD protection

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243128A (ja) * 2005-06-30 2007-09-20 Seiko Epson Corp 集積回路装置及び電子機器
JP2007243125A (ja) * 2005-06-30 2007-09-20 Seiko Epson Corp 集積回路装置及び電子機器
JP2007316604A (ja) * 2007-03-20 2007-12-06 Seiko Epson Corp 表示ドライバ、電気光学装置及び電子機器
JP2008041982A (ja) * 2006-08-08 2008-02-21 Renesas Technology Corp 半導体装置の製造方法
JP2008085184A (ja) * 2006-09-28 2008-04-10 Renesas Technology Corp 半導体装置
JP2008166495A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127556A (ja) 1990-09-19 1992-04-28 Fujitsu Ltd 半導体集積回路
JP2002123228A (ja) * 2000-10-17 2002-04-26 Seiko Epson Corp 電気光学パネル、その駆動方法および電子機器
JP2004233743A (ja) * 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
US6856022B2 (en) * 2003-03-31 2005-02-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP2005252095A (ja) 2004-03-05 2005-09-15 Kawasaki Microelectronics Kk 半導体集積回路装置
JP4846244B2 (ja) * 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置
JP4708148B2 (ja) * 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2007139912A (ja) * 2005-11-15 2007-06-07 Sharp Corp 駆動素子実装表示装置
JP5746494B2 (ja) * 2010-11-24 2015-07-08 ルネサスエレクトロニクス株式会社 半導体装置、液晶ディスプレイパネル及び携帯情報端末
JP5656611B2 (ja) * 2010-12-20 2015-01-21 キヤノン株式会社 半導体装置及び固体撮像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243128A (ja) * 2005-06-30 2007-09-20 Seiko Epson Corp 集積回路装置及び電子機器
JP2007243125A (ja) * 2005-06-30 2007-09-20 Seiko Epson Corp 集積回路装置及び電子機器
JP2008041982A (ja) * 2006-08-08 2008-02-21 Renesas Technology Corp 半導体装置の製造方法
JP2008085184A (ja) * 2006-09-28 2008-04-10 Renesas Technology Corp 半導体装置
JP2008166495A (ja) * 2006-12-28 2008-07-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2007316604A (ja) * 2007-03-20 2007-12-06 Seiko Epson Corp 表示ドライバ、電気光学装置及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022259416A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置
CN114863890A (zh) * 2022-05-05 2022-08-05 深圳市爱协生科技有限公司 一种用于LCD面板的驱动Buffer电路
CN114863890B (zh) * 2022-05-05 2023-08-25 深圳市爱协生科技股份有限公司 一种用于LCD面板的驱动Buffer电路

Also Published As

Publication number Publication date
US20170047029A1 (en) 2017-02-16
US20120127149A1 (en) 2012-05-24
US20170330524A1 (en) 2017-11-16
US9747855B2 (en) 2017-08-29
JP5746494B2 (ja) 2015-07-08
US10049632B2 (en) 2018-08-14
US8913047B2 (en) 2014-12-16
US9501986B2 (en) 2016-11-22
US20150084846A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
JP5746494B2 (ja) 半導体装置、液晶ディスプレイパネル及び携帯情報端末
JP5123510B2 (ja) 半導体装置
CN107092151B (zh) 阵列基板、电子纸式显示面板及其驱动方法和显示装置
JP4586739B2 (ja) 半導体集積回路及び電子機器
JP5976195B2 (ja) 表示装置
KR20210042170A (ko) 게이트 구동 회로, 게이트 구동 회로 제어 방법 및 이동 단말기
CN114823732A (zh) 显示设备
US20170192558A1 (en) Array substrate, touch display panel and touch display device
JP4300227B2 (ja) 表示装置
JP2004118015A (ja) 表示装置
CN101673015B (zh) 主动元件阵列基板以及显示面板
KR20100053949A (ko) 액정 표시 장치
EP3561801B1 (en) Display panel
US11282863B2 (en) Demultiplexer and array substrate including the same, display device
CN104317123A (zh) 像素结构及其制造方法、阵列基板、显示面板和显示装置
US10790312B2 (en) Display panel and display device
JP4300229B2 (ja) 表示装置
WO2021217753A1 (zh) 一种显示面板及其制作方法以及电子装置
TWI407348B (zh) 接觸墊陣列
CN113228146A (zh) 一种显示基板及其制作方法、显示装置
CN115311981A (zh) 显示面板和显示装置
KR20140059569A (ko) 지그재그형 패드 배선 구조를 포함하는 반도체 소자
JP2001154609A (ja) 表示素子
JP4495241B2 (ja) 表示装置
JP4632127B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150508

R150 Certificate of patent or registration of utility model

Ref document number: 5746494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350