KR100336896B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100336896B1
KR100336896B1 KR10-1998-0061849A KR19980061849A KR100336896B1 KR 100336896 B1 KR100336896 B1 KR 100336896B1 KR 19980061849 A KR19980061849 A KR 19980061849A KR 100336896 B1 KR100336896 B1 KR 100336896B1
Authority
KR
South Korea
Prior art keywords
data line
gate
gate line
line
protection circuit
Prior art date
Application number
KR10-1998-0061849A
Other languages
English (en)
Other versions
KR20000045291A (ko
Inventor
이한승
김영훈
손영기
Original Assignee
주식회사 현대 디스플레이 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 현대 디스플레이 테크놀로지 filed Critical 주식회사 현대 디스플레이 테크놀로지
Priority to KR10-1998-0061849A priority Critical patent/KR100336896B1/ko
Priority to US09/473,001 priority patent/US6445427B1/en
Publication of KR20000045291A publication Critical patent/KR20000045291A/ko
Application granted granted Critical
Publication of KR100336896B1 publication Critical patent/KR100336896B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures

Abstract

본 발명은 액정 표시 소자에 관한 것으로, 정전기 방지회로를 액티브 영역(Active area)내의 전극 배선의 교차 영역에 형성하여 정전기 방지회로의 용량 확대 및 패널 대비 디스플레이 면적비를 최대화 한 액정 표시 소자에 관한 것이다. 이를 위한 본 발명의 액정 표시 소자는 게이트 라인과 데이터 라인이 행과 열로 배치된 어레이 기판과, 상기 게이트 라인과 데이트 라인이 교차되는 셀 영역에, 상기 게이트 라인 또는 데이터 라인으로 인가되는 정전기 전압을 방지하는 정전기방전 보호회로와 화소 TFT가 각각 배치된 것을 특징으로 한다.

Description

액정 표시 소자
본 발명은 액정 표시 소자에 관한 것으로, 특히 정전기 방지회로를 액티브 영역(Active area)내의 전극 배선의 교차 영역에 형성하여 정전기 방지회로의 용량 확대 및 패널 대비 디스플레이 면저비를 최대화 한 액정 표시 소자에 관한 것이다.
도 1은 종래의 액정 표시 소자의 어레이 기판을 나타낸 평면도이다.
도 1을 참조하면, 어레이 기판(10)의 셀 영역(20) 내부에는 게이트 라인(21)과 데이터 라인(22)이 서로 교차하여 매트릭스 형태로 배열된다. 또한, 셀영역(20) 외부의 기판(10)에는 게이트 라인(21)과 데이터 라인(22)의 입력단과 연결되어 게이트 라인(21) 및 데이터 라인(22)으로의 정전기방전을 방지하는 정전기방전(ElectroStatic Discharge; ESD) 보호회로(31, 32)가 각각 구비된다.
그러나, 상기한 바와 같은 종래의 액정 표시 소자는 셀영역(20) 외부의 기판(10)에 구비된 ESD 보호회로(31, 32)에 의해, 셀영역(20)의 면적이 제한되기 때문에, 표시면적이 감소되는 문제가 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 정전기 방지회로를 액티브 영역(Active area)내의 전극 배선의 교차 영역에 형성하여 정전기 방지회로의 용량 확대 및 패널 대비 디스플레이 면적비를 최대화 할 수 있는 액정 표시 소자를 제공하는데 있다.
도 1은 종래의 액정 표시 소자의 어레이 기판을 나타낸 평면도.
도 2는 본 발명의 실시예에 따른 액정 표시 소자의 어레이 기판을 나타낸 평면도.
도 3은 도 2의 게이트 라인과 데이터 라인의 교차부분을 나타낸 확대도.
도 4는 도 3의 회로도.
도 5는 도 4의 등가회로도.
〔도면의 주요 부분에 대한 부호의 설명〕
100 : 어레이 기판 200 : 셀영역
210 : 게이트 라인 220 : 데이터 라인
300 : 게이트 라인과 데이터 라인의 교차부분
210A : 게이트 금속패드 220A : 소오스/드레인 금속패드
220B : 소오스/드레인 금속층
300A : ESD 보호회로
300B : 화소 TFT
Q1, Q2 : 제 1 및 제 2 트랜지스터
D1, D2 : 제 1 및 제 2 다이오드
상기 목적을 달성하기 위한 본 발명에 따른 액정 표시 소자는 게이트 라인과 데이터 라인이 행과 열로 배치된 어레이 기판과, 상기 게이트 라인과 데이트 라인이 교차되는 셀 영역에, 상기 게이트 라인 또는 데이터 라인으로 인가되는 정전기 전압을 방지하는 정전기방전 보호회로와 화소 TFT가 각각 배치된 것을 특징으로 한다.
상기 정전기방전 보호회로는 소오스와 게이트가 게이트 라인에 접속되고 드레인이 데이터 라인에 집속된 제 1 모스 트랜지스터와, 소오스와 게이트가 상기 데이터 라인에 접속되고 드레인이 상기 게이트 라인에 접속된 제 2 모스 트랜지스터로 구성된 것을 특징으로 한다.
상기 제 1 및 제 2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 한다.
상기 정전기방전 보호회로는 상기 데이터 라인과 상기 게이트 라인 사이에 순방향으로 접속된 제 1 다이오드와, 상기 게이트 라인과 상기 데이터 라인 사이에 순방향으로 접속된 제 2 다이오드로 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 액정 표시 소자의 어레이 기판을 나타낸 평면도이다.
도 2에 도시된 바와 같이, 셀영역(200)이 종래(도 1 참조)와는 달리 어레이 기판(100)의 전영역에 배치된다. 또한, 셀영역(200) 내부에는 게이트 라인(210)과 데이터 라인(220)이 교차하여 매트릭스 형태로 배열되고, 게이트 라인(210)과 데이터 라인(220)의 교차부분(300)에는 게이트 라인(210)과 데이터 라인(220)으로의 ESD를 방지하기 위한 ESD 보호회로(미도시)와, 스위칭 소자로서의 화소 TFT(Thin Film Transistor; 미도시)가 구비된다.
도 3은 도 2의 게이트 라인(210)과 데이터 라인(220)의 교차부분(300)의 확대도로서, 도 3에 도시된 바와 같이, 교차부분(300)의 중앙에는 ESD 보호회로(300A)가 배치되고, 그의 일측에 화소 TFT(300B)가 배치된다. 여기서, ESD 보호회로(300A)는 게이트 라인(210)과 데이터 라인(220)이 서로 교차하여 배치되고, 게이트 라인(210)의 일측이 소오스/드레인 금속패드(220A)와 콘택(C2)되고, 데이터 라인(220)의 일측이 게이트 금속패드(210A)와 콘택(C1)되며, 게이트 라인(210)의 다른측은 그의 상부에서 소오스/드레인 금속층(220B)과 콘택(C3)된다. 또한, ESD 보호회로(300A)와 화소 TFT(300B)의 거리는 ESD 보호회로(300A)의 동작 및 형성에 영향을 주지 않도록 화소 피치(pitch)의 1/4 내지 1/3 정도로 설정하는 것이 바람직하다.
도 4는 도 3의 ESD 보호회로(300A)의 등가회로도로서, 도 4에 도시된 바와 같이, ESD 보호회로(300A)는 제 1 및 제 2 트랜지스터(Q1, Q2)로 이루어진다. 여기서, 제 1 및 제 2 트랜지스터(Q1, Q2)는 NMOS 트랜지스터이고, 제 1 트랜지스터(Q1)의 게이트(G1)는 그의 소오스(S1)와 연결되고, 그의 드레인(D1)은 제 2 트랜지스터(Q2)의 게이트(G2)와 연결되며, 제 2 트랜지스터(Q2)의 게이트(G2)는 그의 소오스(S2)와 연결된다. 즉, ESD는 두 전극 사이의 높은 전위차에 의해 발생되기 때문에, 본 발명에서는 ESD를 방지하기 위하여 두 전극 사이에 전류를 흐르게 하여 전압강하를 유도해서 등전위면이 형성되도록 하여, 두 전극 사이의 전위차를 제거하였다. 예컨대, 게이트(G1)를 게이트 라인(210)이라고 하고, 게이트(G2)를 데이터 라인(220)이라고 할 때, 게이트 라인(210)에 고전압의 ESD가 인가되면, 제 1 트랜지스터(Q1)가 동작하고, 소오스(S1)에 걸린 고전압은 접지전압 상태이므로, 기형성된 채널을 통하여 전류를 흐르게 한다. 이에 따라, 게이트 라인(210)에 충전된 전하들이 데이터 라인(220)으로 빠져나가게 되어 두 라인은 등전위를 형성한다. 이때, 제 2 트랜지스터(Q2)에서는 채널이 형성되지 않기 때문에 동작하지 않는다. 반면, 데이터 라인(220)에 고전압이 발생하면 제 2 트랜지스터(Q2)가 동작하고 제 1 트랜지스터(Q1)는 동작하지 않는다.
도 5는 상기한 회로의 등가회로도로서, 도 5에 도시된 바와 같이, 출력단이 각각의 입력단과 연결된 제 1 및 제 2 다이오드(D1, D2)로 나타낼 수 있다. 즉, 제 1 및 제 2 트랜지스터(Q1, Q2)에서 게이트(G1, G2)와 소오스(S1, S2)를 각각 연결시키면 다이오드(D1, D2)가 형성되어, 특정 전압 이상이 정방향으로 걸리면 도체와 같이 전류를 흐르게 하여, 역방향으로 걸리면 전류 흐름이 발생치 않게 된다. 또한, 제 1 다이오드(D1)의 입력단은 데이터 라인(220)과 연결되고, 제 2 다이오드(D2)의 입력단은 게이트 라인(210)과 연결된다. 이에 따라, 예컨대 데이터 라인(220) 및 게이트 라인(210)에 ESD가 발생하게 되면, 제 1 및 제 2 다이오드(D1, D2)에 의해 데이터 라인(220) 및 게이트 라인(210)에 순간적으로 등전위가 형성되어, ESD에 의한 손상이 방지된다.
또한, 상기한 바와 같이 ESD 보호회로(300A)를 두 개의 트랜지스터의 결합으로 구성함으로써, 양방향에 대한 ESD 제어가 가능해진다.
상기한 본 발명에 의하면, 게이트 라인과 데이터 라인의 교차부분에 정전기 방지회로를 구비함으로써, 셀영역을 어레이 기판 전영역에 배치하여 형성할 수 있다. 이에 따라, 표시영역이 증가할 뿐만 아니라, 교차부분마다 배치된 정전기 방지회로에 의해 게이트 라인과 데이터 라인이 ESD로부터 보호되어, ESD에 의한 소자의 손상이 효과적으로 방지됨으로써, 수율이 향상되고 제조비용이 낮아진다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (4)

  1. 게이트 라인과 데이터 라인이 해과 열로 배치된 어레이 기판과,
    상기 게이트 라인과 데이트 라인이 교차되는 셀 영역에,
    상기 게이트 라인 또는 데이터 라인으로 인가되는 정전기 전압을 방지하는 정전기방전 보호회로와 화소 TFT가 각각 배치된 것을 특징으로 하는 액정 표시 소자.
  2. 제 1 항에 있어서, 상기 정전기방전 보호회로는,
    소오스와 게이트가 게이트 라인에 접속되고 드레인이 데이터 라인에 접속된 제 1 모스 트랜지스터와,
    소오스와 게이트가 상기 데이터 라인에 접속되고 드레인이 상기 게이트 라인에 접속된 제 2 모스 트랜지스터로 구성된 것을 특징으로 하는 액정 표시 소자.
  3. 제 2 항에 있어서,
    상기 제 1 및 제 2 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 액정 표시 소자.
  4. 제 1 항에 있어서, 상기 정전기방전 보호회로는,
    상기 데이터 라인과 상기 게이트 라인 사이에 순방향으로 접속된 제 1 다이오드와,
    상기 게이트 라인과 상기 데이터 라인 사이에 순방향으로 접속된 제 2 다이오드로 구성된 것을 특징으로 하는 액정 표시 소자.
KR10-1998-0061849A 1998-12-30 1998-12-30 액정표시소자 KR100336896B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-1998-0061849A KR100336896B1 (ko) 1998-12-30 1998-12-30 액정표시소자
US09/473,001 US6445427B1 (en) 1998-12-30 1999-12-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061849A KR100336896B1 (ko) 1998-12-30 1998-12-30 액정표시소자

Publications (2)

Publication Number Publication Date
KR20000045291A KR20000045291A (ko) 2000-07-15
KR100336896B1 true KR100336896B1 (ko) 2003-06-12

Family

ID=19568546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0061849A KR100336896B1 (ko) 1998-12-30 1998-12-30 액정표시소자

Country Status (2)

Country Link
US (1) US6445427B1 (ko)
KR (1) KR100336896B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534573B1 (ko) * 2000-11-29 2005-12-07 삼성에스디아이 주식회사 트라이오드 정류 스위치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100513656B1 (ko) * 2001-12-04 2005-09-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치
KR20040028390A (ko) * 2002-09-30 2004-04-03 삼성전자주식회사 액정표시장치
CN100349038C (zh) * 2003-04-25 2007-11-14 胜华科技股份有限公司 具尖端放电的显示面板传导金属线布局方法及装置
JP4073890B2 (ja) * 2004-04-22 2008-04-09 シャープ株式会社 薄膜回路基板、及びそれを備えた圧電式スピーカ装置及び表示装置並びに音源内蔵型表示装置
JP2006030627A (ja) * 2004-07-16 2006-02-02 Sharp Corp 表示装置用基板及びそれを用いた液晶表示装置
JP2008176265A (ja) * 2007-01-16 2008-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置
KR100884463B1 (ko) 2007-07-31 2009-02-20 삼성모바일디스플레이주식회사 발광 표시 장치 및 그의 제조 방법
CN103199513B (zh) * 2013-02-22 2016-04-06 合肥京东方光电科技有限公司 静电保护电路、显示装置和静电保护方法
CN103926769B (zh) * 2013-12-26 2016-08-24 上海天马微电子有限公司 一种阵列基板、显示面板及显示器
CN104317089B (zh) * 2014-10-27 2017-02-01 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63212918A (ja) * 1987-02-28 1988-09-05 Canon Inc 液晶素子
JPH03132723A (ja) * 1989-10-19 1991-06-06 Nec Corp 静電保護回路
JPH05142572A (ja) * 1991-11-22 1993-06-11 Toshiba Corp 液晶表示装置
JPH06313877A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
JPH0792448A (ja) * 1994-04-26 1995-04-07 Seiko Epson Corp 液晶表示装置の入力保護回路
KR960025766A (ko) * 1994-12-31 1996-07-20 김주용 정전기 방전 보호 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60203919A (ja) 1984-03-28 1985-10-15 Sharp Corp 液晶表示装置
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
KR100252308B1 (ko) 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
US6043971A (en) * 1998-11-04 2000-03-28 L.G. Philips Lcd Co., Ltd. Electrostatic discharge protection device for liquid crystal display using a COG package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63212918A (ja) * 1987-02-28 1988-09-05 Canon Inc 液晶素子
JPH03132723A (ja) * 1989-10-19 1991-06-06 Nec Corp 静電保護回路
JPH05142572A (ja) * 1991-11-22 1993-06-11 Toshiba Corp 液晶表示装置
JPH06313877A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
JPH0792448A (ja) * 1994-04-26 1995-04-07 Seiko Epson Corp 液晶表示装置の入力保護回路
KR960025766A (ko) * 1994-12-31 1996-07-20 김주용 정전기 방전 보호 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100534573B1 (ko) * 2000-11-29 2005-12-07 삼성에스디아이 주식회사 트라이오드 정류 스위치

Also Published As

Publication number Publication date
US6445427B1 (en) 2002-09-03
KR20000045291A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US7763941B2 (en) Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp
US6088073A (en) Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements
US6081307A (en) Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors
US4762398A (en) Pixel transistor free of parasitic capacitance fluctuations from misalignment
US6838700B2 (en) Active matrix substrate
KR100336896B1 (ko) 액정표시소자
TW200807119A (en) Display device with static electricity protecting circuit
KR100271077B1 (ko) 표시장치,전자기기및표시장치의제조방법
KR20000050877A (ko) 정전기 보호 회로를 가지는 액정 표시 장치
US20070001949A1 (en) Protective circuit for a thin film transistor and a liquid crystal display device
JPS63175832A (ja) アクテイブマトリクス液晶表示装置
KR20000034854A (ko) 액정 표시 장치 및 액정 표시 장치의 기판 제조 방법
JP3459560B2 (ja) 半導体装置及び表示装置
JPH0651346A (ja) 保護回路
KR20070002491A (ko) 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법
US6274886B1 (en) Thin-film-transistor-array substrate and liquid-crystal display device
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
JP2003043523A (ja) 薄膜トランジスタパネル
KR100234860B1 (ko) Cmos 반도체 장치
JP2003084304A (ja) 液晶表示装置
KR20030056537A (ko) 액정표시장치의 제조방법
KR20000066090A (ko) 액정 표시 소자의 정전기 방지 장치
JPH03129325A (ja) 薄膜集積回路の製法
KR20000022929A (ko) 액정 디스플레이용 전계효과 트랜지스터
KR19990059992A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 17

EXPY Expiration of term