KR20000066090A - 액정 표시 소자의 정전기 방지 장치 - Google Patents

액정 표시 소자의 정전기 방지 장치 Download PDF

Info

Publication number
KR20000066090A
KR20000066090A KR1019990012940A KR19990012940A KR20000066090A KR 20000066090 A KR20000066090 A KR 20000066090A KR 1019990012940 A KR1019990012940 A KR 1019990012940A KR 19990012940 A KR19990012940 A KR 19990012940A KR 20000066090 A KR20000066090 A KR 20000066090A
Authority
KR
South Korea
Prior art keywords
bus line
gate
data bus
mos transistor
static electricity
Prior art date
Application number
KR1019990012940A
Other languages
English (en)
Inventor
김영훈
오계환
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990012940A priority Critical patent/KR20000066090A/ko
Publication of KR20000066090A publication Critical patent/KR20000066090A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 소자의 정전기 방지 장치를 개시한다. 개시된 본 발명은, 수개의 게이트 버스 라인과 수개의 데이터 버스 라인이 교차되어, 수개의 단위 픽셀이 한정된 액티브 영역과, 상기 액티브 영역을 둘러싸도록 형성되어 각 게이트 버스 라인 및 데이터 버스 라인과 교차되고 정전기 발생시 해당 게이트 버스 라인 및 데이터 버스 라인을 등전위로 만드는 쇼트링바를 포함하는 액정 표시 소자의 정전기 방지 장치에 있어서, 상기 단위 픽셀 각각에는 정전기 발생시 쇼트링 바로 정전기를 전달하는 쇼트링부가 구비된 것을 특징으로 한다.

Description

액정 표시 소자의 정전기 방지 장치{ESD structure in LCD device}
본 발명은 액정 표시 소자의 정전기 방지 장치에 관한 것으로, 보다 구체적으로는 액정 표시 소자의 액티브 영역내에 정전기 발생시 개개의 화소 별로 제어가 가능하도록 하는 액정 표시 소자의 정전기 방지 장치에 관한 것이다.
일반적으로 액정 표시 소자의 액티브 영역내에는 보호 필름의 박리, 또는 그 밖의 운송시 가해지는 물리적인 힘에 의하여 정전기가 발생되기 쉽다. 이러한 정전기는 약 수만 볼트(volt)의 전압을 가지고 있어, 이러한 정전기가 액티브 영역내에 잔존하게 되면, 셀이 파괴된다.
이에따라, 종래에는 액티브 영역 외곽의 주변 영역에, 정전기 발생시 게이트 버스 라인과 데이터 버스 라인을 등전위로 만들기 위하여 쇼트링바(shortring bar)와, 이너 쇼트링부(inner shortring) 및 아우터 쇼트링부(outer shortring)를 설치하였다.
이를 첨부 도면 도 1을 참조하여, 보다 자세히 설명한다.
먼저, 도면부호 11은 액정 표시 소자의 게이트 버스 라인을 나타내고, 13은 게이트 버스 라인(11)과 교차되는 데이터 버스 라인을 나타내며, 15는 게이트 버스 라인(11)과 데이터 버스 라인(13)의 교차점 부근에 배치되는 박막 트랜지스터를 나타낸다. 또한, 도면 부호 16a는 박막 트랜지스터(15)의 온오프에 따라 충,방전되는 액정 캐패시터를 나타내고, 16b는 액정 캐패시터(16a)와 병렬로 연결되는 보조 용량 캐패시터를 나타낸다. 여기서, 게이트 버스 라인(11)과 데이터 버스 라인(13)으로 둘러싸여진 공간이 액티브 영역(AA)이 된다.
또한, 도면 부호 18은 액티브 영역(AA)의 외곽에 링(ring) 형태로 배치된 쇼트링 바를 나타내고, 19a는 게이트 버스 라인측, 즉, 이후 게이트 인쇄회로기판이 배치되는 부분에 게이트 버스 라인(11)과 쇼트링바(18) 사이에 배치되는 게이트 이너 쇼트링을 나타내며, 19b는 데이터 버스 라인측, 즉, 이후 데이터 인쇄회로 기판이 배치되는 부분에 데이터 버스 라인(13)과 쇼트링바(18) 사이에 배치되는 데이터 이너 쇼트링을 나타낸다.
도면 부호 20a는 게이트 패드를 나타내고, 20b는 데이터 패드를 나타낸다. 또한, 도면 부호 22는 패드(20a,20b) 외곽에 액티브 영역을 둘러싸도록 배치되는 아우터 쇼트링바를 나타내고, 24a는 게이트 패드(20a)과 아우터 쇼트링바(22) 사이에 배치되는 게이트 아우터 쇼트링부를 나타내며, 24b는 데이터 패드(20b)와 아우터 쇼트링바(22) 사이에 배치되는 데이터 아우터 쇼트링부를 나타낸다.
이때, 게이트 이너 쇼트링부(19a)와 아우터 쇼트링부(20a)는 하나의 게이트 버스 라인(13)당 하나씩 배치되고, 데이터 이너 쇼트링부(19b) 및 아우터 쇼트링부(20b) 역시 데이터 버스 라인(13)당 하나씩 배치된다.
이러한 구성을 갖는 종래의 액정 표시 소자는, 액티브 영역(AA)에 정전기가 발생되면, 이 정전기가 쇼트링바(18)을 통하여 이너 쇼트링부(19a,19b)에 각각 전달된다. 그러면, 이너 쇼트링부(19a,19b)의 모스 트랜지스터들이 동작하게 되어, 이들 이너 쇼트링부(19a,19b)와 각각 연결되어 있는 게이트 버스 라인(11)과 데이터 버스 라인(13)에 고전압이 인가된다. 이에따라, 게이트 버스 라인(11) 및 데이터 버스 라인(13)에는 동일한 전압의 정전기가 인가됨에 따라, 그것의 교차점 부분에 등전위를 이루게 되어, 층간 쇼트(short)를 방지하게 된다.
그러나, 상기한 종래의 액정 표시 소자는 쇼트링바의 저항이 게이트 및 데이터 버스 라인의 저항보다 매우 크기 때문에, 쇼트링바로 정전기가 흐르기보다는 그보다 낮은 저항치를 갖는 데이터 버스 라인(13)과 게이트 버스 라인(11)에 순간적인 정전기가 인가되어, 여전히 층간 쇼트가 발생하였다.
더욱이, 종래의 구조는 다수개의 셀이 형성되어 있는 하나의 게이트 버스 라인 또는 데이터 버스 라인당 하나의 쇼트링부만이 구비되어지므로 픽셀별로 정전기를 제어하는데 어려움이 있었다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 각각의 픽셀별로 정전기 제어가 가능한 액정 표시 소자의 정전기 방지 장치를 제공하는 것을 목적으로 한다.
도 1은 종래의 액정 표시 소자의 정전기 방지 장치를 개략적으로 나타낸 도면.
도 2는 본 발명에 따른 액정 표시 소자의 정전기 방지 장치를 개략적으로 나타낸 도면.
도 3은 본 발명의 따른 액정 표시 소자의 단위 픽셀을 보여주는 평면도.
(도면의 주요 부분에 대한 부호의 설명)
31-게이트 버스 라인 33-데이터 버스 라인
35-박막 트랜지스터 36a-액정 캐패시터
36b-보조 용량 캐패시터 38-픽셀 쇼트링부
40,40b,40-쇼트링 바 42a-게이트 패드
42b-데이터 패드 50a,50b,50c-채널층
51,52,53-소오스, 드레인 전극
aa-액티브 영역 pix-단위 픽셀
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 수개의 게이트 버스 라인과 수개의 데이터 버스 라인이 교차되어, 수개의 단위 픽셀이 한정된 액티브 영역과, 상기 액티브 영역을 둘러싸도록 형성되어 각 게이트 버스 라인 및 데이터 버스 라인과 교차되고 정전기 발생시 해당 게이트 버스 라인 및 데이터 버스 라인을 등전위로 만드는 쇼트링바를 포함하는 액정 표시 소자의 정전기 방지 장치에 있어서, 상기 단위 픽셀 각각에는 정전기 발생시 쇼트링 바로 정전기를 전달하는 쇼트링부가 구비된 것을 특징으로 한다.
여기서, 각각의 쇼트링부는 해당 단위 픽셀의 데이터 버스 라인과 쇼트링바 사이에 연결된다.
이때, 쇼트링부는 데이터 버스 라인에 게이트 전극 및 소오스 전극이 접속되는 제 1 모스 트랜지스터와; 상기 제 1 모스 트랜지스터의 소오스 전극에 소오스 전극이 접속되고, 제 1 모스 트랜지스터의 드레인 전극에 드레인 전극이 접속되는 제 2 모스 트랜지스터와; 제 2 모스 트랜지스터의 게이트 전극과 게이트 전극이 연결되고 제 1 및 제 2 모스 트랜지스터의 드레인 전극과 드레인 전극이 접속되는 제 3 모스 트랜지스터와; 제 3 모스 트랜지스터의 드레인 전극에 드레인 전극이 접속되고, 게이트 전극 및 소오스 전극이 게이트 버스 라인과 평행하는 쇼트링바에 접속되는 제 4 모스 트랜지스터를 포함한다. 아울러, 상기 제 1∼제 4 모스 트랜지스터는 고전압 N모스 트랜지스터인 것을 특징으로 한다.
본 발명에 의하면, 정전기 발생시 해당 픽셀의 게이트 버스 라인과 데이터 버스 라인을 등전위로 만드는 쇼트링부를 각 픽셀별로 배치시킨다. 이에따라, 종래와 달리, 정전기 발생시 저저항의 해당 데이터 버스 라인을 통하여 쇼트링부, 쇼트링바를 걸쳐 해당 데이터 버스 라인과 교차하는 게이트 버스 라인으로 정전기가 전달되도록 하므로써, 정전기 발생 부위에 게이트 버스 라인과 데이터 버스 라인의 층간 쇼트 없이 등전위를 유지하도록 한다.
또한, 각 픽셀별로 쇼트링부가 배치되어 있어, 단위 픽셀별로 정전기 제어가 용이하다.
더욱이, 각 픽셀별로 형성되는 정전기 방지용 쇼트링이 게이트 버스 라인 상부 및 그 주변부에 각각 배치됨으로써, 개구율에도 영향을 미치지 않는다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2는 본 발명에 따른 액정 표시 소자의 정전기 방지 장치를 개략적으로 나타낸 회로도이고, 도 3은 본 발명에 따른 액정 표시 소자의 정전기 방지 장치를 나타낸 평면도이다.
먼저, 도 2를 참조하여, 본 발명의 액정 표시 소자의 정전기 방지 회로를 설명하면 다음과 같다.
게이트 버스 라인(31)과 데이터 버스 라인(35)은 서로 교차,배열되어 단위 픽셀(pix)을 한정하고, 각 단위 픽셀(pix)내의 게이트 버스 라인(31)과 데이터 버스 라인(35)의 교차점 부근에 박막 트랜지스터(35)가 구비된다. 박막 트랜지스터(35)의 드레인 전극에는 액정 캐패시터(36a) 및 보조 용량 캐패시터(36b)가 구비된다.
단위 픽셀들(pix)들로 이루어진 액티브 영역(aa)의 외곽에는 쇼트링바(40)가 배치된다. 이때, 쇼트링바(40)는 각각의 게이트 버스 라인(31)과 각각의 데이터 버스 라인(33)과 교차되도록 링 형태로 배치된다. 여기서, 공지된 바와 같이 게이트 버스 라인(31)과 데이터 버스 라인(33)은 전기적으로 절연되어 있고, 쇼트링바(40)과 각각의 게이트 버스 라인(31) 및 데이터 버스 라인(33) 역시 절연되어 있다.
각각의 게이트 버스 라인(31)의 단부에는 게이트 인쇄회로기판과 콘택되어질 게이트 패드(42a)가 배치되고, 각각의 데이터 버스 라인(32)의 단부에는 데이터 인쇄회로기판과 콘택되어질 데이터 패드(42b)가 배치된다.
또한, 본 실시예에서는 각 단위 픽셀(pix)별로 픽셀 쇼트링부(38)가 구비되는데, 이 픽셀 쇼트링부(38)는 데이터 버스 라인(13)과 게이트 버스 라인(11)과 평행하는 쇼트링바(40a) 사이에 배치된다.
여기서, 픽셀 쇼트링부(38)는 데이터 버스 라인(33)에 게이트 전극 및 소오스 전극이 접속되는 제 1 모스 트랜지스터(M1)와, 상기 제 1 모스 트랜지스터(M1)의 소오스 전극에 소오스 전극이 접속되고, 제 1 모스 트랜지스터(M1)의 드레인 전극에 드레인 전극이 접속되는 제 2 모스 트랜지스터(M2)와, 제 2 모스 트랜지스터(M2)의 게이트 전극과 게이트 전극이 연결되고, 제 1 및 제 2 모스 트랜지스터(M1,M2)의 드레인 전극과 드레인 전극이 접속되는 제 3 모스 트랜지스터(M3)와, 제 3 모스 트랜지스터(M3)의 드레인 전극에 드레인 전극이 접속되고, 게이트 전극 및 소오스 전극이 게이트 버스 라인(31)과 평행하는 쇼트링바(40a)에 접속되는 제 4 모스 트랜지스터(M4)로 구성된다. 여기서, 상기 제 1∼4 모스 트랜지스터(M1∼M4)는 고압 예를들어 수만 볼트 이상의 전압이 인가되었을때만이 턴온될 수 있도록 설계된 N모스 트랜지스터로서, 본 실시예에서는 대응하는 한 쌍의 트랜지스터가 갖는 저항이 700 내지 800KΩ 정도, 더욱 바람직하게는 770KΩ정도를 갖도록 설계한다.
이하 상기한 구성을 갖는 액정 표시 소자의 정전기 방지 장치의 동작을 설명한다.
먼저, 정전기가 발생되지 않고 데이터 버스 라인에 디스플레이 신호가 인가되고 게이트 버스 라인에는 주사 선택신호가 인가될때에는, 상기 픽셀 쇼트링부(38)내의 트랜지스터들이 동작을 하지 않는다. 이는 상기 픽셀 쇼트링부(38)의 트랜지스터들은 모두 수만 볼트 이상의 전압이 인가될때만이 동작되도록 설계되어 있으므로, 수 볼트대인 디스플레이 신호가 인가될때에는 동작하지 않게된다.
한편, 정전기가 발생될때에는, 정전기는 데이터 버스 라인(33)으로 흐르게 되고, 데이터 버스 라인(33)을 통하여 픽셀 쇼트링부(38)로 전달된다. 이때, 픽셀 쇼트링부(38)는 고압에서 턴온되는 N모스 트랜지스터이므로, 정전기 유입시 트랜지스터들이 모두 턴온되어져, 정전기들이 쇼트링바(40a)로 전달된다. 이때, 상기 정전기가 유입된 데이터 버스 라인(33)과 함께 단위 픽셀을 구성하는 게이트 버스 라인(31)은 그것과 교차되는 쇼트링바(40b)와 전기적으로 쇼트되도록 레이져 웰딩(laser welding)시킨다. 그러면, 쇼트링바(40b)로부터 게이트 버스 라인(31)에 정전기가 흐르게 되어, 정전기가 발생된 단위 픽셀을 구성하는 게이트 버스 라인(31)과 데이터 버스 라인(33)은 동일 전위가 되어, 정전기로 인한 게이트 절연막 터짐등이 방지된다.
이때, 본 발명에서와 같이 쇼트링부(38)을 각 단위 픽셀별로 형성되어도 액정 표시 소자의 개구율에 영향을 미치지 않는다.
즉, 도면을 참조하여 설명하면, 도 3에 도시된 바와 같이, 본 실시예에서의 쇼트링부(38)는 박막 트랜지스터(35)와 함께 게이트 버스 라인(31) 및 그 주변부에 배치되고, 이 부분은 이후 상부 기판(도시되지 않음)의 블랙 매트릭스(도시되지 않음)에 의하여 충분히 가려지는 부분이 되므로, 개구율에 영향을 미치지 않게 된다.
여기서, 본 실시예의 박막 트랜지스터(35)와 쇼트링부(38)가 기판상에 배치된 상태를 설명하면, 도 3에 도시된 바와 같이, 게이트 버스 라인(31)과 데이터 버스 라인(33)은 교차되도록 배열된다. 이때, 게이트 버스 라인(31)은 한 쌍의 데이터 버스 라인(33) 사이에서 소정 방향, 예를들어, 해당 화소 영역쪽으로 절곡되도록 배치되어, 게이트 버스 라인(31)과 평행하는 장축을 갖는 소정의 홈부(H)가 형성된다. 여기서, 미설명 부호 31-1은 게이트 버스 라인의 절곡된 부분을 나타낸다. 홈부(H)내에는 게이트 버스 라인(31)과 장축이 평행하는 보조 게이트 전극(31-2)이 배치된다. 보조 게이트 전극(31-2)은 쇼트링바와 콘택된다.
한 쌍의 데이터 버스 라인(33) 사이 직선형태의 게이트 버스 라인(31)과 게이트 버스 라인의 절곡된 부분(31-1) 및 보조 게이트 전극(31-3)의 소정 부분에는 제 1 내지 제 3 채널층(50a,50b,50c)이 배치된다.
그리고나서, 제 1 내지 제 3 채널층(50a,50b,50c)의 일측과 각각 오버랩되도록 각 모스 트랜지스터의 소오스, 드레인 전극이 형성된다.
여기서, 제 1 채널층(50a)의 일측과 오버랩되는 소오스 전극(51)은 데이터 버스 라인(33)으로부터 연장되고, 드레인 전극(52)은 제 1 채널층(50a)의 타측과 오버랩되면서 이후 형성되는 화소 전극(52)과 콘택되도록 형성되어, 단위 픽셀의 박막 트랜지스터가 형성된다.
제 2 채널층(50b)의 일측과 오버랩되는 소오스 전극은 상기 데이터 버스 라인(33)으로부터 연장되고, 제 2 채널층(50b)의 타측과 오버랩되는 드레인 전극은 절곡된 게이트 버스 라인과 콘택된다.
제 3 채널층(50c)의 일측과 오버랩되는 드레인 전극은 제 2 채널층(50b)과 오버랩되는 드레인 전극으로부터 연장되고, 제 3 채널층(50c)의 타측과 오버랩되는 소오스 전극은 데이터 버스 라인으로부터 연장되어, 픽셀 쇼트링부(38)를 구성하는 모스 트랜지스터를 구성한다.
이때, 상기 픽셀 쇼트링부(38)를 구성하는 모스 트랜지스터의 채널층(50b,50c)의 폭 및 길이는 상술한 저항치를 갖도록, 이를 고려하여 설계함이 바람직하다.
이와같이, 박막 트랜지스터 및 쇼트링부가 게이트 버스 라인(33) 상부에 배치됨으로써, 개구율에 영향을 미치지 않으면서 각 픽셀별로 정전기 제어가 용이하다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 정전기 발생시 해당 픽셀의 게이트 버스 라인과 데이터 버스 라인을 등전위로 만드는 쇼트링부를 각 픽셀별로 배치시킨다. 이에따라, 종래와 달리, 정전기 발생시 저저항의 해당 데이터 버스 라인을 통하여 쇼트링부, 쇼트링바를 걸쳐 해당 데이터 버스 라인과 교차하는 게이트 버스 라인으로 정전기가 전달되도록 하므로써, 정전기 발생 부위에 게이트 버스 라인과 데이터 버스 라인의 층간 쇼트 없이 등전위를 유지하도록 한다.
또한, 각 픽셀별로 쇼트링부가 배치되어 있어, 단위 픽셀별로 정전기 제어가 용이하다.
더욱이, 각 픽셀별로 형성되는 정전기 방지용 쇼트링이 게이트 버스 라인 상부 및 그 주변부에 각각 배치됨으로써, 개구율에도 영향을 미치지 않는다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 수개의 게이트 버스 라인과 수개의 데이터 버스 라인이 교차되어, 수개의 단위 픽셀이 한정된 액티브 영역과, 상기 액티브 영역을 둘러싸도록 형성되어 각 게이트 버스 라인 및 데이터 버스 라인과 교차되고 정전기 발생시 해당 게이트 버스 라인 및 데이터 버스 라인을 등전위로 만드는 쇼트링바를 포함하는 액정 표시 소자의 정전기 방지 장치에 있어서,
    상기 단위 픽셀 각각에는 정전기 발생시 쇼트링 바로 정전기를 전달하는 쇼트링부가 구비된 것을 특징으로 하는 액정 표시 소자의 정전기 방지 장치.
  2. 제 1 항에 있어서, 상기 각각의 쇼트링부는 해당 단위 픽셀의 데이터 버스 라인과 쇼트링바 사이에 연결되는 것을 특징으로 하는 액정 표시 소자의 정전기 방지 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 쇼트링부는 데이터 버스 라인에 게이트 전극 및 소오스 전극이 접속되는 제 1 모스 트랜지스터와; 상기 제 1 모스 트랜지스터의 소오스 전극에 소오스 전극이 접속되고, 제 1 모스 트랜지스터의 드레인 전극에 드레인 전극이 접속되는 제 2 모스 트랜지스터와; 제 2 모스 트랜지스터의 게이트 전극과 게이트 전극이 연결되고 제 1 및 제 2 모스 트랜지스터의 드레인 전극과 드레인 전극이 접속되는 제 3 모스 트랜지스터와; 제 3 모스 트랜지스터의 드레인 전극에 드레인 전극이 접속되고, 게이트 전극 및 소오스 전극이 게이트 버스 라인과 평행하는 쇼트링바에 접속되는 제 4 모스 트랜지스터를 포함하는 것을 특징으로 하는 액정 표시 소자의 정전기 방지 장치.
  4. 제 3 항에 있어서, 상기 제 1∼제 4 모스 트랜지스터는 고전압 N모스 트랜지스터인 것을 특징으로 하는 액정 표시 소자의 정전기 방지 장치.
KR1019990012940A 1999-04-13 1999-04-13 액정 표시 소자의 정전기 방지 장치 KR20000066090A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990012940A KR20000066090A (ko) 1999-04-13 1999-04-13 액정 표시 소자의 정전기 방지 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990012940A KR20000066090A (ko) 1999-04-13 1999-04-13 액정 표시 소자의 정전기 방지 장치

Publications (1)

Publication Number Publication Date
KR20000066090A true KR20000066090A (ko) 2000-11-15

Family

ID=19579688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990012940A KR20000066090A (ko) 1999-04-13 1999-04-13 액정 표시 소자의 정전기 방지 장치

Country Status (1)

Country Link
KR (1) KR20000066090A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848111B1 (ko) * 2002-01-15 2008-07-24 삼성전자주식회사 액정 표시 장치용 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015635A (ko) * 1992-12-30 1994-07-21 이헌조 능동형 액정표시소자
KR940015634A (ko) * 1992-12-30 1994-07-21 이헌조 능동 배열구조의 액정표시소자
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル
JPH1172806A (ja) * 1997-06-25 1999-03-16 Toshiba Corp アクティブマトリクス型表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015635A (ko) * 1992-12-30 1994-07-21 이헌조 능동형 액정표시소자
KR940015634A (ko) * 1992-12-30 1994-07-21 이헌조 능동 배열구조의 액정표시소자
JPH09288284A (ja) * 1996-04-23 1997-11-04 Seiko Epson Corp 液晶表示パネル
JPH1172806A (ja) * 1997-06-25 1999-03-16 Toshiba Corp アクティブマトリクス型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100848111B1 (ko) * 2002-01-15 2008-07-24 삼성전자주식회사 액정 표시 장치용 기판

Similar Documents

Publication Publication Date Title
KR0160062B1 (ko) 플랫패널 표시장치용 어레이기판
US7224413B2 (en) Liquid crystal display with electrostatic protecting circuits
KR940010414B1 (ko) 액정표시소자
US6690433B2 (en) Electrostatic damage preventing apparatus for liquid crystal display
KR950027474A (ko) 액정표시장치
KR100717184B1 (ko) 액정 디스플레이 패널
JP3980462B2 (ja) 画像表示装置
KR20000050877A (ko) 정전기 보호 회로를 가지는 액정 표시 장치
US6624869B2 (en) In-plane switching type liquid crystal display device with central common feed line and a method for manufacturing the same
US6396558B1 (en) Connecting part of outer circuit in liquid crystal display panel and a fabricating method thereof
KR100336896B1 (ko) 액정표시소자
KR0151296B1 (ko) 정전기방지구조를 갖춘 액정표시장치 및 그 제조방법
US5546204A (en) TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
KR20000066090A (ko) 액정 표시 소자의 정전기 방지 장치
KR20040074931A (ko) 표시 장치용 전극 기판
US6274886B1 (en) Thin-film-transistor-array substrate and liquid-crystal display device
KR20010058156A (ko) 더미 배선을 이용한 정전기 방지 구조를 갖는 액정디스플레이 및 제조방법
KR100234860B1 (ko) Cmos 반도체 장치
JP2003043523A (ja) 薄膜トランジスタパネル
KR20010064411A (ko) 박막 트랜지스터-액정 표시 소자
KR100336888B1 (ko) 액정표시소자
KR100315924B1 (ko) 액정표시장치용박막트랜지스터기판
KR100299687B1 (ko) 액정표시장치
US5777348A (en) Active matrix substrate and inspecting method thereof
JP3484363B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060324

Effective date: 20061226

Free format text: TRIAL NUMBER: 2006101002630; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20060324

Effective date: 20061226