JP4470243B2 - ゲインコントロール回路およびそれを用いた表示装置 - Google Patents
ゲインコントロール回路およびそれを用いた表示装置 Download PDFInfo
- Publication number
- JP4470243B2 JP4470243B2 JP24624199A JP24624199A JP4470243B2 JP 4470243 B2 JP4470243 B2 JP 4470243B2 JP 24624199 A JP24624199 A JP 24624199A JP 24624199 A JP24624199 A JP 24624199A JP 4470243 B2 JP4470243 B2 JP 4470243B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- gain
- signal
- correction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、映像信号のゲインを制御するゲインコントロール回路およびそれを用いた表示装置に関するものである。
【０００２】
【従来の技術】
たとえば、プラズマディスプレイパネルや液晶ディスプレイ等を用いた表示装置においては、たとえば入力映像信号からＲ，Ｇ，Ｂの３原色信号が復元された後、アナログ信号をデジタル信号に変換して、入力信号と表示装置の縦横の画素数は異なる場合があることからその調整、変換を行う、いわゆるスキャンコンバート処理を行い、さらに必要に応じてコントラスト、ブライト、ホワイトバランス、ガンマ（γ）調整等を行った後、ドライバ回路によりパネルを駆動して、入力映像信号に応じた画像を表示する。
【０００３】
上述の一連の処理の中で、γ補正を行うゲインコントロール回路は、図８に示すように、画像用のガンマルックアップテーブルを記憶したＲＯＭ１，２，３を含んでおり、これらＲＯＭ１，２，３の出力側に、たとえば周波数３０ＭＨｚのマスタクロックＭＣＬＫでリアルタイムに動作する乗算器４，５，６が配置されている。
また、図８に示すレシーバ７は、図示しないマイクロコンピュータから供給されるゲインコントロール用シリアルデータＤＡＴを受けて、パラレルデータに変換して８ビットのＲ，Ｇ，Ｂ用デジタルゲインデータＲ−gain，Ｇ−gain，Ｂ−gainを生成して、各乗算器４，５，６にそれぞれ供給する。
【０００４】
このような構成を有するゲインコントロール回路では、前段の図示しないスキャンコンバータによる入力デジタルＲ信号Ｒ−ｉｎ、デジタルＧ信号Ｇ−ｉｎ、およびデジタルＢ信号Ｂ−ｉｎに応じてＲＯＭ１〜３の補正データＳ１〜Ｓ３が読み出される。
このＲＯＭ１〜３による補正データＳ１〜Ｓ３とマイクロコンピュータから供給され、レシーバ７で生成された、たとえば０〜２５５の解像度に合わせた８ビットのデジタルゲインデータＲ−gain，Ｇ−gain，Ｂ−gainが各乗算器４，５，６にそれぞれ供給される。
そして、各乗算器４，５，６において、マスタクロック（３０ＭＨｚ）に同期して、補正データＳ１〜Ｓ３とデジタルゲインデータＲ−gain，Ｇ−gain，Ｂ−gainが乗算されてゲインがコントロールされたデジタルＲ信号Ｒ−out 、デジタルＧ信号Ｇ−out 、およびデジタルＢ信号Ｂ−out が得られる。
【０００５】
【発明が解決しようとする課題】
ところが、上述したゲインコントロール回路では、解像度が上がり、マスタクロックの周波数がさらに高速、たとえば４０ＭＨｚになった場合、乗算器４〜６の動作速度が追いつかず、エラーが発生するという不利益があった。
【０００６】
これを解決するために、さらに高速の乗算器を用いることも考えられるが、これではコストの増加を招き、消費電力も増えるという不利益がある。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがないゲインコントロール回路およびそれを用いた表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のゲインコントロール回路は、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを出力する記憶手段と、上記アドレスデータおよび補正データで重み付けされたゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けたアドレスデータおよびゲインデータを当該記憶手段に供給し、上記アドレスデータおよび補正データで重み付けされたゲインデータを受けていないときは、上記ライトイネーブル信号を非アクティブで上記記憶手段に出力し、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段とを有する。
【０００９】
また、本発明は、入力映像信号に応じた画像を、所定の表示部に表示する表示装置であって、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを上記表示部に出力する記憶手段と、上記ゲインデータ書き込み指令を受けると、上記アドレスデータおよび補正データで重み付けされたゲインデータを生成する制御手段と、上記制御手段で生成されたアドレスデータおよび補正データで重み付けされたゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けたアドレスデータおよびゲインデータを当該記憶手段に供給し、上記アドレスデータおよび補正データで重み付けされたゲインデータを受けていないときは、上記ライトイネーブル信号を非アクティブで上記記憶手段に出力し、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段とを有する。
【００１０】
また、本発明では、上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行う。
【００１１】
また、本発明のゲインコントロール回路は、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを出力する記憶手段と、上記重み付けされていないゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けた所定のタイミングでトリガ信号を出力する受信手段と、トリガ信号を受けて、上記アドレスデータを生成するアドレス生成手段と、上記アドレス生成手段によるアドレスデータにより重み付け用補正データを生成する補正データ生成手段と、上記補正データ生成手段で生成された補正データで、上記受信手段で受信されたゲインデータを重み付けして上記記憶手段に供給するゲインデータ生成手段と、
上記ライトイネーブル信号がアクティブのときは、アドレス生成手段で生成されたアドレスデータを当該記憶手段に供給し、上記ライトイネーブル信号が非アクティブのときは、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段と、を有し、上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行い、上記マスタクロックを分周し、上記アドレス生成手段、補正データ生成手段、およびゲインデータ生成手段のうち、少なくともゲインデータ生成手段に動作クロックとして供給する分周回路を有する。
【００１２】
また、本発明は、入力映像信号に応じた画像を、所定の表示部に表示する表示装置であって、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを上記表示部に出力する記憶手段と、上ゲインデータ書き込み指令を受けると、上記補正データで重み付けされていないゲインデータを生成する制御手段と、上記制御手段による重み付けされていないゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けた所定のタイミングでトリガ信号を出力する受信手段と、トリガ信号を受けて、上記アドレスデータを生成するアドレス生成手段と、上記アドレス生成手段によるアドレスデータにより重み付け用補正データを生成する補正データ生成手段と、上記補正データ生成手段で生成された補正データで、上記受信手段で受信されたゲインデータを重み付けして上記記憶手段に供給するゲインデータ生成手段と、上記ライトイネーブル信号がアクティブのときは、アドレス生成手段で生成されたアドレスデータを当該記憶手段に供給し、上記ライトイネーブル信号が非アクティブのときは、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段と、を有し、上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行い、上記マスタクロックを分周し、上記アドレス生成手段、補正データ生成手段、およびゲイン値データ生成手段のうち、少なくともゲインデータ生成手段に動作クロックとして供給する分周回路を有する。
【００１３】
また、本発明では、上記受信手段は、映像信号の垂直帰線信号に同期して上記トリガ信号を出力する。
【００１５】
また、本発明では、上記補正データ生成手段は、上記アドレス生成手段で生成されたアドレスデータのべき乗を求める第１の乗算器を含み、上記ゲイン値データ生成手段は、上記補正データ生成手段で生成された補正データとゲインデータを乗算する第２の乗算器を含み、上記分周回路による動作クロックは少なくとも上記第１および第２の乗算器に供給される。
【００１６】
また、本発明では、上記記憶手段は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けられ３つの記憶回路を含み、上記供給手段は、上記アドレスデータを、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回路に供給し、上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）を含み、上記供給手段は、これら３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれに対応した記憶回路に供給する。
【００１７】
本発明によれば、供給手段にアドレスデータおよび補正データで重み付けされたゲインデータが入力されると、ライトイネーブル信号がアクティブで記憶手段に出力され、かつ受けたアドレスデータおよびゲインデータが記憶手段に供給される。
このときは、記憶手段において、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて記憶すべきゲインデータが書き込まれる。
一方、供給手段で、アドレスデータおよび補正データで重み付けされたゲインデータを受けていないときは、ライトイネーブル信号を非アクティブで記憶手段に出力される。これにより、記憶手段は書き込み禁止となる。
そして、所定のデジタル映像信号がアドレス信号として記憶手段に供給される。これにより、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータが出力される。
【００１８】
また、本発明によれば、受信手段に、重み付けされていないゲインデータが入力されると、ライトイネーブル信号がアクティブで記憶手段に出力され、また、たとえば垂直帰線信号に同期してトリガ信号がアドレス生成手段に出力される。
アドレス生成手段では、アドレスデータが生成され、このアドレスデータに基づいて補正データ生成手段で補正データが生成され、ゲインデータ生成手段に供給される。
ゲイン値データ生成手段では、補正データで受信手段で受信されたゲインデータが重み付けされてゲインデータとして記憶手段に供給される。
このときは、供給手段によりアドレス生成手段によるアドレスデータが記憶手段に供給され、記憶手段において、供給されるアドレスデータおよび補正データで重み付けされたゲイン値データに基づいて記憶すべきゲインデータが書き込まれる。
一方、ライトイネーブル信号が非アクティブのときは、記憶手段は書き込み禁止となる。
そして、所定のデジタル映像信号がアドレス信号として記憶手段に供給される。これにより、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータが出力される。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２０】
第１実施形態
図１は、本発明に係るゲインコントロール回路を用いた表示装置の第１の実施形態を示すブロック図である。
【００２１】
この表示装置１００は、図１に示すように、映像信号供給装置１０１、カラーデコーダ１０２、スキャンコンバータ１０３、ゲインコントロール回路１０４、ドライバ１０５、プラズマディスプレイパネル（ＰＤＰ）１０６、および制御回路としてのマイクロコンピュータ（マイコン）１０７により構成されている。
【００２２】
映像信号供給装置１０１は、たとえば外部からのスタート信号等を受けると、プラズマディスプレイパネル１０６に表示すべきアナログ映像信号Ｓ１０１をカラーデコーダ１０２に供給する。
【００２３】
カラーデコーダ１０２は、複合カラー信号である映像信号供給装置１００による映像信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号を復調し、信号Ｓ１０２として、スキャンコンバータ１０３に供給する。
【００２４】
スキャンコンバータ１０３は、たとえば図示しないＲ，Ｇ，Ｂ対応のアナログ／デジタル（Ａ／Ｄ）変換器、およびラインバッファを含み、復調された入力信号Ｓ１０２、すなわちＲ，Ｇ，Ｂ信号をＡ／Ｄ変換し、Ｒ，Ｇ，Ｂデジタル信号を所定のクロックでラインバッファに書き込み、次に、書き込まれたデータを書き込み用クロックの周波数と異なる周波数のクロックに同期させて読み出して、プラズマディスプレイパネル１０６の縦横の画素数に合わせた映像信号Ｓ１０３を生成してゲインコントロール回路１０４に供給する。
【００２５】
ゲインコントロール回路１０４は、たとえばＲＡＭを有するγ補正回路を含み、マイクロコンピュータ１０７による制御信号Ｓ１０７をたとえばハイレベルで入力し、かつＲ，Ｇ，Ｂ用のアドレスおよびこれに対応する補正データで重み付けされたゲインデータであるシリアルデータＤＴ１０７を受けているときは、ＲＡＭのルックアップテーブルデータを入力アドレスおよびゲインデータに基づいて書き換える。
また、制御信号Ｓ１０７をローレベルで受けているときは、スキャンコンバータ１０３によるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３に対してγ補正およびゲインコントロールを行って信号Ｓ１０４（−Ｒ，−Ｇ，−Ｂ）としてドライバ１０５に供給する。
この場合、ドライバ１０５によりプラズマディスプレイパネル１０６が駆動されて画像が表示される。
【００２６】
図２は、本第１の実施形態に係るゲインコントロール回路１０４の構成例を示す回路図である。
図２に示すように、ゲインコントロール回路１０４は、デジタルＲ信号（Ｓ１０３−Ｒ）用ＲＡＭ１０４１、デジタルＧ信号（Ｓ１０３−Ｇ）用ＲＡＭ１０４２、およびデジタルＢ信号（Ｓ１０３−Ｂ）用ＲＡＭ１０４３、レシーバ１０４４、およびスイッチ回路１０４５，１０４６，１０４７を有している。
【００２７】
ＲＡＭ１０４１は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａがレシーバ１０４４のゲインデータ出力端子に接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０４５の出力端子ｃに接続され、ライト（書き込み）イネーブル端子Ｔｗｅがレシーバ１０４４のＲ信号用ライトイネーブル信号Ｒ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０４１は、レシーバ１０４４によるライトイネーブル信号Ｒｗｅをアクティブで入力し、スイッチ回路１０４５を介してレシーバ１０４４によるアドレスデータをアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０４１は、レシーバ１０４４によるライトイネーブル信号Ｒ−ｗｅを非アクティブで入力し、スイッチ回路１０４５を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０４−Ｒとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０４１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００２８】
ＲＡＭ１０４２は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａがレシーバ１０４４のゲインデータ出力端子に接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０４６の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０４４のＧ信号用ライトイネーブル信号Ｇ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０４２は、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅをアクティブで入力し、スイッチ回路１０４６を介してレシーバ１０４４によるアドレスデータをアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０４２は、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅを非アクティブで入力し、スイッチ回路１０４６を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｇをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０４−Ｇとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０４２は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００２９】
ＲＡＭ１０４３は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａがレシーバ１０４４のゲインデータ出力端子に接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０４７の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０４４のＢ信号用ライトイネーブル信号Ｂ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０４３は、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅをアクティブで入力し、スイッチ回路１０４７を介してレシーバ１０４４によるアドレスデータをアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０４３は、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅを非アクティブで入力し、スイッチ回路１０４７を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｂをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０４−Ｂとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０４３、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００３０】
なお、通常画像信号の生成するためのＲＡＭに記憶されたルックアップテーブルデータは、たとえば図３に示すようなものである。
【００３１】
レシーバ１０４４は、マイクロコンピュータ１０７による制御信号Ｓ１０７をハイレベルで受け、かつＲ，Ｇ，Ｂ用のアドレスおよびこれに対応するゲインデータであるシリアルデータＤＴ１０７を順次受けているときは、ＲＡＭのルックアップテーブルデータを入力アドレスおよびゲインデータに基づいて書き換えるために、たとえばＲ，Ｇ，Ｂの順にライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅをＲＡＭ１０４１，１０４２，１０４３にそれぞれ出力するとともに、アドレスデータをスイッチ回路１０４５〜１０４７を介して、アドレスデータに対応したゲインデータを直接ＲＡＭ１０４１，１０４２，１０４３に出力する。
【００３２】
スイッチ回路１０４５は、入力端子ａがレシーバ１０４４のアドレスデータの出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−Ｒの入力ラインに接続され、出力端子ｃがＲＡＭ１０４１のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０４５は、レシーバ１０４４によるライトイネーブル信号Ｒ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、レシーバ１０４４のアドレスデータをＲＡＭ１０４１に入力させ、ライトイネーブル信号Ｒ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−ＲをＲＡＭ１０４１に入力させる。
【００３３】
スイッチ回路１０４６は、入力端子ａがレシーバ１０４４のアドレスデータの出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−Ｇの入力ラインに接続され、出力端子ｃがＲＡＭ１０４２のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０４６は、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、レシーバ１０４４のアドレスデータをＲＡＭ１０４２に入力させ、ライトイネーブル信号Ｇ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−ＧをＲＡＭ１０４２に入力させる。
【００３４】
スイッチ回路１０４７は、入力端子ａがレシーバ１０４４のアドレスデータの出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−Ｂの入力ラインに接続され、出力端子ｃがＲＡＭ１０４３のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０４７は、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、レシーバ１０４４のアドレスデータをＲＡＭ１０４３に入力させ、ライトイネーブル信号Ｂ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−ＢをＲＡＭ１０４３に入力させる。
【００３５】
マイクロコンピュータ１０７は、たとえばゲインデータ書き換え指令ＣＭＤを受けると、ゲインコントロール回路１０４に対して制御信号Ｓ１０７をたとえばハイレベルに出力し、かつ指定されたＲ，Ｇ，Ｂ用のアドレスおよびγ補正データで重み付け処理等してこれに対応するゲインデータを生成して、シリアルデータＤＴ１０７として出力して、ゲインコントロール回路１０４のＲＡＭデータを書き換えさせる。
【００３６】
次に、上記構成による動作を説明する。
【００３７】
たとえばゲインデータ書き換え指令ＣＭＤが発せられると、マイクロコンピュータ１０７では、ゲインコントロール回路１０４に対して制御信号Ｓ１０７がハイレベルで出力され、かつ指定されたＲ，Ｇ，Ｂ用のアドレスおよびこれに対応するゲインデータがシリアルデータＤＴ１０７として出力される。
【００３８】
ゲインコントロール回路１０４においては、Ｒ，Ｇ，Ｂ用のアドレスおよびゲインデータが順次、レシーバ１０４４に入力される。
レシーバ１０４４では、Ｒ，Ｇ，Ｂ用ライトイネーブル信号Ｒ−ｗｅ、Ｇ−ｗｅ、Ｂ−ｗｅが順次アクティブで生成され、ＲＡＭ１０４１，１０４２，１０４３に供給される。
また、アドレスデータがスイッチ回路１０４５〜１０４７の各入力端子ａに出力される、アドレスデータに対応したゲインデータが直接ＲＡＭ１０４１，１０４２，１０４３に出力される。
【００３９】
まず、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたスイッチ回路１０４５では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたＲＡＭ１０４１において、スイッチ回路１０４５を介してレシーバ１０４４によるアドレスデータがアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲインデータがデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータが書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００４０】
次に、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたスイッチ回路１０４６では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたＲＡＭ１０４２において、スイッチ回路１０４６を介してレシーバ１０４４によるアドレスデータがアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲインデータがデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータが書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００４１】
次に、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたスイッチ回路１０４７では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたＲＡＭ１０４３において、スイッチ回路１０４７を介してレシーバ１０４４によるアドレスデータがアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲインデータがデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータが書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００４２】
以上のようにして、ＲＡＭ１０４１〜１０４３のγ補正用ルックアップテーブルデータが書き換えられる。
【００４３】
このような状態で、通常の画像表示を行う場合、映像信号供給装置１０１からアナログ映像信号Ｓ１０１のカラーデコーダ１０２への供給が開始される。
カラーデコーダ１０２では、複合カラー信号である映像信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号が復調され、Ｒ，Ｇ，Ｂ信号Ｓ１０２として、スキャンコンバータ１０３に供給される。
【００４４】
スキャンコンバータ１０３においては、カラーデコーダ１０２によるアナログＲ，Ｇ，Ｂ信号がそれぞれＡ／Ｄ変換され、変換後のデジタルＲ，Ｇ，Ｂ信号が所定のクロックでラインバッファに書き込まれる。
そして、スキャンコンバータ１０３では、書き込まれたデータが書き込み用クロックの周波数と異なる周波数のクロックに同期して読み出されて、プラズマディスプレイパネル１０６の縦横の画素数に合わせた映像信号であるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３−Ｒ，Ｓ１０３−Ｇ，Ｓ１０３−Ｂが生成されてゲインコントロール回路１０４に供給される。
【００４５】
ゲインコントロール回路１０４では、このときはライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅはそれぞれ非アクティブでスイッチ回路１０４５〜１０４７に供給されていることから、スイッチ回路１０４５〜１０４７の各出力端子ｃは入力端子ｂ側と接続状態に保持されている。
したがって、ゲインコントロール回路１０４のＲＡＭ１０４１では、レシーバ１０４４によるライトイネーブル信号Ｒ−ｗｅを非アクティブで入力され、スイッチ回路１０４５を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０４−Ｒとしてドライバ１０５に出される。すなわち、このときは、ＲＡＭ１０４１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールが行われる。
同様に、ＲＡＭ１０４２では、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅが非アクティブで入力され、スイッチ回路１０４６を介してスキャンコンバータ１０３によるデジタルＧ信号Ｓ１０３−Ｇがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０４−Ｇとしてドライバ１０５に出される。
そして、ＲＡＭ１０４３では、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅが非アクティブで入力され、スイッチ回路１０４７を介してスキャンコンバータ１０３によるデジタルＢ信号Ｓ１０３−Ｂがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０４−Ｂとしてドライバ１０５に出される。
【００４６】
このようにしてゲインコントロール回路１０４から出力された信号Ｓ１０４−Ｒ，Ｓ１０４−Ｇ，Ｓ１０４−Ｂはドライバ１０５に供給され、これにより、プラズマディスプレイパネル１０６が駆動されて入力映像信号に応じたが表示される。
【００４７】
以上説明したように、本第１の実施形態によれば、Ｒ，Ｇ，Ｂのγ補正用ルックアップテーブルを４０ＭＨｚのマスタクロックＭＣＬＫに同期して書き込みおよび読み出しが可能なＲＡＭ１０４１〜１０４３に記憶させて書き換え可能とし、ルックアップテーブルのデータをマイクロコンピュータ１０７によるアドレスおよびゲインデータに基づいて書き換えるゲインコントロール回路１０４を設けたので、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがない表示装置を実現できる利点がある。
【００４８】
第２実施形態
図４は、本発明に係るプラズマディスプレイパネルを用いた表示装置の第２の実施形態を示すブロック図である。
【００４９】
本第２の実施形態が上述した第１の実施形態と異なる点は、ゲインコントロール回路において、マイクロコンピュータ１０７ａからはアドレスデータを受けずに、ゲインシリアルデータのみを受けて、受信データに基づいてマスタクロックＭＣＬＫを４分周した１０ＭＨｚクロックに同期して、乗算器を用いてγ補正用アドレスデータを生成するとともに、このγ補正用データに基づいてゲイン値データ（ゲインデータ）を生成して、ＲＡＭのルックアップテーブルデータを書き換えるようにしたことにある。
その他の構成は、第１の実施形態と同様である。
【００５０】
図５は、本第２の実施形態に係るゲインコントロール回路１０８の構成例を示す回路図である。
図５に示すように、ゲインコントロール回路１０８は、デジタルＲ信号（Ｓ１０３−Ｒ）用ＲＡＭ１０８１、デジタルＧ信号（Ｓ１０３−Ｇ）用ＲＡＭ１０８２、およびデジタルＢ信号（Ｓ１０３−Ｂ）用ＲＡＭ１０８３、レシーバ１０８４、１／４分周回路１０８５、アドレス生成手段としてのカウンタ１０８６、γ補正データ生成手段としての第１の乗算器１０８７、ゲインデータ生成手段としての第２の乗算器１０８８、およびスイッチ回路１０８９，１０９０，１０９１を有している。
【００５１】
ＲＡＭ１０８１は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａが第２の乗算器１０８８のゲイン値データ信号Ｓ１０８８の出力ラインに接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０８９の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０８４のＲ信号用ライトイネーブル信号Ｒ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０８１は、レシーバ１０８４によるライトイネーブル信号Ｒｗｅをアクティブで入力し、スイッチ回路１０８９を介してカウンタ１０８６の出力信号であるアドレス信号Ｓ１０８６をアドレスデータとしてアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０８１は、レシーバ１０８４によるライトイネーブル信号Ｒｗｅを非アクティブで入力し、スイッチ回路１０８９を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０８−Ｒとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０８１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００５２】
ＲＡＭ１０８２は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａが第２の乗算器１０８８のゲイン値データ信号Ｓ１０８８の出力ラインに接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０９０の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０８４のＧ信号用ライトイネーブル信号Ｇ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０８２は、レシーバ１０８４によるライトイネーブル信号Ｒｗｅをアクティブで入力し、スイッチ回路１０９０を介してカウンタ１０８６の出力信号であるアドレス信号Ｓ１０８６をアドレスデータとしてアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０８２は、レシーバ１０８４によるライトイネーブル信号Ｇ−ｗｅを非アクティブで入力し、スイッチ回路１０９０を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｇをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０８−Ｇとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０８２は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００５３】
ＲＡＭ１０８３は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａが第２の乗算器１０８８のゲイン値データ信号Ｓ１０８８の出力ラインに接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０９１の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０８４のＢ信号用ライトイネーブル信号Ｂ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０８３は、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅをアクティブで入力し、スイッチ回路１０９１を介してカウンタ１０８６の出力信号であるアドレス信号をアドレスデータとしてアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０８３は、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅを非アクティブで入力し、スイッチ回路１０９１を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｂをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０８−Ｂとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０８３は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００５４】
なお、通常画像信号の生成するためのＲＡＭに記憶されたルックアップテーブルデータは、たとえば図３に示すようなものである。
【００５５】
レシーバ１０８４は、マイクロコンピュータ１０７による制御信号Ｓ１０７ａをハイレベルで受け、かつＲ，Ｇ，Ｂ用のゲインデータであるシリアルデータＤＴ１０７ａを順次受けているときは、ＲＡＭのルックアップテーブルデータをゲインデータに基づいて書き換えるために、たとえばＲ，Ｇ，Ｂの順にライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅをＲＡＭ１０８１，１０８２，１０８３にそれぞれ出力するとともに、トリガ信号ｔｇｒをカウンタ１０８６に出力し、さらに入力ゲインデータを第２の乗算器１０８８に出力する。
【００５６】
図６は、レシーバ１０８４の要部の構成例を示す回路図である。
レシーバ１０８４は、図５に示すように、８ビットずつのＲ，Ｇ，Ｂシリアルデータを入力し１ビットずつシフトするシフトレジスタ２００１と、シフトレジスタ２００１に保持されたＲ，Ｇ，Ｂデータを保持し、保持データを第２の乗算器１０８８に出力するラッチ２００２と、Ｒ，Ｇ，Ｂシリアルデータの入力を示すコントルールビットがセットされコントロールビット用レジスタ２００３と、Ｒ，Ｇ，Ｂのコントロールビットがそれぞれセットされ、かつ映像信号の垂直帰線信号ＶBLK を受けると、パルス信号であるトリガ信号ｔｒｇをカウンタ１０８６に出力するトリガ信号生成回路２００４を有している。
【００５７】
分周回路１０８５は、周波数４０ＭＨｚのマスタクロックＭＣＬＫを１／４分周して、周波数１０ＭＨｚのクロック信号ＤＣＬＫを生成して、カウンタ１０８６、第１の乗算器１０８７、および第２の乗算器１０８８に動作クロックとして供給する。
【００５８】
カウンタ１０８６は、トリガ信号ｔｒｇを受けると８ビットの解像度に対応して０〜２５５までカウントし、各カウント値をアドレス信号Ｓ１０８６として、第１の乗算器１０８７、およびスイッチ回路１０８９〜１０９１に出力する。
【００５９】
第１の乗算器１０８７は、カウンタ１０８６によるアドレス信号Ｓ１０８６を２乗して、γ（＝２）補正データを生成して、信号Ｓ１０８７として第２の乗算器１０８８に出力する。
【００６０】
第２の乗算器１０８８は、第１の乗算器１０８７によるγ補正データ信号Ｓ１０８７とレシーバ１０８４によるゲインデータとを乗算して、実際のアドレスに応じたゲイン値データを生成し、信号Ｓ１０８８としてＲＡＭ１０８１〜１０８３に出力する。
【００６１】
なお、第１の乗算器１０８７および第２の乗算器１０８８は、周波数３０ＭＨｚ以下のクロック信号でリアルタイムに動作するものである。
また、図７は、トリガ信号ｔｒｇ、カウンタ１０８６のアドレス信号Ｓ１０８６、およびゲイン値データ信号Ｓ１０８８との関係を示すタイミングチャートを示している。
【００６２】
スイッチ回路１０８９は、入力端子ａがカウンタ１０８６のアドレス信号Ｓ１０８６の出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−Ｒの入力ラインに接続され、出力端子ｃがＲＡＭ１０８１のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０８９は、レシーバ１０８４によるライトイネーブル信号Ｒ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、カウンタ１０８６のアドレス信号Ｓ１０８６をＲＡＭ１０８１に入力させ、ライトイネーブル信号Ｒ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−ＲをＲＡＭ１０８１に入力させる。
【００６３】
スイッチ回路１０９０は、入力端子ａがカウンタ１０８６のアドレス信号Ｓ１０８６の出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−Ｇの入力ラインに接続され、出力端子ｃがＲＡＭ１０８２のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０９０は、レシーバ１０８４によるライトイネーブル信号Ｇ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、カウンタ１０８６のアドレス信号Ｓ１０８６をＲＡＭ１０８２に入力させ、ライトイネーブル信号Ｇ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−ＧをＲＡＭ１０８２に入力させる。
【００６４】
スイッチ回路１０９１は、入力端子ａがカウンタ１０８６のアドレス信号Ｓ１０８６の出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−Ｂの入力ラインに接続され、出力端子ｃがＲＡＭ１０８３のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０９１は、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、カウンタ１０８６のアドレス信号Ｓ１０８６をＲＡＭ１０８３に入力させ、ライトイネーブル信号Ｂ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−ＢをＲＡＭ１０８３に入力させる。
【００６５】
次に、上記構成による動作を説明する。
【００６６】
たとえばゲインデータ書き換え指令ＣＭＤが発せられると、マイクロコンピュータ１０７では、ゲインコントロール回路１０８に対して制御信号Ｓ１０７ａがハイレベルで出力され、かつ指定されたＲ，Ｇ，Ｂ用のゲインデータがシリアルデータＤＴ１０７ａとして出力される。
【００６７】
ゲインコントロール回路１０８においては、Ｒ，Ｇ，Ｂ用のゲインデータが順次、レシーバ１０８４に入力される。
レシーバ１０８４では、Ｒ，Ｇ，Ｂ用ライトイネーブル信号Ｒ−ｗｅ、Ｇ−ｗｅ、Ｂ−ｗｅが順次アクティブで生成され、ＲＡＭ１０８１，１０８２，１０８３に供給される。
また、ゲインデータがラッチ２００２にラッチされて、第２の乗算器１０８８にされ、また垂直帰線信号ＶBLK に同期してＲ，Ｇ，Ｂのそれぞれ対応したトリガ信号ｔｒｇが生成されカウンタ１０８６に出力される。
【００６８】
また、分周回路１０８５において、周波数４０ＭＨｚのマスタクロックＭＣＬＫが１／４分周されて、周波数１０ＭＨｚのクロック信号ＤＣＬＫが生成され、カウンタ１０８６、第１の乗算器１０８７、および第２の乗算器１０８８に動作クロックとして供給される。
【００６９】
カウンタ１０８６では、トリガ信号ｔｒｇを受けると８ビットの解像度に対応して０〜２５５までのカウントが行われ、各カウント値がアドレス信号Ｓ１０８６として、第１の乗算器１０８７、およびスイッチ回路１０８９〜１０９１に出力される。
【００７０】
第１の乗算器１０８７では、カウンタ１０８６によるアドレス信号Ｓ１０８６が２乗されて、γ（＝２）補正データが生成され、信号Ｓ１０８７として第２の乗算器１０８８に出力される。
第２の乗算器１０８８においては、第１の乗算器１０８７によるγ補正データ信号Ｓ１０８７とレシーバ１０８４によるゲインデータとが乗算されて、実際のアドレスに応じて重み付けされたゲイン値データが生成され、信号Ｓ１０８８としてＲＡＭ１０８１〜１０８３に出力される。
【００７１】
そして、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたスイッチ回路１０８９では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたＲＡＭ１０８１において、スイッチ回路１０８９を介してカウンタ１０８６によるアドレス信号Ｓ１０８６がアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲイン値データＳ１０８８がデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲイン値データを書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００７２】
次に、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたスイッチ回路１０９０では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたＲＡＭ１０８２において、スイッチ回路１０９０を介してカウンタ１０８６によるアドレス信号Ｓ１０８６がアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲイン値データＳ１０８８がデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータを書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００７３】
次に、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたスイッチ回路１０９１では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたＲＡＭ１０８３において、スイッチ回路１０９１を介してカウンタ１０８６によるアドレス信号Ｓ１０８６がアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲイン値データＳ１０８８がデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータを書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００７４】
以上のようにして、ＲＡＭ１０８１〜１０８３のγ補正用ルックアップテーブルデータが書き換えられる。
【００７５】
このような状態で、通常の画像表示を行う場合、映像信号供給装置１０１からアナログ映像信号Ｓ１０１のカラーデコーダ１０２への供給が開始される。
カラーデコーダ１０２では、複合カラー信号である映像信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号が復調され、Ｒ，Ｇ，Ｂ信号Ｓ１０２として、スキャンコンバータ１０３に供給される。
【００７６】
スキャンコンバータ１０３においては、カラーデコーダ１０２によるアナログＲ，Ｇ，Ｂ信号がそれぞれＡ／Ｄ変換され、変換後のデジタルＲ，Ｇ，Ｂ信号が所定のクロックでラインバッファに書き込まれる。
そして、スキャンコンバータ１０３では、書き込まれたデータが書き込み用クロックの周波数と異なる周波数のクロックに同期して読み出されて、プラズマディスプレイパネル１０６の縦横の画素数に合わせた映像信号であるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３−Ｒ，Ｓ１０３−Ｇ，Ｓ１０３−Ｂが生成されてゲインコントロール回路１０８に供給される。
【００７７】
ゲインコントロール回路１０８では、このときはライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅはそれぞれ非アクティブでスイッチ回路１０８９〜１０９１に供給されていることから、スイッチ回路１０８９〜１０９１の各出力端子ｃは入力端子ｂ側と接続状態に保持されている。
したがって、ゲインコントロール回路１０８のＲＡＭ１０８１では、レシーバ１０８４によるライトイネーブル信号Ｒ−ｗｅが非アクティブで入力され、スイッチ回路１０８９を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０８−Ｒとしてドライバ１０５に出される。すなわち、このときは、ＲＡＭ１０８１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールが行われる。
同様に、ＲＡＭ１０８２では、レシーバ１０８４によるライトイネーブル信号Ｇ−ｗｅが非アクティブで入力され、スイッチ回路１０９０を介してスキャンコンバータ１０３によるデジタルＧ信号Ｓ１０３−Ｇがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０８−Ｇとしてドライバ１０５に出される。
そして、ＲＡＭ１０８３では、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅが非アクティブで入力され、スイッチ回路１０９１を介してスキャンコンバータ１０３によるデジタルＢ信号Ｓ１０３−Ｂがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０８−Ｂとしてドライバ１０５に出される。
【００７８】
このようにしてゲインコントロール回路１０８から出力された信号Ｓ１０８−Ｒ，Ｓ１０８−Ｇ，Ｓ１０８−Ｂはドライバ１０５に供給され、これにより、プラズマディスプレイパネル１０６が駆動されて入力映像信号に応じたが表示される。
【００７９】
以上説明したように、本第２の実施形態によれば、マスタクロックＭＣＬＫを分周したクロックＤＣＬＫでカウンタ１０８６、第１および第２の乗算器１０８７，１０８８を動作させ、マイクロコンピュータ１０７ａによるシリアルゲインデータをラッチし、かつ垂直帰線信号ＶBLK のたとえば立ち上がりでトリガ信号を出力して、カウンタ１０８６でカウント動作させてアドレス信号Ｓ１０８６を生成し、このアドレス信号Ｓ１０８６を第１の乗算器１０８７で２乗させてγ補正データを生成し、第２の乗算器１０８８でこのγ補正データＳ１０８７とレシーバ１０８４にラッチしたゲインデータとを乗算させて重み付けした実際のゲイン値データＳ１０８８を生成し、Ｒ，Ｇ，Ｂのγ補正用ルックアップテーブルを４０ＭＨｚのマスタクロックＭＣＬＫに同期してゲイン値データＳ１０８８で書き込替え可能で、また読み出しが可能なＲＡＭ１０８１〜１０８３を有するゲインコントロール回路１０８を設けたので、乗算器を用いても低速なものでよく、上述した第１の実施形態と同様に、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがない表示装置を実現できる利点がある。
また、第１の実施形態のように、γ補正データで重み付けしたゲインデータをマイクロコンピュータですべて生成する場合にくらべて、本第２の実施形態では、垂直帰線期間内に全てのデータを書き換えることができる。
その結果、ゲインコントロールする際の応答が速く、実用的なゲインコントロール回路を実現できる利点がある。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作の発生を防止することができる。
また、ゲインコントロールする際の応答が速く、実用的なゲインコントロール回路を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るプラズマディスプレイパネルを用いた表示装置の第１の実施形態を示すブロック図である。
【図２】第１の実施形態に係るゲインコントロール回路の構成例を示す回路図である。
【図３】ＲＡＭに記憶されるデータ例を示す図である。
【図４】本発明に係るプラズマディスプレイパネルを用いた表示装置の第２の実施形態を示すブロック図である。
【図５】第２の実施形態に係るゲインコントロール回路の構成例を示す回路図である。
【図６】第２の実施形態に係るゲインコントロール回路のレシーバの要部構成を示す回路図である。
【図７】本第２の実施形態に係るトリガ信号ｔｒｇ、カウンタのアドレス信号Ｓ１０８６、およびゲイン値データ信号Ｓ１０８８との関係を示すタイミングチャートである。
【図８】従来のゲインコントロール回路の構成例を示す回路図である。
【符号の説明】
１００…表示装置、１０１…映像信号供給装置、１０２…カラーデコーダ、１０３…スキャンコンバータ、１０４…ゲインコントロール回路、１０５…ドライバ、１０６…プラズマディスプレイパネル（ＰＤＰ）、１０７…マイクロコンピュータ（マイコン）、１０４１，１０４２，１０４３…ＲＡＭ、１０４４…レシーバ、１０４５〜１０４７…スイッチ回路、１０８１，１０８２，１０８３…ＲＡＭ、１０８４…レシーバ、１０８５…１／４分周回路、１０８６…カウンタ、１０８７…第１の乗算器、１０８８…第２の乗算器、１０８９〜１０９１…スイッチ回路。
【発明の属する技術分野】
本発明は、映像信号のゲインを制御するゲインコントロール回路およびそれを用いた表示装置に関するものである。
【０００２】
【従来の技術】
たとえば、プラズマディスプレイパネルや液晶ディスプレイ等を用いた表示装置においては、たとえば入力映像信号からＲ，Ｇ，Ｂの３原色信号が復元された後、アナログ信号をデジタル信号に変換して、入力信号と表示装置の縦横の画素数は異なる場合があることからその調整、変換を行う、いわゆるスキャンコンバート処理を行い、さらに必要に応じてコントラスト、ブライト、ホワイトバランス、ガンマ（γ）調整等を行った後、ドライバ回路によりパネルを駆動して、入力映像信号に応じた画像を表示する。
【０００３】
上述の一連の処理の中で、γ補正を行うゲインコントロール回路は、図８に示すように、画像用のガンマルックアップテーブルを記憶したＲＯＭ１，２，３を含んでおり、これらＲＯＭ１，２，３の出力側に、たとえば周波数３０ＭＨｚのマスタクロックＭＣＬＫでリアルタイムに動作する乗算器４，５，６が配置されている。
また、図８に示すレシーバ７は、図示しないマイクロコンピュータから供給されるゲインコントロール用シリアルデータＤＡＴを受けて、パラレルデータに変換して８ビットのＲ，Ｇ，Ｂ用デジタルゲインデータＲ−gain，Ｇ−gain，Ｂ−gainを生成して、各乗算器４，５，６にそれぞれ供給する。
【０００４】
このような構成を有するゲインコントロール回路では、前段の図示しないスキャンコンバータによる入力デジタルＲ信号Ｒ−ｉｎ、デジタルＧ信号Ｇ−ｉｎ、およびデジタルＢ信号Ｂ−ｉｎに応じてＲＯＭ１〜３の補正データＳ１〜Ｓ３が読み出される。
このＲＯＭ１〜３による補正データＳ１〜Ｓ３とマイクロコンピュータから供給され、レシーバ７で生成された、たとえば０〜２５５の解像度に合わせた８ビットのデジタルゲインデータＲ−gain，Ｇ−gain，Ｂ−gainが各乗算器４，５，６にそれぞれ供給される。
そして、各乗算器４，５，６において、マスタクロック（３０ＭＨｚ）に同期して、補正データＳ１〜Ｓ３とデジタルゲインデータＲ−gain，Ｇ−gain，Ｂ−gainが乗算されてゲインがコントロールされたデジタルＲ信号Ｒ−out 、デジタルＧ信号Ｇ−out 、およびデジタルＢ信号Ｂ−out が得られる。
【０００５】
【発明が解決しようとする課題】
ところが、上述したゲインコントロール回路では、解像度が上がり、マスタクロックの周波数がさらに高速、たとえば４０ＭＨｚになった場合、乗算器４〜６の動作速度が追いつかず、エラーが発生するという不利益があった。
【０００６】
これを解決するために、さらに高速の乗算器を用いることも考えられるが、これではコストの増加を招き、消費電力も増えるという不利益がある。
【０００７】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがないゲインコントロール回路およびそれを用いた表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のゲインコントロール回路は、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを出力する記憶手段と、上記アドレスデータおよび補正データで重み付けされたゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けたアドレスデータおよびゲインデータを当該記憶手段に供給し、上記アドレスデータおよび補正データで重み付けされたゲインデータを受けていないときは、上記ライトイネーブル信号を非アクティブで上記記憶手段に出力し、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段とを有する。
【０００９】
また、本発明は、入力映像信号に応じた画像を、所定の表示部に表示する表示装置であって、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを上記表示部に出力する記憶手段と、上記ゲインデータ書き込み指令を受けると、上記アドレスデータおよび補正データで重み付けされたゲインデータを生成する制御手段と、上記制御手段で生成されたアドレスデータおよび補正データで重み付けされたゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けたアドレスデータおよびゲインデータを当該記憶手段に供給し、上記アドレスデータおよび補正データで重み付けされたゲインデータを受けていないときは、上記ライトイネーブル信号を非アクティブで上記記憶手段に出力し、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段とを有する。
【００１０】
また、本発明では、上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行う。
【００１１】
また、本発明のゲインコントロール回路は、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを出力する記憶手段と、上記重み付けされていないゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けた所定のタイミングでトリガ信号を出力する受信手段と、トリガ信号を受けて、上記アドレスデータを生成するアドレス生成手段と、上記アドレス生成手段によるアドレスデータにより重み付け用補正データを生成する補正データ生成手段と、上記補正データ生成手段で生成された補正データで、上記受信手段で受信されたゲインデータを重み付けして上記記憶手段に供給するゲインデータ生成手段と、
上記ライトイネーブル信号がアクティブのときは、アドレス生成手段で生成されたアドレスデータを当該記憶手段に供給し、上記ライトイネーブル信号が非アクティブのときは、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段と、を有し、上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行い、上記マスタクロックを分周し、上記アドレス生成手段、補正データ生成手段、およびゲインデータ生成手段のうち、少なくともゲインデータ生成手段に動作クロックとして供給する分周回路を有する。
【００１２】
また、本発明は、入力映像信号に応じた画像を、所定の表示部に表示する表示装置であって、アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを上記表示部に出力する記憶手段と、上ゲインデータ書き込み指令を受けると、上記補正データで重み付けされていないゲインデータを生成する制御手段と、上記制御手段による重み付けされていないゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けた所定のタイミングでトリガ信号を出力する受信手段と、トリガ信号を受けて、上記アドレスデータを生成するアドレス生成手段と、上記アドレス生成手段によるアドレスデータにより重み付け用補正データを生成する補正データ生成手段と、上記補正データ生成手段で生成された補正データで、上記受信手段で受信されたゲインデータを重み付けして上記記憶手段に供給するゲインデータ生成手段と、上記ライトイネーブル信号がアクティブのときは、アドレス生成手段で生成されたアドレスデータを当該記憶手段に供給し、上記ライトイネーブル信号が非アクティブのときは、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段と、を有し、上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行い、上記マスタクロックを分周し、上記アドレス生成手段、補正データ生成手段、およびゲイン値データ生成手段のうち、少なくともゲインデータ生成手段に動作クロックとして供給する分周回路を有する。
【００１３】
また、本発明では、上記受信手段は、映像信号の垂直帰線信号に同期して上記トリガ信号を出力する。
【００１５】
また、本発明では、上記補正データ生成手段は、上記アドレス生成手段で生成されたアドレスデータのべき乗を求める第１の乗算器を含み、上記ゲイン値データ生成手段は、上記補正データ生成手段で生成された補正データとゲインデータを乗算する第２の乗算器を含み、上記分周回路による動作クロックは少なくとも上記第１および第２の乗算器に供給される。
【００１６】
また、本発明では、上記記憶手段は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けられ３つの記憶回路を含み、上記供給手段は、上記アドレスデータを、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回路に供給し、上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）を含み、上記供給手段は、これら３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれに対応した記憶回路に供給する。
【００１７】
本発明によれば、供給手段にアドレスデータおよび補正データで重み付けされたゲインデータが入力されると、ライトイネーブル信号がアクティブで記憶手段に出力され、かつ受けたアドレスデータおよびゲインデータが記憶手段に供給される。
このときは、記憶手段において、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて記憶すべきゲインデータが書き込まれる。
一方、供給手段で、アドレスデータおよび補正データで重み付けされたゲインデータを受けていないときは、ライトイネーブル信号を非アクティブで記憶手段に出力される。これにより、記憶手段は書き込み禁止となる。
そして、所定のデジタル映像信号がアドレス信号として記憶手段に供給される。これにより、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータが出力される。
【００１８】
また、本発明によれば、受信手段に、重み付けされていないゲインデータが入力されると、ライトイネーブル信号がアクティブで記憶手段に出力され、また、たとえば垂直帰線信号に同期してトリガ信号がアドレス生成手段に出力される。
アドレス生成手段では、アドレスデータが生成され、このアドレスデータに基づいて補正データ生成手段で補正データが生成され、ゲインデータ生成手段に供給される。
ゲイン値データ生成手段では、補正データで受信手段で受信されたゲインデータが重み付けされてゲインデータとして記憶手段に供給される。
このときは、供給手段によりアドレス生成手段によるアドレスデータが記憶手段に供給され、記憶手段において、供給されるアドレスデータおよび補正データで重み付けされたゲイン値データに基づいて記憶すべきゲインデータが書き込まれる。
一方、ライトイネーブル信号が非アクティブのときは、記憶手段は書き込み禁止となる。
そして、所定のデジタル映像信号がアドレス信号として記憶手段に供給される。これにより、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータが出力される。
【００１９】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態について説明する。
【００２０】
第１実施形態
図１は、本発明に係るゲインコントロール回路を用いた表示装置の第１の実施形態を示すブロック図である。
【００２１】
この表示装置１００は、図１に示すように、映像信号供給装置１０１、カラーデコーダ１０２、スキャンコンバータ１０３、ゲインコントロール回路１０４、ドライバ１０５、プラズマディスプレイパネル（ＰＤＰ）１０６、および制御回路としてのマイクロコンピュータ（マイコン）１０７により構成されている。
【００２２】
映像信号供給装置１０１は、たとえば外部からのスタート信号等を受けると、プラズマディスプレイパネル１０６に表示すべきアナログ映像信号Ｓ１０１をカラーデコーダ１０２に供給する。
【００２３】
カラーデコーダ１０２は、複合カラー信号である映像信号供給装置１００による映像信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号を復調し、信号Ｓ１０２として、スキャンコンバータ１０３に供給する。
【００２４】
スキャンコンバータ１０３は、たとえば図示しないＲ，Ｇ，Ｂ対応のアナログ／デジタル（Ａ／Ｄ）変換器、およびラインバッファを含み、復調された入力信号Ｓ１０２、すなわちＲ，Ｇ，Ｂ信号をＡ／Ｄ変換し、Ｒ，Ｇ，Ｂデジタル信号を所定のクロックでラインバッファに書き込み、次に、書き込まれたデータを書き込み用クロックの周波数と異なる周波数のクロックに同期させて読み出して、プラズマディスプレイパネル１０６の縦横の画素数に合わせた映像信号Ｓ１０３を生成してゲインコントロール回路１０４に供給する。
【００２５】
ゲインコントロール回路１０４は、たとえばＲＡＭを有するγ補正回路を含み、マイクロコンピュータ１０７による制御信号Ｓ１０７をたとえばハイレベルで入力し、かつＲ，Ｇ，Ｂ用のアドレスおよびこれに対応する補正データで重み付けされたゲインデータであるシリアルデータＤＴ１０７を受けているときは、ＲＡＭのルックアップテーブルデータを入力アドレスおよびゲインデータに基づいて書き換える。
また、制御信号Ｓ１０７をローレベルで受けているときは、スキャンコンバータ１０３によるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３に対してγ補正およびゲインコントロールを行って信号Ｓ１０４（−Ｒ，−Ｇ，−Ｂ）としてドライバ１０５に供給する。
この場合、ドライバ１０５によりプラズマディスプレイパネル１０６が駆動されて画像が表示される。
【００２６】
図２は、本第１の実施形態に係るゲインコントロール回路１０４の構成例を示す回路図である。
図２に示すように、ゲインコントロール回路１０４は、デジタルＲ信号（Ｓ１０３−Ｒ）用ＲＡＭ１０４１、デジタルＧ信号（Ｓ１０３−Ｇ）用ＲＡＭ１０４２、およびデジタルＢ信号（Ｓ１０３−Ｂ）用ＲＡＭ１０４３、レシーバ１０４４、およびスイッチ回路１０４５，１０４６，１０４７を有している。
【００２７】
ＲＡＭ１０４１は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａがレシーバ１０４４のゲインデータ出力端子に接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０４５の出力端子ｃに接続され、ライト（書き込み）イネーブル端子Ｔｗｅがレシーバ１０４４のＲ信号用ライトイネーブル信号Ｒ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０４１は、レシーバ１０４４によるライトイネーブル信号Ｒｗｅをアクティブで入力し、スイッチ回路１０４５を介してレシーバ１０４４によるアドレスデータをアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０４１は、レシーバ１０４４によるライトイネーブル信号Ｒ−ｗｅを非アクティブで入力し、スイッチ回路１０４５を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０４−Ｒとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０４１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００２８】
ＲＡＭ１０４２は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａがレシーバ１０４４のゲインデータ出力端子に接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０４６の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０４４のＧ信号用ライトイネーブル信号Ｇ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０４２は、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅをアクティブで入力し、スイッチ回路１０４６を介してレシーバ１０４４によるアドレスデータをアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０４２は、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅを非アクティブで入力し、スイッチ回路１０４６を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｇをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０４−Ｇとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０４２は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００２９】
ＲＡＭ１０４３は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａがレシーバ１０４４のゲインデータ出力端子に接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０４７の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０４４のＢ信号用ライトイネーブル信号Ｂ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０４３は、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅをアクティブで入力し、スイッチ回路１０４７を介してレシーバ１０４４によるアドレスデータをアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０４３は、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅを非アクティブで入力し、スイッチ回路１０４７を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｂをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０４−Ｂとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０４３、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００３０】
なお、通常画像信号の生成するためのＲＡＭに記憶されたルックアップテーブルデータは、たとえば図３に示すようなものである。
【００３１】
レシーバ１０４４は、マイクロコンピュータ１０７による制御信号Ｓ１０７をハイレベルで受け、かつＲ，Ｇ，Ｂ用のアドレスおよびこれに対応するゲインデータであるシリアルデータＤＴ１０７を順次受けているときは、ＲＡＭのルックアップテーブルデータを入力アドレスおよびゲインデータに基づいて書き換えるために、たとえばＲ，Ｇ，Ｂの順にライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅをＲＡＭ１０４１，１０４２，１０４３にそれぞれ出力するとともに、アドレスデータをスイッチ回路１０４５〜１０４７を介して、アドレスデータに対応したゲインデータを直接ＲＡＭ１０４１，１０４２，１０４３に出力する。
【００３２】
スイッチ回路１０４５は、入力端子ａがレシーバ１０４４のアドレスデータの出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−Ｒの入力ラインに接続され、出力端子ｃがＲＡＭ１０４１のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０４５は、レシーバ１０４４によるライトイネーブル信号Ｒ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、レシーバ１０４４のアドレスデータをＲＡＭ１０４１に入力させ、ライトイネーブル信号Ｒ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−ＲをＲＡＭ１０４１に入力させる。
【００３３】
スイッチ回路１０４６は、入力端子ａがレシーバ１０４４のアドレスデータの出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−Ｇの入力ラインに接続され、出力端子ｃがＲＡＭ１０４２のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０４６は、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、レシーバ１０４４のアドレスデータをＲＡＭ１０４２に入力させ、ライトイネーブル信号Ｇ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−ＧをＲＡＭ１０４２に入力させる。
【００３４】
スイッチ回路１０４７は、入力端子ａがレシーバ１０４４のアドレスデータの出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−Ｂの入力ラインに接続され、出力端子ｃがＲＡＭ１０４３のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０４７は、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、レシーバ１０４４のアドレスデータをＲＡＭ１０４３に入力させ、ライトイネーブル信号Ｂ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−ＢをＲＡＭ１０４３に入力させる。
【００３５】
マイクロコンピュータ１０７は、たとえばゲインデータ書き換え指令ＣＭＤを受けると、ゲインコントロール回路１０４に対して制御信号Ｓ１０７をたとえばハイレベルに出力し、かつ指定されたＲ，Ｇ，Ｂ用のアドレスおよびγ補正データで重み付け処理等してこれに対応するゲインデータを生成して、シリアルデータＤＴ１０７として出力して、ゲインコントロール回路１０４のＲＡＭデータを書き換えさせる。
【００３６】
次に、上記構成による動作を説明する。
【００３７】
たとえばゲインデータ書き換え指令ＣＭＤが発せられると、マイクロコンピュータ１０７では、ゲインコントロール回路１０４に対して制御信号Ｓ１０７がハイレベルで出力され、かつ指定されたＲ，Ｇ，Ｂ用のアドレスおよびこれに対応するゲインデータがシリアルデータＤＴ１０７として出力される。
【００３８】
ゲインコントロール回路１０４においては、Ｒ，Ｇ，Ｂ用のアドレスおよびゲインデータが順次、レシーバ１０４４に入力される。
レシーバ１０４４では、Ｒ，Ｇ，Ｂ用ライトイネーブル信号Ｒ−ｗｅ、Ｇ−ｗｅ、Ｂ−ｗｅが順次アクティブで生成され、ＲＡＭ１０４１，１０４２，１０４３に供給される。
また、アドレスデータがスイッチ回路１０４５〜１０４７の各入力端子ａに出力される、アドレスデータに対応したゲインデータが直接ＲＡＭ１０４１，１０４２，１０４３に出力される。
【００３９】
まず、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたスイッチ回路１０４５では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたＲＡＭ１０４１において、スイッチ回路１０４５を介してレシーバ１０４４によるアドレスデータがアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲインデータがデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータが書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００４０】
次に、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたスイッチ回路１０４６では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたＲＡＭ１０４２において、スイッチ回路１０４６を介してレシーバ１０４４によるアドレスデータがアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲインデータがデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータが書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００４１】
次に、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたスイッチ回路１０４７では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたＲＡＭ１０４３において、スイッチ回路１０４７を介してレシーバ１０４４によるアドレスデータがアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲインデータがデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータが書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００４２】
以上のようにして、ＲＡＭ１０４１〜１０４３のγ補正用ルックアップテーブルデータが書き換えられる。
【００４３】
このような状態で、通常の画像表示を行う場合、映像信号供給装置１０１からアナログ映像信号Ｓ１０１のカラーデコーダ１０２への供給が開始される。
カラーデコーダ１０２では、複合カラー信号である映像信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号が復調され、Ｒ，Ｇ，Ｂ信号Ｓ１０２として、スキャンコンバータ１０３に供給される。
【００４４】
スキャンコンバータ１０３においては、カラーデコーダ１０２によるアナログＲ，Ｇ，Ｂ信号がそれぞれＡ／Ｄ変換され、変換後のデジタルＲ，Ｇ，Ｂ信号が所定のクロックでラインバッファに書き込まれる。
そして、スキャンコンバータ１０３では、書き込まれたデータが書き込み用クロックの周波数と異なる周波数のクロックに同期して読み出されて、プラズマディスプレイパネル１０６の縦横の画素数に合わせた映像信号であるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３−Ｒ，Ｓ１０３−Ｇ，Ｓ１０３−Ｂが生成されてゲインコントロール回路１０４に供給される。
【００４５】
ゲインコントロール回路１０４では、このときはライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅはそれぞれ非アクティブでスイッチ回路１０４５〜１０４７に供給されていることから、スイッチ回路１０４５〜１０４７の各出力端子ｃは入力端子ｂ側と接続状態に保持されている。
したがって、ゲインコントロール回路１０４のＲＡＭ１０４１では、レシーバ１０４４によるライトイネーブル信号Ｒ−ｗｅを非アクティブで入力され、スイッチ回路１０４５を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０４−Ｒとしてドライバ１０５に出される。すなわち、このときは、ＲＡＭ１０４１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールが行われる。
同様に、ＲＡＭ１０４２では、レシーバ１０４４によるライトイネーブル信号Ｇ−ｗｅが非アクティブで入力され、スイッチ回路１０４６を介してスキャンコンバータ１０３によるデジタルＧ信号Ｓ１０３−Ｇがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０４−Ｇとしてドライバ１０５に出される。
そして、ＲＡＭ１０４３では、レシーバ１０４４によるライトイネーブル信号Ｂ−ｗｅが非アクティブで入力され、スイッチ回路１０４７を介してスキャンコンバータ１０３によるデジタルＢ信号Ｓ１０３−Ｂがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０４−Ｂとしてドライバ１０５に出される。
【００４６】
このようにしてゲインコントロール回路１０４から出力された信号Ｓ１０４−Ｒ，Ｓ１０４−Ｇ，Ｓ１０４−Ｂはドライバ１０５に供給され、これにより、プラズマディスプレイパネル１０６が駆動されて入力映像信号に応じたが表示される。
【００４７】
以上説明したように、本第１の実施形態によれば、Ｒ，Ｇ，Ｂのγ補正用ルックアップテーブルを４０ＭＨｚのマスタクロックＭＣＬＫに同期して書き込みおよび読み出しが可能なＲＡＭ１０４１〜１０４３に記憶させて書き換え可能とし、ルックアップテーブルのデータをマイクロコンピュータ１０７によるアドレスおよびゲインデータに基づいて書き換えるゲインコントロール回路１０４を設けたので、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがない表示装置を実現できる利点がある。
【００４８】
第２実施形態
図４は、本発明に係るプラズマディスプレイパネルを用いた表示装置の第２の実施形態を示すブロック図である。
【００４９】
本第２の実施形態が上述した第１の実施形態と異なる点は、ゲインコントロール回路において、マイクロコンピュータ１０７ａからはアドレスデータを受けずに、ゲインシリアルデータのみを受けて、受信データに基づいてマスタクロックＭＣＬＫを４分周した１０ＭＨｚクロックに同期して、乗算器を用いてγ補正用アドレスデータを生成するとともに、このγ補正用データに基づいてゲイン値データ（ゲインデータ）を生成して、ＲＡＭのルックアップテーブルデータを書き換えるようにしたことにある。
その他の構成は、第１の実施形態と同様である。
【００５０】
図５は、本第２の実施形態に係るゲインコントロール回路１０８の構成例を示す回路図である。
図５に示すように、ゲインコントロール回路１０８は、デジタルＲ信号（Ｓ１０３−Ｒ）用ＲＡＭ１０８１、デジタルＧ信号（Ｓ１０３−Ｇ）用ＲＡＭ１０８２、およびデジタルＢ信号（Ｓ１０３−Ｂ）用ＲＡＭ１０８３、レシーバ１０８４、１／４分周回路１０８５、アドレス生成手段としてのカウンタ１０８６、γ補正データ生成手段としての第１の乗算器１０８７、ゲインデータ生成手段としての第２の乗算器１０８８、およびスイッチ回路１０８９，１０９０，１０９１を有している。
【００５１】
ＲＡＭ１０８１は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａが第２の乗算器１０８８のゲイン値データ信号Ｓ１０８８の出力ラインに接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０８９の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０８４のＲ信号用ライトイネーブル信号Ｒ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０８１は、レシーバ１０８４によるライトイネーブル信号Ｒｗｅをアクティブで入力し、スイッチ回路１０８９を介してカウンタ１０８６の出力信号であるアドレス信号Ｓ１０８６をアドレスデータとしてアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０８１は、レシーバ１０８４によるライトイネーブル信号Ｒｗｅを非アクティブで入力し、スイッチ回路１０８９を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０８−Ｒとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０８１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００５２】
ＲＡＭ１０８２は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａが第２の乗算器１０８８のゲイン値データ信号Ｓ１０８８の出力ラインに接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０９０の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０８４のＧ信号用ライトイネーブル信号Ｇ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０８２は、レシーバ１０８４によるライトイネーブル信号Ｒｗｅをアクティブで入力し、スイッチ回路１０９０を介してカウンタ１０８６の出力信号であるアドレス信号Ｓ１０８６をアドレスデータとしてアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０８２は、レシーバ１０８４によるライトイネーブル信号Ｇ−ｗｅを非アクティブで入力し、スイッチ回路１０９０を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｇをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０８−Ｇとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０８２は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００５３】
ＲＡＭ１０８３は、画像用のガンマルックアップテーブルを記憶可能で、データ入力端子Ｔｄａｔａが第２の乗算器１０８８のゲイン値データ信号Ｓ１０８８の出力ラインに接続され、アドレス入力端子Ｔａｄｒがスイッチ回路１０９１の出力端子ｃに接続され、ライトイネーブル端子Ｔｗｅがレシーバ１０８４のＢ信号用ライトイネーブル信号Ｂ−ｗｅの出力ラインに接続され、クロック端子ｃｌｋが周波数４０ＭＨｚのマスタクロックＭＣＬＫの供給ラインに接続されている。
そして、ＲＡＭ１０８３は、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅをアクティブで入力し、スイッチ回路１０９１を介してカウンタ１０８６の出力信号であるアドレス信号をアドレスデータとしてアドレス入力端子Ｔａｄｒに入力し、入力アドレスに応じたゲインデータをデータ入力端子Ｔｄａｔａに入力すると、供給されるアドレスに応じたゲインデータを書き込む、換言すればガンマルックアップテーブルを新たに書き込むあるいは書き換える。
また、ＲＡＭ１０８３は、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅを非アクティブで入力し、スイッチ回路１０９１を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｂをアドレス入力端子Ｔａｄｒに入力し、そのアドレスに応じたデータを信号Ｓ１０８−Ｂとしてドライバ１０５に出力する。すなわち、このときは、ＲＡＭ１０８３は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールを行う。
【００５４】
なお、通常画像信号の生成するためのＲＡＭに記憶されたルックアップテーブルデータは、たとえば図３に示すようなものである。
【００５５】
レシーバ１０８４は、マイクロコンピュータ１０７による制御信号Ｓ１０７ａをハイレベルで受け、かつＲ，Ｇ，Ｂ用のゲインデータであるシリアルデータＤＴ１０７ａを順次受けているときは、ＲＡＭのルックアップテーブルデータをゲインデータに基づいて書き換えるために、たとえばＲ，Ｇ，Ｂの順にライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅをＲＡＭ１０８１，１０８２，１０８３にそれぞれ出力するとともに、トリガ信号ｔｇｒをカウンタ１０８６に出力し、さらに入力ゲインデータを第２の乗算器１０８８に出力する。
【００５６】
図６は、レシーバ１０８４の要部の構成例を示す回路図である。
レシーバ１０８４は、図５に示すように、８ビットずつのＲ，Ｇ，Ｂシリアルデータを入力し１ビットずつシフトするシフトレジスタ２００１と、シフトレジスタ２００１に保持されたＲ，Ｇ，Ｂデータを保持し、保持データを第２の乗算器１０８８に出力するラッチ２００２と、Ｒ，Ｇ，Ｂシリアルデータの入力を示すコントルールビットがセットされコントロールビット用レジスタ２００３と、Ｒ，Ｇ，Ｂのコントロールビットがそれぞれセットされ、かつ映像信号の垂直帰線信号ＶBLK を受けると、パルス信号であるトリガ信号ｔｒｇをカウンタ１０８６に出力するトリガ信号生成回路２００４を有している。
【００５７】
分周回路１０８５は、周波数４０ＭＨｚのマスタクロックＭＣＬＫを１／４分周して、周波数１０ＭＨｚのクロック信号ＤＣＬＫを生成して、カウンタ１０８６、第１の乗算器１０８７、および第２の乗算器１０８８に動作クロックとして供給する。
【００５８】
カウンタ１０８６は、トリガ信号ｔｒｇを受けると８ビットの解像度に対応して０〜２５５までカウントし、各カウント値をアドレス信号Ｓ１０８６として、第１の乗算器１０８７、およびスイッチ回路１０８９〜１０９１に出力する。
【００５９】
第１の乗算器１０８７は、カウンタ１０８６によるアドレス信号Ｓ１０８６を２乗して、γ（＝２）補正データを生成して、信号Ｓ１０８７として第２の乗算器１０８８に出力する。
【００６０】
第２の乗算器１０８８は、第１の乗算器１０８７によるγ補正データ信号Ｓ１０８７とレシーバ１０８４によるゲインデータとを乗算して、実際のアドレスに応じたゲイン値データを生成し、信号Ｓ１０８８としてＲＡＭ１０８１〜１０８３に出力する。
【００６１】
なお、第１の乗算器１０８７および第２の乗算器１０８８は、周波数３０ＭＨｚ以下のクロック信号でリアルタイムに動作するものである。
また、図７は、トリガ信号ｔｒｇ、カウンタ１０８６のアドレス信号Ｓ１０８６、およびゲイン値データ信号Ｓ１０８８との関係を示すタイミングチャートを示している。
【００６２】
スイッチ回路１０８９は、入力端子ａがカウンタ１０８６のアドレス信号Ｓ１０８６の出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−Ｒの入力ラインに接続され、出力端子ｃがＲＡＭ１０８１のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０８９は、レシーバ１０８４によるライトイネーブル信号Ｒ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、カウンタ１０８６のアドレス信号Ｓ１０８６をＲＡＭ１０８１に入力させ、ライトイネーブル信号Ｒ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＲ信号Ｓ１０３−ＲをＲＡＭ１０８１に入力させる。
【００６３】
スイッチ回路１０９０は、入力端子ａがカウンタ１０８６のアドレス信号Ｓ１０８６の出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−Ｇの入力ラインに接続され、出力端子ｃがＲＡＭ１０８２のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０９０は、レシーバ１０８４によるライトイネーブル信号Ｇ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、カウンタ１０８６のアドレス信号Ｓ１０８６をＲＡＭ１０８２に入力させ、ライトイネーブル信号Ｇ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＧ信号Ｓ１０３−ＧをＲＡＭ１０８２に入力させる。
【００６４】
スイッチ回路１０９１は、入力端子ａがカウンタ１０８６のアドレス信号Ｓ１０８６の出力ラインに接続され、入力端子ｂがスキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−Ｂの入力ラインに接続され、出力端子ｃがＲＡＭ１０８３のアドレス入力端子Ｔａｄｒに接続されている。
そして、スイッチ回路１０９１は、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅがアクティブの場合には出力端子ｃを入力端子ａに接続して、カウンタ１０８６のアドレス信号Ｓ１０８６をＲＡＭ１０８３に入力させ、ライトイネーブル信号Ｂ−ｗｅが非アクティブの場合には出力端子ｃを入力端子ｂに接続して、スキャンコンバータ１０３のよるデジタルＢ信号Ｓ１０３−ＢをＲＡＭ１０８３に入力させる。
【００６５】
次に、上記構成による動作を説明する。
【００６６】
たとえばゲインデータ書き換え指令ＣＭＤが発せられると、マイクロコンピュータ１０７では、ゲインコントロール回路１０８に対して制御信号Ｓ１０７ａがハイレベルで出力され、かつ指定されたＲ，Ｇ，Ｂ用のゲインデータがシリアルデータＤＴ１０７ａとして出力される。
【００６７】
ゲインコントロール回路１０８においては、Ｒ，Ｇ，Ｂ用のゲインデータが順次、レシーバ１０８４に入力される。
レシーバ１０８４では、Ｒ，Ｇ，Ｂ用ライトイネーブル信号Ｒ−ｗｅ、Ｇ−ｗｅ、Ｂ−ｗｅが順次アクティブで生成され、ＲＡＭ１０８１，１０８２，１０８３に供給される。
また、ゲインデータがラッチ２００２にラッチされて、第２の乗算器１０８８にされ、また垂直帰線信号ＶBLK に同期してＲ，Ｇ，Ｂのそれぞれ対応したトリガ信号ｔｒｇが生成されカウンタ１０８６に出力される。
【００６８】
また、分周回路１０８５において、周波数４０ＭＨｚのマスタクロックＭＣＬＫが１／４分周されて、周波数１０ＭＨｚのクロック信号ＤＣＬＫが生成され、カウンタ１０８６、第１の乗算器１０８７、および第２の乗算器１０８８に動作クロックとして供給される。
【００６９】
カウンタ１０８６では、トリガ信号ｔｒｇを受けると８ビットの解像度に対応して０〜２５５までのカウントが行われ、各カウント値がアドレス信号Ｓ１０８６として、第１の乗算器１０８７、およびスイッチ回路１０８９〜１０９１に出力される。
【００７０】
第１の乗算器１０８７では、カウンタ１０８６によるアドレス信号Ｓ１０８６が２乗されて、γ（＝２）補正データが生成され、信号Ｓ１０８７として第２の乗算器１０８８に出力される。
第２の乗算器１０８８においては、第１の乗算器１０８７によるγ補正データ信号Ｓ１０８７とレシーバ１０８４によるゲインデータとが乗算されて、実際のアドレスに応じて重み付けされたゲイン値データが生成され、信号Ｓ１０８８としてＲＡＭ１０８１〜１０８３に出力される。
【００７１】
そして、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたスイッチ回路１０８９では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｒ−ｗｅをアクティブで受けたＲＡＭ１０８１において、スイッチ回路１０８９を介してカウンタ１０８６によるアドレス信号Ｓ１０８６がアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲイン値データＳ１０８８がデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲイン値データを書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００７２】
次に、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたスイッチ回路１０９０では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｇ−ｗｅをアクティブで受けたＲＡＭ１０８２において、スイッチ回路１０９０を介してカウンタ１０８６によるアドレス信号Ｓ１０８６がアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲイン値データＳ１０８８がデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータを書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００７３】
次に、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたスイッチ回路１０９１では、出力端子ｃが入力端子ａとの接続状態に保持される。
これにより、ライトイネーブル信号Ｂ−ｗｅをアクティブで受けたＲＡＭ１０８３において、スイッチ回路１０９１を介してカウンタ１０８６によるアドレス信号Ｓ１０８６がアドレス入力端子Ｔａｄｒに入力され、入力アドレスに応じたゲイン値データＳ１０８８がデータ入力端子Ｔｄａｔａに入力され、供給されるアドレスに応じたゲインデータを書き込まれ、ガンマルックアップテーブルが新たに書き込まれ、あるいは書き換えられる。
【００７４】
以上のようにして、ＲＡＭ１０８１〜１０８３のγ補正用ルックアップテーブルデータが書き換えられる。
【００７５】
このような状態で、通常の画像表示を行う場合、映像信号供給装置１０１からアナログ映像信号Ｓ１０１のカラーデコーダ１０２への供給が開始される。
カラーデコーダ１０２では、複合カラー信号である映像信号Ｓ１０１からＲ，Ｇ，Ｂの３原色信号が復調され、Ｒ，Ｇ，Ｂ信号Ｓ１０２として、スキャンコンバータ１０３に供給される。
【００７６】
スキャンコンバータ１０３においては、カラーデコーダ１０２によるアナログＲ，Ｇ，Ｂ信号がそれぞれＡ／Ｄ変換され、変換後のデジタルＲ，Ｇ，Ｂ信号が所定のクロックでラインバッファに書き込まれる。
そして、スキャンコンバータ１０３では、書き込まれたデータが書き込み用クロックの周波数と異なる周波数のクロックに同期して読み出されて、プラズマディスプレイパネル１０６の縦横の画素数に合わせた映像信号であるデジタルＲ，Ｇ，Ｂ信号Ｓ１０３−Ｒ，Ｓ１０３−Ｇ，Ｓ１０３−Ｂが生成されてゲインコントロール回路１０８に供給される。
【００７７】
ゲインコントロール回路１０８では、このときはライトイネーブル信号Ｒ−ｗｅ，Ｇ−ｗｅ，Ｂ−ｗｅはそれぞれ非アクティブでスイッチ回路１０８９〜１０９１に供給されていることから、スイッチ回路１０８９〜１０９１の各出力端子ｃは入力端子ｂ側と接続状態に保持されている。
したがって、ゲインコントロール回路１０８のＲＡＭ１０８１では、レシーバ１０８４によるライトイネーブル信号Ｒ−ｗｅが非アクティブで入力され、スイッチ回路１０８９を介してスキャンコンバータ１０３によるデジタルＲ信号Ｓ１０３−Ｒがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０８−Ｒとしてドライバ１０５に出される。すなわち、このときは、ＲＡＭ１０８１は、記憶されたルックアップテーブルに基づいたγ補正およびゲインコントロールが行われる。
同様に、ＲＡＭ１０８２では、レシーバ１０８４によるライトイネーブル信号Ｇ−ｗｅが非アクティブで入力され、スイッチ回路１０９０を介してスキャンコンバータ１０３によるデジタルＧ信号Ｓ１０３−Ｇがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０８−Ｇとしてドライバ１０５に出される。
そして、ＲＡＭ１０８３では、レシーバ１０８４によるライトイネーブル信号Ｂ−ｗｅが非アクティブで入力され、スイッチ回路１０９１を介してスキャンコンバータ１０３によるデジタルＢ信号Ｓ１０３−Ｂがアドレス入力端子Ｔａｄｒに入力され、そのアドレスに応じたデータが信号Ｓ１０８−Ｂとしてドライバ１０５に出される。
【００７８】
このようにしてゲインコントロール回路１０８から出力された信号Ｓ１０８−Ｒ，Ｓ１０８−Ｇ，Ｓ１０８−Ｂはドライバ１０５に供給され、これにより、プラズマディスプレイパネル１０６が駆動されて入力映像信号に応じたが表示される。
【００７９】
以上説明したように、本第２の実施形態によれば、マスタクロックＭＣＬＫを分周したクロックＤＣＬＫでカウンタ１０８６、第１および第２の乗算器１０８７，１０８８を動作させ、マイクロコンピュータ１０７ａによるシリアルゲインデータをラッチし、かつ垂直帰線信号ＶBLK のたとえば立ち上がりでトリガ信号を出力して、カウンタ１０８６でカウント動作させてアドレス信号Ｓ１０８６を生成し、このアドレス信号Ｓ１０８６を第１の乗算器１０８７で２乗させてγ補正データを生成し、第２の乗算器１０８８でこのγ補正データＳ１０８７とレシーバ１０８４にラッチしたゲインデータとを乗算させて重み付けした実際のゲイン値データＳ１０８８を生成し、Ｒ，Ｇ，Ｂのγ補正用ルックアップテーブルを４０ＭＨｚのマスタクロックＭＣＬＫに同期してゲイン値データＳ１０８８で書き込替え可能で、また読み出しが可能なＲＡＭ１０８１〜１０８３を有するゲインコントロール回路１０８を設けたので、乗算器を用いても低速なものでよく、上述した第１の実施形態と同様に、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作が発生することがない表示装置を実現できる利点がある。
また、第１の実施形態のように、γ補正データで重み付けしたゲインデータをマイクロコンピュータですべて生成する場合にくらべて、本第２の実施形態では、垂直帰線期間内に全てのデータを書き換えることができる。
その結果、ゲインコントロールする際の応答が速く、実用的なゲインコントロール回路を実現できる利点がある。
【００８０】
【発明の効果】
以上説明したように、本発明によれば、コストの増加、消費電力の増加を招くことなく、高速なクロックでも誤動作の発生を防止することができる。
また、ゲインコントロールする際の応答が速く、実用的なゲインコントロール回路を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るプラズマディスプレイパネルを用いた表示装置の第１の実施形態を示すブロック図である。
【図２】第１の実施形態に係るゲインコントロール回路の構成例を示す回路図である。
【図３】ＲＡＭに記憶されるデータ例を示す図である。
【図４】本発明に係るプラズマディスプレイパネルを用いた表示装置の第２の実施形態を示すブロック図である。
【図５】第２の実施形態に係るゲインコントロール回路の構成例を示す回路図である。
【図６】第２の実施形態に係るゲインコントロール回路のレシーバの要部構成を示す回路図である。
【図７】本第２の実施形態に係るトリガ信号ｔｒｇ、カウンタのアドレス信号Ｓ１０８６、およびゲイン値データ信号Ｓ１０８８との関係を示すタイミングチャートである。
【図８】従来のゲインコントロール回路の構成例を示す回路図である。
【符号の説明】
１００…表示装置、１０１…映像信号供給装置、１０２…カラーデコーダ、１０３…スキャンコンバータ、１０４…ゲインコントロール回路、１０５…ドライバ、１０６…プラズマディスプレイパネル（ＰＤＰ）、１０７…マイクロコンピュータ（マイコン）、１０４１，１０４２，１０４３…ＲＡＭ、１０４４…レシーバ、１０４５〜１０４７…スイッチ回路、１０８１，１０８２，１０８３…ＲＡＭ、１０８４…レシーバ、１０８５…１／４分周回路、１０８６…カウンタ、１０８７…第１の乗算器、１０８８…第２の乗算器、１０８９〜１０９１…スイッチ回路。
Claims (10)
- アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを出力する記憶手段と、
上記重み付けされていないゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けた所定のタイミングでトリガ信号を出力する受信手段と、
トリガ信号を受けて、上記アドレスデータを生成するアドレス生成手段と、
上記アドレス生成手段によるアドレスデータにより重み付け用補正データを生成する補正データ生成手段と、
上記補正データ生成手段で生成された補正データで、上記受信手段で受信されたゲインデータを重み付けして上記記憶手段に供給するゲインデータ生成手段と、
上記ライトイネーブル信号がアクティブのときは、アドレス生成手段で生成されたアドレスデータを当該記憶手段に供給し、上記ライトイネーブル信号が非アクティブのときは、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段と、を有し、
上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行い、
上記マスタクロックを分周し、上記アドレス生成手段、補正データ生成手段、およびゲインデータ生成手段のうち、少なくともゲインデータ生成手段に動作クロックとして供給する分周回路を有する
ゲインコントロール回路。 - 上記受信手段は、映像信号の垂直帰線信号に同期して上記トリガ信号を出力する
請求項１記載のゲインコントロール回路。 - 上記補正データ生成手段は、上記アドレス生成手段で生成されたアドレスデータのべき乗を求める第１の乗算器を含み、
上記ゲインデータ生成手段は、上記補正データ生成手段で生成された補正データとゲインデータを乗算する第２の乗算器を含み、
上記分周回路による動作クロックは少なくとも上記第１および第２の乗算器に供給される
請求項１記載のゲインコントロール回路。 - 上記補正データ生成手段は、上記アドレス生成手段で生成されたアドレスデータのべき乗を求める第１の乗算器を含み、
上記ゲインデータ生成手段は、上記補正データ生成手段で生成された補正データとゲインデータを乗算する第２の乗算器を含み、
上記分周回路による動作クロックは少なくとも上記第１および第２の乗算器に供給される
請求項２記載のゲインコントロール回路。 - 上記記憶手段は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けられ３つの記憶回路を含み、
上記供給手段は、上記アドレスデータを、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回路に供給し、
上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）を含み、
上記供給手段は、これら３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれに対応した記憶回路に供給する
請求項１から４のいずれか一に記載のゲインコントロール回路。 - 入力映像信号に応じた画像を、所定の表示部に表示する表示装置であって、
アドレスに応じて補正データで重み付けされたゲインデータを記憶し、ライトイネーブル信号をアクティブで受けているときは、供給されるアドレスデータおよび補正データで重み付けされたゲインデータに基づいて上記記憶すべきゲインデータを書き込み、ライトイネーブル信号を非アクティブで受けているときは、記憶されているゲインデータのうち入力されるアドレス信号に応じたゲインデータを上記表示部に出力する記憶手段と、
上ゲインデータ書き込み指令を受けると、上記補正データで重み付けされていないゲインデータを生成する制御手段と、
上記制御手段による重み付けされていないゲインデータを受けると、ライトイネーブル信号をアクティブで上記記憶手段に出力し、受けた所定のタイミングでトリガ信号を出力する受信手段と、
トリガ信号を受けて、上記アドレスデータを生成するアドレス生成手段と、
上記アドレス生成手段によるアドレスデータにより重み付け用補正データを生成する補正データ生成手段と、
上記補正データ生成手段で生成された補正データで、上記受信手段で受信されたゲインデータを重み付けして上記記憶手段に供給するゲインデータ生成手段と、
上記ライトイネーブル信号がアクティブのときは、アドレス生成手段で生成されたアドレスデータを当該記憶手段に供給し、上記ライトイネーブル信号が非アクティブのときは、所定のデジタル映像信号を上記アドレス信号として上記記憶手段に供給する供給手段と、を有し、
上記記憶手段は、所定周波数のマスタクロック信号に同期して、上記ゲインデータの書き込みおよび読み出しを行い、
上記マスタクロックを分周し、上記アドレス生成手段、補正データ生成手段、およびゲイン値データ生成手段のうち、少なくともゲインデータ生成手段に動作クロックとして供給する分周回路を有する
表示装置。 - 上記受信手段は、映像信号の垂直帰線信号に同期して上記トリガ信号を出力する
請求項６記載の表示装置。 - 上記補正データ生成手段は、上記アドレス生成手段で生成されたアドレスデータのべき乗を求める第１の乗算器を含み、
上記ゲインデータ生成手段は、上記補正データ生成手段で生成された補正データとゲインデータを乗算する第２の乗算器を含み、
上記分周回路による動作クロックは少なくとも上記第１および第２の乗算器に供給される
請求項６記載の表示装置。 - 上記補正データ生成手段は、上記アドレス生成手段で生成されたアドレスデータのべき乗を求める第１の乗算器を含み、
上記ゲインデータ生成手段は、上記補正データ生成手段で生成された補正データとゲインデータを乗算する第２の乗算器を含み、
上記分周回路による動作クロックは少なくとも上記第１および第２の乗算器に供給される
請求項７記載の表示装置。 - 上記記憶手段は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応して設けられ３つの記憶回路を含み、
上記供給手段は、上記アドレスデータを、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）それぞれに対応した記憶回路に供給し、
上記デジタル映像信号は、３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）を含み、
上記供給手段は、これら３原色信号Ｒ（赤），Ｇ（緑），Ｂ（青）をそれぞれに対応した記憶回路に供給する
請求項６から９のいずれか一に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24624199A JP4470243B2 (ja) | 1999-08-31 | 1999-08-31 | ゲインコントロール回路およびそれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24624199A JP4470243B2 (ja) | 1999-08-31 | 1999-08-31 | ゲインコントロール回路およびそれを用いた表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001075522A JP2001075522A (ja) | 2001-03-23 |
| JP4470243B2 true JP4470243B2 (ja) | 2010-06-02 |
Family
ID=17145615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24624199A Expired - Lifetime JP4470243B2 (ja) | 1999-08-31 | 1999-08-31 | ゲインコントロール回路およびそれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4470243B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434294B1 (ko) * | 2002-01-09 | 2004-06-05 | 엘지전자 주식회사 | 감마 보정 장치 |
| KR100434293B1 (ko) * | 2002-01-09 | 2004-06-05 | 엘지전자 주식회사 | 선형보간을 이용한 감마 보정 장치 |
| KR100482326B1 (ko) | 2002-03-18 | 2005-04-13 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그 구동방법 |
| JP2006255506A (ja) | 2005-03-15 | 2006-09-28 | Fujitsu Ltd | 発振器 |
| JP5384013B2 (ja) * | 2008-01-29 | 2014-01-08 | エルジー ディスプレイ カンパニー リミテッド | 画像表示装置、および画像表示装置における変換ルールの置換方法 |
| CN109637431B (zh) * | 2019-02-25 | 2022-04-01 | 武汉天马微电子有限公司 | 一种显示面板的显示补偿方法 |
-
1999
- 1999-08-31 JP JP24624199A patent/JP4470243B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001075522A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE41480E1 (en) | Video display apparatus with on-screen display pivoting function | |
| USRE40906E1 (en) | Video signal converting apparatus and display device having the same | |
| US7567092B2 (en) | Liquid crystal display driver including test pattern generating circuit | |
| JP5006568B2 (ja) | レジスタ設定制御装置、レジスタ設定制御方法、プログラム及びデジタルカメラ | |
| US6340970B1 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| JP4477274B2 (ja) | 単一水平走査レンジ陰極線管モニタ装置 | |
| JPH07219842A (ja) | 画素データをメモリ・ディスプレイ・インターフェースへ転送する方法、装置及び回路 | |
| KR100277311B1 (ko) | 화상 표시 장치 및 화상 표시 방법 | |
| JP4470243B2 (ja) | ゲインコントロール回路およびそれを用いた表示装置 | |
| JP4759808B2 (ja) | ゲインコントロール回路およびそれを用いた表示装置 | |
| US20030160748A1 (en) | Display control circuit, semiconductor device, and portable device | |
| US5644757A (en) | Apparatus for storing data into a digital-to-analog converter built-in to a microcontroller | |
| JP4658292B2 (ja) | 画像表示前処理装置および画像表示装置 | |
| JP2004347739A (ja) | デイジーチェイン回路、ディスプレイ装置、及びマルチディスプレイシステム | |
| JPH1166289A (ja) | 画像信号処理回路 | |
| JP2538654B2 (ja) | 表示書込装置 | |
| JPH11205633A (ja) | 映像表示装置 | |
| JP2003005736A (ja) | 映像表示装置 | |
| JPH05268552A (ja) | 投写型表示装置の画像補正装置及びその画像補正 方法 | |
| JP5518111B2 (ja) | デジタルカメラ | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JP2003280604A (ja) | 画像表示装置 | |
| JP2002040999A (ja) | インタフェース回路および液晶表示装置 | |
| JPH09146501A (ja) | 液晶プロジェクタ | |
| JPH0486960U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |