JPH11205633A - 映像表示装置 - Google Patents
映像表示装置Info
- Publication number
- JPH11205633A JPH11205633A JP10022723A JP2272398A JPH11205633A JP H11205633 A JPH11205633 A JP H11205633A JP 10022723 A JP10022723 A JP 10022723A JP 2272398 A JP2272398 A JP 2272398A JP H11205633 A JPH11205633 A JP H11205633A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- black
- conversion circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
画像表示を防止する。 【解決手段】 A/D変換回路14と、表示率及び入力
レベルに係るγ補正データを予め記憶したROM22
と、A/D変換回路14の出力映像デ−タから表示率及
び入力レベルを求めてγ補正データをROM22から読
出し、A/D変換回路14の出力映像デ−タの階調を補
正してPDP26へ出力するダイナミックγ補正回路2
0とを具備してなる映像表示装置において、ダイナミッ
クγ補正回路20で求めた表示率をアナログの制御信号
に変換するD/A変換回路32と、黒伸長回路30を設
け、黒伸長回路30がY信号(入力映像信号の例)のう
ちの設定レベルより黒側の信号をD/A変換回路32か
らの制御信号gに応じて伸長してA/D変換回路14へ
出力する。このため、表示率の高低に応じて黒伸長回路
30の黒伸長の程度を変え、低階調領域におけるγ補正
誤差を小さくできる。
Description
像信号をディジタルの映像デ−タに変換して出力するA
/D(アナログ/ディジタル)変換回路と、複数段階の
表示率の各々についての複数段階の入力レベルに係るγ
補正データを予め記憶したメモリと、A/D変換回路か
ら出力した映像デ−タから表示率及び入力レベルを求め
て対応したγ補正データをメモリから読出し、このγ補
正データでA/D変換回路から出力した映像デ−タの階
調(濃度階調)を補正して表示パネル側へ出力するダイ
ナミックγ補正回路とを具備してなる映像表示装置に関
するものである。表示パネルには、PDP(プラズマデ
ィスプレイパネル)やLCD(液晶ディスプレイ)パネ
ルがある。
すように構成されていた。すなわち、RGBデコーダ1
2によって入力端子10に入力したR(赤)、G
(緑)、B(青)信号を含むY(輝度)信号からAR
(アナログのR)、AG(アナログのG)、AB(アナ
ログのB)信号を得、このAR、AG、AB信号をA/
D変換回路14によってDR(ディジタルのR)、DG
(ディジタルのG)、DB(ディジタルのB)データに
変換する。このDR、DG、DBデータを、RAM16
を用いた画素変換回路18によってリサンプリングして
DR1(ディジタルのR1)、DG1(ディジタルのG
1)、DB1(ディジタルのB1)データに変換し、ダ
イナミックγ補正回路20に出力する。
DR1、DG1、DB1データから表示率及び入力レベ
ルを求め、対応したγ補正データをROM22から読出
し、このγ補正データでDR1、DG1、DB1データ
の階調を補正し、DR2、DG2、DB2データとして
中間調処理回路(例えば誤差拡散回路)24を介してP
DP26へ出力し映像を表示する。ROM22には、
R、G、B毎に複数段階(例えば「APL31」から
「APL0」までの32段階)の表示率の各々について
の複数段階(例えば8段階)の入力レベルに係るγ補正
データが予め記憶されている。表示率は、1画面の全ド
ットのそれぞれの濃度(輝度)が最大(例えば16ビッ
トの「FFFFH」(16進表示))の最も明るいとき
に100%、1画面の全ドットのそれぞれの輝度が最小
(例えば16ビットの「0000H」(16進表示))
の最も暗いときに0%となるような画面の表示明るさに
対応したディジタル値を表す。例えば、表示率「APL
31」が100%、…、「APL15」が50%、…、
「APL0」が0%に対応する。
ミックγ補正回路20によるROM22内のγ補正デー
タを用いたγ補正カーブは、図7に示すγ補正カーブ
(アナログ方式)を元にして作成した図8に示すような
8分割直線近似のγ補正カーブ(ディジタル方式)で形
成されていたので、入力映像信号が設定レベルSより低
い低階調領域において、γ補正誤差による表示画像への
影響が大きくなって不自然な画像が表示されるという問
題点があった。一般に、画面の明るい部分ではγ補正誤
差はそれ程目立たないが、画面の暗い部分ではγ補正誤
差が目立ち易いので、低階調領域における誤差が大きく
なると不自然な画像が表示されることになるからであ
る。特に、低表示率での低階調領域におけるγ補正誤差
が大きくなると不自然な画像が表示されるという問題点
があった。
ので、A/D変換回路、メモリ及びダイナミックγ補正
回路を具備した映像表示装置において、低階調領域にお
けるγ補正誤差を小さくして不自然な画像が表示される
のを防止することを目的とする。例えば、低表示率での
低階調領域におけるγ補正誤差を小さくして、不自然な
画像が表示されるのを防止することを目的とする。
力映像信号をディジタルの映像デ−タに変換して出力す
るA/D変換回路と、複数段階の表示率の各々について
の複数段階の入力レベルに係るγ補正データを予め記憶
したメモリと、A/D変換回路から出力した映像デ−タ
から表示率及び入力レベルを求めて対応したγ補正デー
タをメモリから読出し、このγ補正データでA/D変換
回路から出力した映像デ−タの階調を補正して表示パネ
ル側へ出力するダイナミックγ補正回路とを具備してな
る映像表示装置において、ダイナミックγ補正回路で求
めた表示率をアナログの制御信号に変換して出力するD
/A変換回路と、A/D変換回路の前段に挿入された黒
伸長回路とを具備し、この黒伸長回路は、入力映像信号
のうちの設定レベルより黒側の信号を、D/A変換回路
から出力する制御信号に応じて伸長してA/D変換回路
へ出力してなることを特徴とする。
より黒側の信号は、黒伸長回路で伸長されてA/D変換
回路に入力する。この黒伸長回路における黒伸長の程度
は、表示率をアナログ信号に変換した制御信号に応じて
変化するので、入力映像信号のうちの設定レベルより黒
側の信号の黒伸長の程度を表示率に応じて変えることが
できる。このため、表示率の高低に応じて黒伸長回路の
黒伸長の程度(例えば黒伸長ゲイン)を変え、低階調領
域におけるγ補正誤差を小さくして不自然な画像が表示
されるのを防止することができる。例えば、同じ低階調
領域であっても、高表示率の場合を比較して低表示率の
場合の方がγ補正誤差が大きいものとすると、高表示率
の場合の黒伸長ゲインを小さく、低表示率の場合の黒伸
長ゲインを大きくすることによって、低階調領域におけ
るγ補正誤差を小さくして表示パネル(例えばPDP)
で不自然な画像が表示されるのを防止できる。
にするために、アナログの入力映像信号をR、G、B信
号を含む輝度信号とし、黒伸長回路とA/D変換回路の
間に黒伸長回路から出力する輝度信号からR、G、B信
号を得るRGBデコーダを設け、メモリに、R、G、B
データ毎に複数段階(例えば32段階)の表示率データ
の各々についての複数段階(例えば8段階)の入力レベ
ルに係るγ補正データを予め記憶し、黒伸長回路が、D
/A変換回路から出力する制御信号に応じて入力輝度信
号のうちの設定レベルより黒側の信号を伸長してA/D
変換回路へ出力するように構成する。
の一実施形態例を図面を用いて説明する。図1において
図6と同一部分は同一符号とする。図1において、30
は黒伸長回路で、この黒伸長回路30は、入力端子10
に入力したY信号のうちの設定レベルSより黒側の信号
を伸長して出力するとともに、その黒伸長ゲインを後述
する制御信号gで可変できるように構成されている。前
記黒伸長回路30の出力側には、RGBデコーダ12、
A/D変換回路14、RAM16を結合した画素変換回
路18、ROM22を結合したダイナミックγ補正回路
20、中間調処理回路(例えば誤差拡散回路)24及び
PDP26が順次結合している
画素変換回路18から出力したDR1、DG1、DB1
データから表示率及び入力レベルを求め、n(例えば1
1)ビットのアドレスに基づいて対応したγ補正データ
を前記ROM22から読み出し、このγ補正データでD
R1、DG1、DB1データの階調を補正し、DR2、
DG2、DB2データとして中間調処理回路24へ出力
するように構成されている。前記表示率は、「APL3
1」から「APL0」までの32段階からなり、「AP
L31」が100%(最も明るい画面)、「APL0」
が0%(最も暗い画面)に対応している。
PL31」から「APL0」までの32段階の表示率の
各々について8段階の入力レベルに係るγ補正データが
予め記憶されている。前記ROM22のメモリマップ
は、例えば、11(n=11の場合)ビットのアドレス
の最上位桁から2ビットがR、G、Bに、その次の5ビ
ットが32段階の表示率(「APL31」〜「APL
0」)に、その次の3ビットが8段階の入力レベルにそ
れぞれ割り付けられ、対応した各メモリ領域には16ビ
ットのγ補正データが予め記憶されている。
換回路で、このD/A変換回路32は、前記ダイナミッ
クγ補正回路20から前記ROM22へ出力するn(例
えばn=11)ビットのアドレスのうちの表示率に対応
した5ビット(「APL31」〜「APL0」)をアナ
ログの制御信号gに変換して前記黒伸長回路30へ出力
するように構成されている。
用して説明する。説明の便宜上、ダイナミックγ補正回
路20によるγ補正カーブを図8と同様な8分割直線近
似で行い、その低階調領域のγ補正誤差による表示画像
への影響は、低表示率の場合の方が高表示率の場合より
大きいものとし、低表示率の場合の黒伸長ゲインを大き
く、高表示率の場合の黒伸長ゲインを小さく制御するこ
とによって階調補正をする場合について説明する。
ちの有効水平走査期間内の設定レベルSより黒側の信号
は、黒伸長回路30により制御信号gに応じて伸長ゲイ
ンが制御され、RGBデコーダ12に入力する。入力端
子10に入力したY信号が図2に示すようなランプ波形
の場合には、黒伸長回路30からは図3に実線又は点線
で示すような黒伸長されたYb信号が出力する。実線で
示すYb信号は、Y信号が低表示率のときに黒伸長回路
30により黒伸長した場合(黒伸長量a)の出力信号を
表し、点線で示すYb信号は、Y信号が高表示率のとき
に応じて黒伸長回路30により黒伸長した場合(黒伸長
量b(b<a))の出力信号を表す。図2及び図3にお
いてBLは黒レベル、HDは水平同期信号を表す。
長回路30で黒伸長制御したYb信号からAR、AG、
AB信号が得られ、このAR、AG、AB信号はA/D
変換回路14によってDR、DG、DBデータに変換さ
れる。このDR、DG、DBデータは、RAM16を用
いた画素変換回路18によるリサンプリングでDR1、
DG1、DB1データに変換され、ダイナミックγ補正
回路20に入力する。
力したDR1、DG1、DB1データから表示率及び入
力レベルを求め、対応したγ補正データをROM22か
ら読出し、このγ補正データでDR1、DG1、DB1
データの階調を補正し、DR2、DG2、DB2データ
として中間調処理回路24を介してPDP26へ出力し
映像を表示する。
OM22に出力する11(n=11の場合)ビットのア
ドレスのうちの、表示率を表すアドレス(最上位桁から
3番目の桁から7番目の桁までの5ビットのアドレス)
は、D/A変換回路32でアナログの制御信号gに変換
されて黒伸長回路30に入力し、その黒伸長ゲインを制
御する。例えば、制御信号gの値が大きくなるほど黒伸
長ゲインが小さくなるように制御する。
すように、黒伸長スタートポイントを補正前よりcだけ
下げて傾斜を若干急竣とし(入力軸との交点d)、低表
示率の場合には、図5に示すように、黒伸長スタートポ
イントを補正前よりe(e>c)だけ下げて傾斜を急竣
とする(入力軸との交点f(f>d))。したがって、
設定レベルSより黒側の信号による低階調領域におい
て、γ補正誤差を小さくしてPDP26で不自然な画像
が表示されるのを防止できる。
回路によるメモリ内のγ補正データを用いたγ補正カー
ブが、γ補正カーブ(アナログ方式)を元にして作成し
た8分割直線近似のγ補正カーブ(ディジタル方式)で
形成されていた場合について説明したが、本発明はこれ
に限るものでなく、複数分割直線近似のγ補正カーブ
(ディジタル方式)で形成されていた場合について利用
することができる。
誤差による表示画像への影響が、低表示率のときより高
表示率のときの方が大きい場合を想定し、低表示率の場
合に黒伸長回路の黒伸長ゲインを大きく、高表示率の場
合に黒伸長回路の黒伸長ゲインを小さく制御することに
よって階調補正をする場合について説明したが、本発明
はこれに限るものでなく、表示率の高低に応じて黒伸長
回路の黒伸長の程度(例えば黒伸長ゲイン)を変え、低
階調領域のγ補正誤差による表示画像への影響を小さく
するものに利用できる。例えば、低階調領域のγ補正誤
差による表示画像への影響が、高表示率のときより低表
示率のときの方が大きい場合についても利用することが
できる。この場合、高表示率の場合に黒伸長回路の黒伸
長ゲインを大きく、低表示率の場合に黒伸長回路の黒伸
長ゲインを小さく制御することによって階調補正を行
い、低階調領域におけるγ補正誤差を小さくして不自然
な画像が表示されるのを防止することができる。
るために、アナログの入力映像信号をR、G、B信号を
含む輝度信号とし、黒伸長回路とA/D変換回路の間に
黒伸長回路から出力する輝度信号からR、G、B信号を
得るRGBデコーダを設け、メモリに、R、G、Bデー
タ毎に複数段階(例えば32段階)の表示率データのそ
れぞれについての複数段階(例えば8段階)の入力レベ
ルに係るγ補正データを予め記憶し、黒伸長回路が、D
/A変換回路から出力する制御信号に応じて入力輝度信
号のうちの設定レベルより黒側の信号を伸長してA/D
変換回路へ出力するように構成したが、本発明はこれに
限るものでなく、RGBデコーダを省略したものについ
ても利用することができる。
の場合について説明したが、本発明はこれに限るもので
なく、PDP以外の表示パネル(例えばLCDパネル)
についても利用することができる。
ダイナミックγ補正回路を具備してなる映像表示装置に
おいて、ダイナミックγ補正回路で求めた表示率をアナ
ログの制御信号に変換して出力するD/A変換回路と、
A/D変換回路の前段に挿入された黒伸長回路とを具備
し、この黒伸長回路が入力映像信号のうちの設定レベル
より黒側の信号をD/A変換回路から出力する制御信号
に応じて伸長してA/D変換回路へ出力するように構成
したので、入力映像信号のうちの設定レベルより黒側の
信号の黒伸長の程度を表示率に応じて変えることができ
る。このため、表示率の高低に応じて黒伸長回路の黒伸
長の程度(例えば黒伸長ゲイン)を変え、低階調領域に
おけるγ補正誤差を小さくし、不自然な画像が表示され
るのを防止することができる。例えば、高表示率と低表
示率の場合を比較した場合に、低表示率の場合の低階調
領域におけるγ補正誤差の画像への影響が大きいものと
すると、高表示率の場合の黒伸長ゲインを小さく、低表
示率の場合の黒伸長ゲインを大きくすることによって、
低表示率での低階調領域におけるγ補正誤差を小さく
し、表示パネル(例えばPDP)で不自然な画像が表示
されるのを防止できる。
映像信号をR、G、B信号を含む輝度信号とし、黒伸長
回路とA/D変換回路の間に黒伸長回路から出力する輝
度信号からR、G、B信号を得るRGBデコーダを設
け、メモリに、R、G、Bデータ毎に複数段階(例えば
32段階)の表示率データのそれぞれについての複数段
階(例えば8段階)の入力レベルに係るγ補正データを
予め記憶し、黒伸長回路が、D/A変換回路から出力す
る制御信号に応じて入力輝度信号のうちの設定レベルよ
り黒側の信号を伸長してA/D変換回路へ出力するよう
に構成することによって、回路構成を簡単にすることが
できる。
すブロック図である。
る。
図である。
されたγ補正カーブの特性図である。
されたγ補正カーブの特性図である。
る。
ジタル方式)を、図7のγ補正カーブを元にして8分割
直線近似で求めた特性図である。
コーダ、 14…A/D(アナログ/ディジタル)変換
回路、 16…RAM(ランダムアクセスメモリ)、
18…画素変換回路、 20…ダイナミックγ補正回
路、 22…ROM(リードオンリメモリ)(メモリの
一例)、 24…中間調処理回路、 26…PDP(表
示パネルの一例)、 30…黒伸長回路、 32…D/
A(ディジタル/アナログ)変換回路、 a…低表示率
のときの黒伸長量、 BL…黒レベル、 b…高表示率
のときの黒伸長量、 c…高表示率のときのγ補正カー
ブの黒伸長スタートポイントのダウン量、 d…高表示
率のときのγ補正カーブの入力軸との交点、 e…低表
示率のときのγ補正カーブの黒伸長スタートポイントの
ダウン量、 f…低表示率のときのγ補正カーブの入力
軸との交点、 g…制御信号、 HD…水平同期信号、
S…設定レベル(低階調領域か否かを分けるしきい
値)、 Y信号…輝度信号(アナログの入力映像信号の
一例)、 Yb信号…Y信号の設定レベルSより黒側の
信号を伸長した信号。
Claims (3)
- 【請求項1】アナログの入力映像信号をディジタルの映
像デ−タに変換して出力するA/D変換回路と、複数段
階の表示率の各々についての複数段階の入力レベルに係
るγ補正データを予め記憶したメモリと、前記A/D変
換回路から出力した映像デ−タから表示率及び入力レベ
ルを求めて対応したγ補正データを前記メモリから読出
し、このγ補正データで前記A/D変換回路から出力し
た映像デ−タの階調を補正して表示パネル側へ出力する
ダイナミックγ補正回路とを具備してなる映像表示装置
において、前記ダイナミックγ補正回路で求めた表示率
をアナログの制御信号に変換して出力するD/A変換回
路と、前記A/D変換回路の前段に挿入された黒伸長回
路とを具備し、前記黒伸長回路は、前記入力映像信号の
うちの設定レベルより黒側の信号を、前記D/A変換回
路から出力する制御信号に応じて伸長して前記A/D変
換回路へ出力してなることを特徴とする映像表示装置。 - 【請求項2】表示パネルはPDPからなる請求項1記載
の映像表示装置。 - 【請求項3】アナログの入力映像信号はR、G、B信号
を含む輝度信号としてなり、黒伸長回路とA/D変換回
路の間に前記黒伸長回路から出力する輝度信号からアナ
ログのR、G、B信号を得るRGBデコーダを具備し、
メモリは、R、G、Bデータ毎に複数段階の表示率の各
々についての複数段階の入力レベルに係るγ補正データ
を予め記憶してなり、黒伸長回路は、D/A変換回路か
ら出力する制御信号に応じて入力輝度信号のうちの設定
レベルより黒側の信号を伸長してA/D変換回路へ出力
してなる請求項1又は2記載の映像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02272398A JP3867386B2 (ja) | 1998-01-20 | 1998-01-20 | 映像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02272398A JP3867386B2 (ja) | 1998-01-20 | 1998-01-20 | 映像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11205633A true JPH11205633A (ja) | 1999-07-30 |
JP3867386B2 JP3867386B2 (ja) | 2007-01-10 |
Family
ID=12090704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02272398A Expired - Fee Related JP3867386B2 (ja) | 1998-01-20 | 1998-01-20 | 映像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3867386B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020089876A (ko) * | 2001-05-25 | 2002-11-30 | 충화 픽처 튜브스, 엘티디. | 플라즈마 표시판 상의 입력 이미지의 분할 그레이 레벨에관한 여러가지 반보정과정을 성취하는 방법 |
US6989870B2 (en) | 2001-11-30 | 2006-01-24 | Kabushiki Kaisha Toshiba | Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal |
US7242377B2 (en) | 2003-02-28 | 2007-07-10 | Canon Kabushiki Kaisha | Image display device |
KR101308223B1 (ko) * | 2006-06-30 | 2013-09-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
-
1998
- 1998-01-20 JP JP02272398A patent/JP3867386B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020089876A (ko) * | 2001-05-25 | 2002-11-30 | 충화 픽처 튜브스, 엘티디. | 플라즈마 표시판 상의 입력 이미지의 분할 그레이 레벨에관한 여러가지 반보정과정을 성취하는 방법 |
US6989870B2 (en) | 2001-11-30 | 2006-01-24 | Kabushiki Kaisha Toshiba | Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal |
US7242377B2 (en) | 2003-02-28 | 2007-07-10 | Canon Kabushiki Kaisha | Image display device |
KR101308223B1 (ko) * | 2006-06-30 | 2013-09-13 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP3867386B2 (ja) | 2007-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4490044B2 (ja) | 色特性補償機能と応答速度補償機能を有する液晶表示装置 | |
JP3949140B2 (ja) | フラットパネル表示装置の駆動方法及び装置 | |
US7719551B2 (en) | Image displaying method, image displaying device, and contrast-adjusting circuit for use therewith | |
US5977946A (en) | Multi-window apparatus | |
US20040189679A1 (en) | Video processor with a gamma correction memory of reduced size | |
CN101388950B (zh) | 用于数字图像的内容适应式对比增进方法及装置 | |
WO2000030364A1 (en) | Converting an input video signal into a gamma-corrected output signal | |
US6278496B1 (en) | Digital correction circuit and image data processing apparatus equipped with a digital correction circuit | |
KR100277311B1 (ko) | 화상 표시 장치 및 화상 표시 방법 | |
JPH06332399A (ja) | 電子ディスプレイの制御方法およびその装置 | |
JPH1013849A (ja) | Pdpのガンマ補正方式 | |
JPH08194450A (ja) | 映像信号処理装置 | |
JP3867386B2 (ja) | 映像表示装置 | |
JPH10145806A (ja) | 白バランス調整回路 | |
JP2003177697A (ja) | 映像表示装置 | |
JPH07162715A (ja) | デジタルガンマ補正方法 | |
JP2004120366A (ja) | 画像処理装置、および画像処理方法 | |
JPH11187285A (ja) | 画像データ処理装置 | |
JP2000184236A (ja) | γ補正回路およびγ補正方法 | |
JP2807569B2 (ja) | 液晶表示装置 | |
KR100266166B1 (ko) | 플라즈마 디스플레이 패널의 화이트 밸런스 조정장치 | |
JP5132081B2 (ja) | 表示装置 | |
JPH10124004A (ja) | マルチ画面プラズマディスプレイ装置 | |
JP3344173B2 (ja) | マルチパネル表示装置 | |
JP2003299118A (ja) | ディスプレイ装置の画質補正回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20021114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |