CN110460784B - 显示通道的切换方法及模块、显示驱动装置、显示设备 - Google Patents

显示通道的切换方法及模块、显示驱动装置、显示设备 Download PDF

Info

Publication number
CN110460784B
CN110460784B CN201910764595.0A CN201910764595A CN110460784B CN 110460784 B CN110460784 B CN 110460784B CN 201910764595 A CN201910764595 A CN 201910764595A CN 110460784 B CN110460784 B CN 110460784B
Authority
CN
China
Prior art keywords
signal
switching
control module
display channel
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910764595.0A
Other languages
English (en)
Other versions
CN110460784A (zh
Inventor
马希通
耿立华
李咸珍
穆东磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910764595.0A priority Critical patent/CN110460784B/zh
Publication of CN110460784A publication Critical patent/CN110460784A/zh
Priority to US16/945,243 priority patent/US11574614B2/en
Application granted granted Critical
Publication of CN110460784B publication Critical patent/CN110460784B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268—Signal distribution or switching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/121—Frame memory handling using a cache memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/128—Frame memory using a Synchronous Dynamic RAM [SDRAM]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明提供了一种显示通道的切换方法，包括：当接收到从当前显示通道切换至目标显示通道的切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止写入图像数据；获取存储器中最后完成数据写入的帧地址，将该帧地址作为第一地址，将下一个帧地址作为第二地址；向目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从第二地址开始，将目标显示通道的各帧图像数据依次写入各个帧地址中；向读控制模块发送第三切换信号，以使读控制模块从第一地址开始，依次读取各个帧地址中的图像数据。本发明还提供一种显示通道的切换模块、显示控制装置、显示设备。本发明能够提高通道切换效率。

Description

显示通道的切换方法及模块、显示驱动装置、显示设备
技术领域
本发明涉及显示技术领域，具体涉及一种显示通道的切换方法及模块、显示驱动装置、显示设备。
背景技术
在超高清显示系统中，可以进行不同显示通道的切换，从而显示不同规格(例如，4K和8K)的视频图像。显示通道的切换效率直接影响了用户的观看感受。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示通道的切换方法及模块、显示驱动装置、显示设备。
为了实现上述目的，本发明提供一种显示通道的切换方法，包括：
当接收到从当前显示通道切换至目标显示通道的切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止向存储器写入图像数据；
获取所述存储器中最后完成数据写入的帧地址，并将该帧地址作为第一地址，将该第一地址的下一个帧地址作为第二地址；
向所述目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从所述第二地址开始，按照预定顺序将所述目标显示通道的各帧图像数据依次写入所述存储器的各个帧地址中；
向读控制模块发送第三切换信号，以使所述读控制模块在其对应的读控制信号的控制下完成对所述第一地址中的数据读取之后，从所述第一地址开始，按照所述预定顺序依次读取所述存储器的各个帧地址中的图像数据。
可选地，所述向当前显示通道对应的写控制模块发送第一切换信号，包括：将所述切换指令同步到当前显示通道的场同步信号的时钟域，生成所述第一切换信号，并将该第一切换信号发送至所述当前显示通道对应的写控制模块；
向所述目标显示通道对应的写控制模块发送第二切换信号，包括：将所述切换指令同步到目标显示通道的场同步信号的时钟域，生成第二切换信号；并将该第二切换信号发送至所述目标显示通道对应的写控制模块；
向读控制模块发送第三切换信号发送第三切换信号，包括：将所述切换指令同步到读控制信号当前的时钟域，生成所述第三切换信号；并将该第三切换信号发送至所述读控制模块；
其中，所述第一切换信号、所述第二切换信号和所述第三切换信号均为脉冲信号，且所述第一切换信号的脉宽小于所述当前显示通道的场同步信号的脉宽，所述第二切换信号的脉宽小于所述目标显示通道的场同步信号的脉宽，所述第三切换信号的脉宽小于所述读控制信号的脉宽。
可选地，所述第一切换信号的下降沿与所述切换指令的下降沿处于相同时刻；
所述第二切换信号的下降沿与所述目标显示通道的场同步信号中、位于所述切换指令之后的第一个下降沿处于相同时刻；
所述第三切换信号的下降沿与所述读控制信号中、位于所述切换指令之后的第一个下降沿处于相同时刻。
可选地，所述切换方法还包括：
当所述目标显示通道对应的写控制模块完成对所述第二地址中的数据写入时，将所述读控制信号进行时序调整，以使调整后的读控制信号跟随所述目标显示通道的场同步信号。
相应地，本发明还提供一种显示通道的切换模块，包括：
指令接收单元，用于接收从当前显示通道切换至目标显示通道的切换指令；
第一信号发送单元，用于在所述指令接收单元接收到所述切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止向存储器写入图像数据；
帧地址控制单元，用于在所述当前显示通道对应的写控制模块接收到所述第一切换信号时，获取所述存储器中最后完成数据写入的帧地址，并将该帧地址作为第一地址，将该第一地址的下一个帧地址作为第二地址；
第二信号发送单元，用于向所述目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从所述第二地址开始，按照预定顺序将所述目标显示通道的各帧图像数据依次写入所述存储器的各个帧地址中；
第三信号发送单元，用于向读控制模块发送第三切换信号，以使所述读控制模块在其对应的读控制信号的控制下完成对所述第一地址中的数据读取之后，从所述第一地址开始，按照所述预定顺序依次读取所述存储器的各个帧地址中的图像数据。
可选地，所述第一信号发送单元具体用于将所述切换指令同步到当前显示通道的场同步信号的时钟域，生成所述第一切换信号，并将该第一切换信号发送至所述当前显示通道对应的写控制模块；
所述第二信号发送单元具体用于将所述切换指令同步到目标显示通道的场同步信号的时钟域，生成第二切换信号；并将该第二切换信号发送至所述目标显示通道对应的写控制模块；
所述第三信号发送单元具体用于将所述切换指令同步到读控制信号当前的时钟域，生成所述第三切换信号；并将该第三切换信号发送至所述读控制模块；
其中，所述第一切换信号、所述第二切换信号和所述第三切换信号均为脉冲信号，且所述第一切换信号的脉宽小于所述当前显示通道的场同步信号的脉宽，所述第二切换信号的脉宽小于所述目标显示通道的场同步信号的脉宽，所述第三切换信号的脉宽小于所述读控制信号的脉宽。
可选地，所述第一切换信号的下降沿与所述切换指令的下降沿处于相同时刻；
所述第二切换信号的下降沿与所述目标显示通道的场同步信号中、位于所述切换指令之后的第一个下降沿处于相同时刻；
所述第三切换信号的下降沿与所述读控制信号中、位于所述切换指令之后的第一个下降沿处于相同时刻。
可选地，所述切换模块还包括：
时序调整单元，用于当所述目标显示通道对应的写控制模块完成对所述第二地址中的数据写入时，将所述读控制信号进行时序调整，以使调整后的读控制信号跟随所述目标显示通道的场同步信号。
相应地，本发明还提供一种显示驱动装置，包括：与至少两个显示通道一一对应的至少两个写控制模块、读控制模块以及上述切换模块；
所述写控制模块用于在相应显示通道的场同步信号的控制下，将相应的显示通道的图像数据写入存储器；且所述至少两个写控制模块分时向所述存储器写入图像数据；
所述读控制模块用于在读控制信号的控制下读取所述存储器中的图像数据。
相应地，本发明还提供一种显示设备，包括：显示模组和上述显示驱动装置；所述显示模组用于根据所述读控制模块所读取的图像数据进行显示。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有的显示系统的结构框图；
图2为本发明实施例提供的一种显示控制装置的示意图；
图3为本发明实施例提供的显示通道的切换方法的示意图；
图4为本发明实施例中提供的各信号的时序图；
图5为场同步信号一个周期的波形图；
图6为本发明实施例提供的一种显示通道的切换模块的示意图；
图7为利用显示驱动装置驱动显示模组进行显示的过程示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1为现有的显示系统的结构框图，如图1所示，显示系统包括系统级芯片(Systemon Chip，简称SOC)11、现场可编程逻辑器件(Field Programmable Gate Array，简称FPGA)芯片12、存储器13。在进行显示时，FPGA芯片12将几帧待显示图像的显示数据缓存至存储器中，再对FPGA芯片12对存储器13存储的显示数据输出给显示模组。在进行双通道显示时，系统级芯片11用于处理较低分辨率图像(如4K图像，即分辨率为3840*2160或者4096*2160的图像)的图像数据，并将其发送给FPGA芯片12；而较高分辨率图像(如8K图像，即分辨率为7680*4320的图像)的图像数据直接由图像源发送给FGPA芯片12。
当显示系统处于低分辨率通道时，系统级芯片11将低分辨率的各帧图像的图像信号传输至FPGA芯片12，FPGA芯片12中的第一写控制模块121在低分辨率通道的场同步信号的控制下，将各帧图像的图像信号依次写入存储器13的各个帧地址中；当第一写控制模块121完成一帧或其他帧数的数据写入之后，读控制模块13开始读取各帧地址中的数据，并将读取的数据输出至显示模组。其中，读控制模块13进行数据的频率与第一写控制模块121写数据的频率可以相同。
当显示系统处于高分辨率通道时，图像源的高分辨率图像通过HDMI接口输入至FPGA芯片12，FPGA芯片12的第二写控制模块122在高分辨率通道的场同步信号的控制下，将各帧图像的图像数据依次写入存储器13的各帧地址中；与低分辨率通道相同的，当第二写控制模块122完成1帧图像数据的写操作之后，读控制模块13开始读取各帧地址中的图像数据，并将读取的图像数据输出至显示模组。其中，读控制模块13进行数据的频率与第二写控制模块122写数据的频率可以相同。
目前，在进行通道切换时，需要对每个写控制模块和读控制模块13均进行复位，之后，切换后的通道所对应的写控制模块重新从存储器13的第一个帧地址开始向存储器13的各个帧地址写入数据。这样将导致切换时间较长(通常切换时间约1秒，甚至大于1秒)，从而降低用户体验。
本发明实施例提供一种显示通道的切换方法，该切换方法用于显示控制装置中，如图2所示，显示控制装置包括：系统级芯片21、FPGA芯片22和存储器23，存储器23具体可以为双倍速率同步动态随机存储器(Double Data Rate SDRAM，简称DDR)，该存储器23可以采用三帧缓存。FPGA芯片22包括两个写控制模块221和222、读控制模块223和切换模块224。其中，写控制模块221/222用于在相应显示通道的场同步信号的控制下，将相应显示通道的图像数据依次写入存储器23的各帧地址中；读控制模块223用于在读控制信号的控制下，依次读取存储器23的各帧地址中的图像数据。例如，存储器23具有三个帧地址：帧地址0、帧地址1、帧地址2；在处于低分辨率显示通道时，相应的写控制模块221将各帧图像按次序循环写入三个帧地址中，读控制模块223按次序循环读取三个帧地址中的图像数据；具体地，写控制模块221依次将低分辨率显示通道的第一帧图像数据写入帧地址0中、将第二帧图像数据写入帧地址1中、将第三帧图像数据写入帧地址2中、将第四帧图像数据写入帧地址0中、将第五帧图像数据写入帧地址1中，以此类推。另外，写控制模块221将第二帧图像数据写入帧地址1中的同时，读控制模块223读取帧地址0中的第一帧图像数据；写控制模块221将第三帧图像数据写入帧地址2中的同时，读控制模块223读取帧地址1中的第二帧图像数据；写控制模块221将第四帧图像数据写入帧地址3中的同时，读控制模块223读取帧地址2中的第三帧图像数据；以此类推。应当理解的是，存储器23包括多个缓存空间，帧地址为缓存空间的地址，将数据写入帧地址中是指，将数据写入帧地址对应的缓存空间中。
图3为本发明实施例提供的显示通道的切换方法的示意图，如图3所示，该切换方法包括：
步骤S11、当接收到从当前显示通道切换至目标显示通道的切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止向存储器写入图像数据。
其中，切换方法可以用于将低分辨率显示通道切换为高分辨率显示通道，也可以将高分辨率显示通道切换为低分辨率显示通道。当从低分辨率显示通道切换为高分辨率显示通道时，当前显示通道即为低分辨率显示通道，目标显示通道为高分辨率显示通道；当从高分辨率显示通道切换为低分辨率显示通道时，当前显示通道即为高分辨率显示通道，目标显示通道即为低分辨率显示通道。
为了提高切换效率，发送第一切换信号的时刻与接收到切换指令的时刻之间的间隔应尽量短。
步骤S12、获取存储器中最后完成数据写入的帧地址，并将该帧地址作为第一地址，将该第一地址的下一个帧地址作为第二地址。
需要注意的是，所谓的“完成数据写入”是指，写完了一整帧图像的数据；例如，当发送第一切换信号时，写控制模块221在帧地址1中写完了一帧图像的数据且还未开始向帧地址2中写入数据，则存储器23中最后完成数据写入的帧地址为帧地址1；又例如，当发送第一切换信号时，写控制模块221在帧地址1中写入了一帧图像的部分数据，则存储器23中最后完成数据写入的帧地址为0。
另外需要说明的是，第一地址的下一个帧地址是指，按照写控制模块的写入次序，下一个待写入数据的帧地址，例如，若最后完成数据写入的帧地址(即，第一地址)为0，下一个帧地址则为1；若最后完成数据写入的帧地址为2，下一个帧地址则为0。
步骤S13、向目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从第二地址开始，按照预定顺序将目标显示通道的各帧数据依次写入存储器的各个帧地址中。
其中，接收到切换指令的时刻与发送第二切换信号的时刻并不同时，第二切换信号的时刻是在接收切换指令的时刻之后的。例如，发送第二切换信号的时刻在切换指令的时刻之后、目标显示通道的场同步信号的第n个下降沿处；n>0，且n取较小的整数，例如，0<n<10。
其中，预定顺序即为上述循环写入三个帧地址(或循环从三个帧地址中读取数据)的顺序，这里不再赘述。
步骤S14、向读控制模块发送第三切换信号，以使读控制模块在其对应的读控制信号的控制下完成对第一地址中的数据读取之后，再次从第一地址开始，按照预定顺序依次读取存储器的各个帧地址中的数据。即，读控制模块对第一地址中的图像数据连续进行了两次读取。
其中，发送第三切换信号的时刻可以在接收到切换指令的时刻之后。
在本发明实施例提供的切换方法中，当接收到切换指令时，当前显示通道对应的写控制模块停止写入数据，其中，最后一个写入数据的帧地址记为第一地址；目标显示通道对应的写控制模块则从第一地址的下一个帧地址开始，按次序向各个帧地址写入数据。读控制模块读取完第一地址中的数据之后，从所述第一地址开始依次读取所述存储器的各个帧地址中的数据。可见，在进行显示通道的切换时，并没有对所有的写控制模块、读控制模块进行复位，而是通过对数据读取的帧地址控制和数据写入的帧地址的控制，使得读取存储器持续对存储器中的数据进行读取，提高了切换速度，从而提高了用户体验。
图4为本发明实施例中提供的各信号的时序图，其中，Vsync0为当前显示通道的场同步信号，Vsync1为目标显示通道的场同步信号。图5为场同步信号一个周期的波形图，场同步信号Vsync0/Vsync1包括后肩(VBP，vertical back porch)和前肩(VFP，verticalfront porch)，每个写控制模块均是在相应显示通道的场同步信号的后肩结束时刻与前肩开始时刻之间进行写操作。同样，读控制模块在读控制信号的后肩结束时刻与前肩开始时刻之间进行读操作。另外，在进行通道切换之前，读控制信号跟随当前显示通道的场同步信号，即，读控制信号与当前显示通道的场同步信号在时序上是相同的，而写控制模块向某一帧地址中写入数据时，读控制模块读取的是该帧地址的上一帧地址中的数据。
在一些实施例中，步骤S1中向当前显示通道对应的写控制模块发送第一切换信号，具体包括：
将切换指令同步到当前显示通道的场同步信号的时钟域，生成第一切换信号(如图4所示)，并将该第一切换信号发送至当前显示通道对应的写控制模块。第一切换信号为脉冲信号，且脉宽小于当前显示通道的场同步信号的脉宽。
其中，第一切换信号的下降沿与切换指令的下降沿处于相同时刻。
步骤S3中向目标显示通道对应的写控制模块发送第二切换信号，具体包括：将切换指令同步到目标显示通道的场同步信号的时钟域，生成第二切换信号；并将该第二切换信号发送至目标显示通道对应的写控制模块。
其中，第二切换信号为脉冲信号，且脉宽均小于目标显示通道的场同步信号的脉宽。第二切换信号的下降沿与写控制信号中、位于所述切换指令之后的第一个下降沿处于相同时刻。
步骤S4中向读控制模块发送第三切换信号，具体包括：将所述切换指令同步到读控制信号当前的时钟域，生成第三切换信号；并将该第三切换信号发送至读控制模块。
其中，第三切换信号为脉冲信号，且其脉宽小于读控制信号的脉宽。第三切换信号的下降沿与读控制信号中、位于切换指令之后的第一个下降沿处于相同时刻。
其中，第一切换信号、第二切换信号和第三切换信号均可以采用最小脉冲宽度。
在一些实施例中，显示通道的切换方法还包括：
当目标显示通道对应的写控制模块完成对第二地址中的数据写入时，将读控制信号进行时序调整，以使调整后的读控制信号跟随目标显示通道的场同步信号(如图4所示)。
下面结合一具体实例对显示通道的切换过程进行介绍。其中，当前显示通道为低分辨率通道，其场同步信号为Vsync0，对应的写控制模块为图2中的写控制模块221；目标显示通道为高分辨率通道，其场同步信号为Vsync1，对应的写控制模块为图2中的写控制模块222。在进行切换之前，读控制信号跟随场同步信号Vsync0。
当显示系统接收到切换指令时，将该切换指令分别同步到Vsync0/Vsync1/读控制信号三个信号的时钟域，从而分别产生第一切换信号、第二切换信号和第三切换信号。其中，第一切换信号第一切换信号的下降沿与切换指令的下降沿处于相同时刻。第二切换信号的下降沿与写控制信号中、位于切换指令之后的第一个下降沿处于相同时刻。第三切换信号的下降沿与读控制信号中、位于切换指令之后的第一个下降沿处于相同时刻。即，上述的n取1。
将第一切换信号发送至写控制模块221，写控制模块221在第一切换信号的控制下立刻停止写操作；此时，确定写控制模块221最后向哪个帧地址中写入数据，锁存该帧地址(该帧地址即为上述的第一地址)。
将第二切换信号发送至写控制模块222，写控制模块222在接收到第二切换信号之后，从第一地址的下一帧地址开始，依次向存储器23的各个帧地址中进行数据写入。具体地，在写控制模块222接收到第二切换信号时，将写控制模块222进行写操作的帧地址初始化为第一地址，在场同步信号Vsync1的每个后肩的结束时刻，写控制模块222对存储模块23的下一帧进行写操作。
将第三切换信号发送至读控制模块223，在读控制模块223接收到第三切换信号时，锁存完成数据读取的帧地址，该帧地址即为上述第一地址；并对该帧地址中的数据再次进行读取，之后，在读控制信号的每个后肩结束时刻，均开始对下一帧地址进行数据读取。
例如，显示控制装置接收到切换指令时，写控制模块221完成对帧地址1的数据写入，且未开始对帧地址2进行数据写入，即，读控制模块223完成对帧地址0的数据读取，且未开始对帧地址1进行数据读取；此时，在切换指令对应的第一切换信号的控制下，写控制模块221停止写操作；而在此之后场同步信号Vsync1第一次达到下降沿时，写控制模块222开始响应于场同步信号Vsync1的控制，帧地址2开始进行数据写入。当写控制模块222对帧地址2进行数据写入时，读控制模块223再次对帧地址1进行数据读取；当写控制模块222完成帧地址2的数据写入时，调整读控制信号的时序，从而使得读控制模块跟随写控制模块223的写频率进行读操作。
可见，本发明实施例在进行通道切换时，当接收道切换指令时，当前显示通道对应的写控制模块停止写操作，在此之后，相应的写控制模块便开始在目标显示通道的场同步信号控制下进行写操作，而读控制模块在接收到切换指令对应的第三切换信号时，对当前读取的帧地址再次读取，之后依次读取各帧地址中的数据；实现了通道的无缝切换。
本发明实施例还提供一种显示通道的切换模块，图6为本发明实施例提供的一种显示通道的切换模块的示意图，如图6所示，切换模块包括：指令接收单元2240、第一信号发送单元2241、帧地址控制单元2244、第二信号发送单元2242、第三信号发送单元2243。
其中，指令接收单元2240用于接收从当前显示通道切换至目标显示通道的切换指令。
第一信号发送单元2241用于在指令接收单元2240接收到切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止向存储器写入数据。
帧地址控制单元2244用于在当前显示通道对应的写控制模块接收到第一切换信号时，获取存储器中最后完成数据写入的帧地址，并将该帧地址作为第一地址，将该第一地址的下一个帧地址作为第二地址。
第二信号发送单元2242用于向目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从第二地址开始，按照预定顺序将目标显示通道的各帧数据依次写入存储器的各个帧地址中。
第三信号发送单元2243用于向读控制模块发送第三切换信号，以使读控制模块在其对应的读控制信号的控制下完成对第一地址中的数据读取之后，从第一地址开始，按照预定顺序依次读取存储器的各个帧地址中的数据。
具体地，第一信号发送单元2241具体用于将切换指令同步到当前显示通道的场同步信号的时钟域，生成第一切换信号，并将该第一切换信号发送至当前显示通道对应的写控制模块。
第二信号发送单元2242具体用于将切换指令同步到目标显示通道的场同步信号的时钟域，生成第二切换信号；并将该第二切换信号发送至目标显示通道对应的写控制模块。
第三信号发送单元2243具体用于将切换指令同步到读控制信号当前的时钟域，生成第三切换信号；并将该第三切换信号发送至读控制模块。
其中，第一切换信号、第二切换信号和第三切换信号均为脉冲信号，且第一切换信号的脉宽小于当前显示通道的场同步信号的脉宽，第二切换信号的脉宽小于目标显示通道的场同步信号的脉宽，第三切换信号的脉宽小于读控制信号的脉宽。
进一步地，第一切换信号的下降沿与切换指令的下降沿处于相同时刻。第二切换信号的下降沿与目标显示通道的场同步信号中、位于切换指令之后的第一个下降沿处于相同时刻。第三切换信号的下降沿与读控制信号中、位于切换指令之后的第一个下降沿处于相同时刻。
进一步地，切换模块224还包括：时序调整单元2245，用于当目标显示通道对应的写控制模块完成对第二地址中的数据写入时，将读控制信号进行时序调整，以使调整后的读控制信号跟随目标显示通道的场同步信号。
显示通道的切换原理和过程已在上文进行说明，这里不再赘述。
本发明实施例还提供一种显示驱动装置，该显示驱动装置用于显示设备。如图2所示，显示驱动装置包括：与至少两个显示通道一一对应的至少两个写控制模块221和222、读控制模块23以及上述实施例所提供的切换模块24。显示设备可以具有低分辨率(例如4K及以下)显示通道和高分辨率(如8K)显示通道。图2中，写控制模块221对应于低分辨率显示通道，写控制模块222对应于高分辨率显示通道。
其中，写控制模块221/222用于在相应显示通道的场同步信号的控制下，将相应的显示通道的图像数据写入存储器；且至少两个写控制模块221和222分时向存储器23写入数据。读控制模块223用于在读控制信号的控制下读取存储器23中的数据。
其中，写控制模块221/222、读控制模块223和切换模块224集成于FPGA芯片22中，存储器23与FPGA芯片22电连接。显示驱动装置还包括系统级芯片21，系统级芯片21将低分辨率通道的显示信号(该显示信号可以包括图像数据和场同步信号)传输至FPGA芯片22。
FPGA芯片22还包括：信号接收模块225、图像处理模块226、高清图像接收模块227(HDMI Rx)、信号发送模块228。系统级芯片21将低分辨率图像数据发送给信号接收模块225，之后，经过图像处理模块226发送给写控制模块221，图像处理模块226用于对图像数据进行图像拉伸、增强等处理。高清图像接收模块227接收高分辨率图像数据，并将其发送至写控制模块222。当用户通过遥控器等设备向显示设备发送切换指令时，系统级芯片21通过集成电路总线(IIC)229将切换指令发送给切换模块224。读控制模块223读取的图像数据通过信号发送模块228输出至显示模组。
图7为利用显示驱动装置驱动显示模组进行显示的过程示意图，如图7所示，驱动过程包括：
S21、整个显示设备通电后，默认进入低分辨率通道。
S22、控制读控制信号的时序跟随低分辨率通道的场同步信号的时序；写控制模块将低分辨率通道的图像数据按顺序依次写入存储器的各个帧地址中。读控制模块依次读取各个帧地址中的图像数据，并将读取的数据通过信号发送模块发送至显示模组。
S23、检测是否有切换指令；若是，则根据上述切换方法进行通道切换。
本发明实施例还提供一种显示设备，其包括显示模组和上述实施例提供的显示驱动装置，显示模组用于根据所述读控制模块所读取的图像数据进行显示。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种显示通道的切换方法，其特征在于，包括：
当接收到从当前显示通道切换至目标显示通道的切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止向存储器写入图像数据；
获取所述存储器中最后完成数据写入的帧地址，并将该帧地址作为第一地址，将该第一地址的下一个帧地址作为第二地址；
向所述目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从所述第二地址开始，按照预定顺序将所述目标显示通道的各帧图像数据依次写入所述存储器的各个帧地址中；
向读控制模块发送第三切换信号，以使所述读控制模块在其对应的读控制信号的控制下完成对所述第一地址中的数据读取之后，从所述第一地址开始，按照所述预定顺序依次读取所述存储器的各个帧地址中的图像数据。
2.根据权利要求1所述的切换方法，其特征在于，所述向当前显示通道对应的写控制模块发送第一切换信号，包括：将所述切换指令同步到当前显示通道的场同步信号的时钟域，生成所述第一切换信号，并将该第一切换信号发送至所述当前显示通道对应的写控制模块；
向所述目标显示通道对应的写控制模块发送第二切换信号，包括：将所述切换指令同步到目标显示通道的场同步信号的时钟域，生成第二切换信号；并将该第二切换信号发送至所述目标显示通道对应的写控制模块；
向读控制模块发送第三切换信号，包括：将所述切换指令同步到读控制信号当前的时钟域，生成所述第三切换信号；并将该第三切换信号发送至所述读控制模块；
其中，所述第一切换信号、所述第二切换信号和所述第三切换信号均为脉冲信号，且所述第一切换信号的脉宽小于所述当前显示通道的场同步信号的脉宽，所述第二切换信号的脉宽小于所述目标显示通道的场同步信号的脉宽，所述第三切换信号的脉宽小于所述读控制信号的脉宽。
3.根据权利要求2所述的切换方法，其特征在于，所述第一切换信号的下降沿与所述切换指令的下降沿处于相同时刻；
所述第二切换信号的下降沿与所述目标显示通道的场同步信号中、位于所述切换指令之后的第一个下降沿处于相同时刻；
所述第三切换信号的下降沿与所述读控制信号中、位于所述切换指令之后的第一个下降沿处于相同时刻。
4.根据权利要求1所述的切换方法，其特征在于，所述切换方法还包括：
当所述目标显示通道对应的写控制模块完成对所述第二地址中的数据写入时，将所述读控制信号进行时序调整，以使调整后的读控制信号跟随所述目标显示通道的场同步信号。
5.一种显示通道的切换模块，其特征在于，包括：
指令接收单元，用于接收从当前显示通道切换至目标显示通道的切换指令；
第一信号发送单元，用于在所述指令接收单元接收到所述切换指令时，向当前显示通道对应的写控制模块发送第一切换信号，以控制当前显示通道对应的写控制模块停止向存储器写入图像数据；
帧地址控制单元，用于在所述当前显示通道对应的写控制模块接收到所述第一切换信号时，获取所述存储器中最后完成数据写入的帧地址，并将该帧地址作为第一地址，将该第一地址的下一个帧地址作为第二地址；
第二信号发送单元，用于向所述目标显示通道对应的写控制模块发送第二切换信号，以使该写控制模块从所述第二地址开始，按照预定顺序将所述目标显示通道的各帧图像数据依次写入所述存储器的各个帧地址中；
第三信号发送单元，用于向读控制模块发送第三切换信号，以使所述读控制模块在其对应的读控制信号的控制下完成对所述第一地址中的数据读取之后，从所述第一地址开始，按照所述预定顺序依次读取所述存储器的各个帧地址中的图像数据。
6.根据权利要求5所述的切换模块，其特征在于，所述第一信号发送单元具体用于将所述切换指令同步到当前显示通道的场同步信号的时钟域，生成所述第一切换信号，并将该第一切换信号发送至所述当前显示通道对应的写控制模块；
所述第二信号发送单元具体用于将所述切换指令同步到目标显示通道的场同步信号的时钟域，生成第二切换信号；并将该第二切换信号发送至所述目标显示通道对应的写控制模块；
所述第三信号发送单元具体用于将所述切换指令同步到读控制信号当前的时钟域，生成所述第三切换信号；并将该第三切换信号发送至所述读控制模块；
其中，所述第一切换信号、所述第二切换信号和所述第三切换信号均为脉冲信号，且所述第一切换信号的脉宽小于所述当前显示通道的场同步信号的脉宽，所述第二切换信号的脉宽小于所述目标显示通道的场同步信号的脉宽，所述第三切换信号的脉宽小于所述读控制信号的脉宽。
7.根据权利要求6所述的切换模块，其特征在于，所述第一切换信号的下降沿与所述切换指令的下降沿处于相同时刻；
所述第二切换信号的下降沿与所述目标显示通道的场同步信号中、位于所述切换指令之后的第一个下降沿处于相同时刻；
所述第三切换信号的下降沿与所述读控制信号中、位于所述切换指令之后的第一个下降沿处于相同时刻。
8.根据权利要求5所述的切换模块，其特征在于，所述切换模块还包括：
时序调整单元，用于当所述目标显示通道对应的写控制模块完成对所述第二地址中的数据写入时，将所述读控制信号进行时序调整，以使调整后的读控制信号跟随所述目标显示通道的场同步信号。
9.一种显示驱动装置，其特征在于，包括：与至少两个显示通道一一对应的至少两个写控制模块、读控制模块以及权利要求5-8中任一所述的切换模块；
所述写控制模块用于在相应显示通道的场同步信号的控制下，将相应的显示通道的图像数据写入存储器；且所述至少两个写控制模块分时向所述存储器写入图像数据；
所述读控制模块用于在读控制信号的控制下读取所述存储器中的图像数据。
10.一种显示设备，其特征在于，包括：显示模组和权利要求9所述的显示驱动装置；所述显示模组用于根据所述读控制模块所读取的图像数据进行显示。
CN201910764595.0A 2019-08-19 2019-08-19 显示通道的切换方法及模块、显示驱动装置、显示设备 Active CN110460784B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910764595.0A CN110460784B (zh) 2019-08-19 2019-08-19 显示通道的切换方法及模块、显示驱动装置、显示设备
US16/945,243 US11574614B2 (en) 2019-08-19 2020-07-31 Switching method and switching device for display channel, display driving device and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910764595.0A CN110460784B (zh) 2019-08-19 2019-08-19 显示通道的切换方法及模块、显示驱动装置、显示设备

Publications (2)

Publication Number Publication Date
CN110460784A CN110460784A (zh) 2019-11-15
CN110460784B true CN110460784B (zh) 2022-02-25

Family

ID=68487645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910764595.0A Active CN110460784B (zh) 2019-08-19 2019-08-19 显示通道的切换方法及模块、显示驱动装置、显示设备

Country Status (2)

Country Link
US (1) US11574614B2 (zh)
CN (1) CN110460784B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113132651B (zh) * 2020-01-15 2023-04-11 西安诺瓦星云科技股份有限公司 图像处理方法及装置和显示控制系统
CN113126938B (zh) * 2020-01-15 2024-06-04 西安诺瓦星云科技股份有限公司 图像显示控制方法及装置、显示箱体和显示系统
CN111885410B (zh) * 2020-07-30 2022-08-30 京东方科技集团股份有限公司 图像数据处理装置、方法及显示装置
CN112104819B (zh) * 2020-09-04 2022-11-29 大连捷成科技有限公司 一种基于fpga的多路视频同步切换系统及方法
CN113612937B (zh) * 2021-07-29 2022-04-26 广州市保伦电子有限公司 一种视频矩阵中视频无缝切换方法及系统
CN113965702B (zh) * 2021-09-29 2023-08-01 天津七所精密机电技术有限公司 一种基于国产化平台的多通道视频无缝切换电路及其方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065346A (en) * 1986-12-17 1991-11-12 Sony Corporation Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data
JP2000013639A (ja) * 1998-06-26 2000-01-14 Sharp Corp 画像信号処理装置
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
CN1682274A (zh) * 2002-09-09 2005-10-12 皇家飞利浦电子股份有限公司 用于显示系统的驱动方法、驱动电路和驱动设备
CN107924666A (zh) * 2015-08-31 2018-04-17 夏普株式会社 显示控制装置、显示装置、显示控制装置的控制方法以及控制程序

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4337081B2 (ja) * 2002-11-15 2009-09-30 パナソニック株式会社 フレームメモリアクセス方法及び回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065346A (en) * 1986-12-17 1991-11-12 Sony Corporation Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
JP2000013639A (ja) * 1998-06-26 2000-01-14 Sharp Corp 画像信号処理装置
CN1682274A (zh) * 2002-09-09 2005-10-12 皇家飞利浦电子股份有限公司 用于显示系统的驱动方法、驱动电路和驱动设备
CN107924666A (zh) * 2015-08-31 2018-04-17 夏普株式会社 显示控制装置、显示装置、显示控制装置的控制方法以及控制程序

Also Published As

Publication number Publication date
US11574614B2 (en) 2023-02-07
CN110460784A (zh) 2019-11-15
US20210056938A1 (en) 2021-02-25

Similar Documents

Publication Publication Date Title
CN110460784B (zh) 显示通道的切换方法及模块、显示驱动装置、显示设备
CN102117595B (zh) 用于对齐帧数据的技术
KR101642849B1 (ko) 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
KR101319088B1 (ko) 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치
US20140111530A1 (en) Apparatus and method for buffering signal delay between display device in multi-display environment
US10347171B2 (en) Imaging device including timing generator that generates vertical synchronization signal after number of lines of valid image signal reaches number of valid lines of vertical scanning period
CN107249107B (zh) 视频控制器和图像处理方法及装置
JP2007041258A (ja) 画像表示装置およびタイミングコントローラ
CN112055159B (zh) 画质处理装置和显示设备
US6768498B1 (en) Out of range image displaying device and method of monitor
CN102625086B (zh) 一种用于高清数字矩阵的ddr2存储方法和系统
CN103024453A (zh) 非直接获取视频应用场合拼接视频同步播放方法及装置
US10854151B2 (en) Image processing device and image processing method
US20060256122A1 (en) Method and apparatus for streaming data from multiple devices over a single data bus
JP2009177331A (ja) 画像信号転送システム、方法及び該転送システムを具備する撮像装置
CN107544124B (zh) 摄像设备及其控制方法和存储介质
CN107317980B (zh) 半导体装置、影像显示系统以及影像信号输出方法
US20140176515A1 (en) Display device and method for processing frame thereof
JP5540848B2 (ja) 映像信号処理装置、表示装置、表示方法及びプログラム
JP2008270937A (ja) 画像処理コントローラ、電子機器及び画像処理方法
KR20150057059A (ko) 고해상도 영상 신호 발생 장치
CN115412651A (zh) 视频处理装置、视频处理方法和显示系统
CN111124341A (zh) 双屏异显同步显示的方法及装置
JP2005338498A (ja) 表示メモリ装置
US20240161668A1 (en) Data Processing Device and Control Method Thereof, and Display Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant