KR100765531B1 - 플라즈마 디스플레이 패널의 메모리 제어 방법 - Google Patents

Abstract

본 발명은 PDP(Plasma Display Panel)의 메모리에 관한 것으로, 더욱 상세하게는 메모리 요구 사항을 만족하면서도 낭비되는 메모리를 제거할 수 있는 PDP의 메모리 제어 방법에 관한 것이다. 그 방법은 PDP의 화면 데이터를 저장하기 위한 메모리의 제어 방법에 있어서, 상기 화면 데이터를 각 라인의 서브 필드별로 R, G, B 데이터를 그룹화하는 제1단계; 및 서브 필드 순서에 따라 그룹화된 R, G, B 데이터를 소정 순서에 따라 순차적으로 메모리에 기록하는 제2단계를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 충분한 메모리 스캔 타임을 확보하면서도 메모리 낭비를 없앨 수 있다는 효과가 있다.

PDP, 라인버퍼(line buffer), 메모리, 서브필드(subfield)

Description

플라즈마 디스플레이 패널의 메모리 제어 방법 {Memory control method of plasma display panel}

도 1은 PDP의 한 프레임의 동작 구간을 설명하기 위한 도면이다.

도 2는 본 발명에 따른 PDP의 메모리 제어 방법을 설명하기 위한 흐름도이다.

도 3a 내지 도 3c는 본 발명에 따른 PDP의 메모리 제어 방법의 일실시예이다.

본 발명은 PDP(Plasma Display Panel)의 메모리에 관한 것으로, 더욱 상세하게는 메모리 요구 사항을 만족하면서도 낭비되는 메모리를 제거하여 최적화된 메모리 용량만으로 화면 데이터를 저장할 수 있는 PDP의 메모리 제어 방법에 관한 것이다.

일반적으로 PDP는 크게 데이터를 가공 처리하는 신호 처리 부분과 화상의 밝기 정도를 표현하기 위한 방법으로, 한 프레임을 발광 횟수가 다른 여러 서브 필드 (sub-field)로 나누어 구동하기 위하여 재정렬하는 데이터 정렬 부분으로 나눌 수 있다.

도 1은 PDP의 한 프레임의 동작 구간을 설명하기 위한 도면으로, 도 1에 도시된 바와 같이, 각 서브 필드는 벽 전하를 초기화하기 위한 리셋 구간과 방전 셀을 선택하기 위한 어드레싱 구간, 그리고 방전 횟수에 따라 화면의 밝기 정도를 구현 하는 서스테인(sustain) 구간으로 나누어진다.

상술한 데이터 정렬 부분에서는 신호 처리 부분에서 들어오는 한 프레임을 저장할 수 있는 메모리, 그리고 한 프레임에서 각 서브 필드 데이터를 추출해서, 데이터 구동 드라이버로 적절한 데이터를 보낼 수 있는 메모리가 요구된다. 즉, WXGA(1366 x 768) 해상도의 경우, 상용 메모리 크기로 64Mbit 4개 또는 128Mbit 2개의 메모리가 필요하다. 결국, 256Mbit를 사용하게 되므로 제조 비용을 증가시키는 한 요인이 되었다.

상술한 종래의 문제점을 해결하기 위한 본 발명의 목적은 PDP의 메모리 스캔 타임을 충분히 확보하면서도 낭비되는 메모리 용량을 제거할 수 있는 PDP의 메모리 제어 방법을 제공하는 데 있다.

상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 메모리 제어 방법은 PDP의 화면 데이터를 저장하기 위한 메모리의 제어 방법에 있어서, 상기 화면 데이터를 각 라인의 서브 필드별로 R, G, B 데이터를 그룹화하는 제1단계; 및 서브 필 드 순서에 따라 그룹화된 R, G, B 데이터를 소정 순서에 따라 순차적으로 메모리에 기록하는 제2단계를 포함하는 것을 특징으로 한다.

여기서, 상기 메모리에 저장된 화면 데이터를 저장된 순서대로 읽어냄으로써, 저장된 순서가 실제 필요로 하는 읽어내는 순서와 일치하므로 충분한 메모리의 스캔 타임을 확보할 수 있게 된다.

또한, 상기 메모리가 소정 개수의 메모리 뱅크로 이루어진 경우, 선행 메모리 뱅크의 마지막 열 어드레스에 도달한 경우, 후행 메모리 뱅크의 동일 행 어드레스의 첫 열 어드레스부터 순차적으로 기록하도록 한다.

또한, 한 픽셀에 대한 상기 화면 데이터는 색정보가 아닌 서브 필드 정보인 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하고자 한다.

도 2는 본 발명에 따른 PDP의 메모리 제어 방법을 설명하기 위한 흐름도를 도시한 것이다.

PDP에 있어서, WXGA(1366 x 768) 해상도를 지원하기 위해서는 한 프레임의 데이터를 기록하는 데 1366 x 768 x 3(R/G/B) x 서브필드 개수만큼의 메모리 용량이 필요하다. 또한, 스캔 타임(scan time) 확보를 위해 읽기 및 쓰기 시간의 제약을 갖는다. 종래의 PDP의 메모리 동작은 하나의 메모리 뱅크에 하나의 서브 필드 데이터를 기록하고 읽어오는 방식이다. 따라서, 충분한 스캔 타임을 확보할 수 있었다. 그러나 이러한 동작 방식은 실제 사용되지 않는 메모리 용량이 크게 증가하 게 되고 과도한 메모리 용량을 확보해야 하는 문제점이 있었다.

따라서, 이러한 문제를 해결하기 위하여 낭비되는 메모리 용량 없이 어드레스 신호의 재구성만으로도 최대한 메모리를 활용할 수 있는 방법을 제안하고자 한다.

이하, 본 발명에 따른 PDP의 메모리 제어 동작을 도 2를 참조하여 설명하면 다음과 같다.

먼저, 각 라인 및 서브 필드를 각각 대표하는 라인 변수(LINE) 및 서브 필드 변수(SF)를 초기화한다(10, 20). 이어서, 해당 서브 필드의 R, G, B 데이터별로 이를 각각 그룹화한다(30). 즉, 하나의 서브 필드에 대응되는 R, G, B 데이터를 정해진 순서에 따라 이를 그룹화한다. 그룹화된 해당 서브 필드에 대한 R, G, B 데이터를 순차적으로 저장한다(40). 해당 저장 위치를 위한 메모리의 뱅크 번호, 행(row) 및 열(column) 어드레스에 대한 계산이 이루어진다. 해당 서브 필드의 모든 데이터가 저장된 후, 서브 필드 변수(SF)를 1 증가시킨 후(50), 마지막 서브 필드(SFmax)에 도달했는지 판단한 후(60), 마지막 서브 필드(SFmax)가 아니면 해당 라인 데이터가 모두 저장될 때까지 다시 상술한 해당 서브 필드의 R, G, B 데이터별로 그룹화 단계(30)부터 반복 동작을 수행한다. 이어서, 해당 라인 데이터가 모두 저장된 후 라인 변수(LINE)를 1 증가시키고(70) 이를 마지막 라인(LINEmax)인지 판단한 후(80) 상술한 단계를 반복적으로 수행한다.

상술한 본 발명에 따른 PDP의 메모리 제어 방법의 실시예를 첨부된 도 3a 내지 도 3c를 참조하여 좀 더 상세히 살펴보면 다음과 같다.

메모리 용량은 64Mbit이고 32비트 대역폭(bandwidth)을 가지며, 행 어드레스(row address)는 최대 2048, 열 어드레스(column address)는 최대 1024, 그리고 1408 x 768(본 출원인에 의한 규격) 해상도에 서브 필드는 44인 경우를 예를 들어 설명하고자 한다.

도 3a는 3개의 라인 버퍼로부터의 R, G, B 데이터를 각각 그룹화하는 과정(30)을 나타낸 것이다.

도 3a에 도시된 바와 같이, 하나의 라인 데이터는 다수의 서브 필드(SF1~SFn)으로 구분되고 각 서브 필드별 R, G, B 데이터는 각각 구분 그룹화된다. 즉, 한 프레임의 화면 데이터는 여러 개의 서브 필드로 나누었기 때문에 한 픽셀에 대한 정보는 색정보가 아닌 서브 필드 정보가 된다.

도 3b는 상술한 그룹화 과정을 통해 그룹화된 데이터를 지정된 서브 필드의 순서에 따라 서브 필드별로 순차적으로 R 데이터부터 G, B 데이터까지 메모리에 저장한다(40, 50, 60). 이때, R, G, B 데이터의 저장 순서는 임의적이다. SDRAM 등의 메모리 상에 화면 데이터를 저장하기 위하여 32비트의 대역폭이라면 라인 버퍼로부터 32비트씩 읽어서 첫 번째 서브 필드(SF1)의 R, G, B 데이터를 순차적으로 저장하고 이어서 다음 두 번째 서브 필드(SF2)부터 마지막 서브 필드(SFn)까지 라인 데이터를 모두 메모리에 저장한다. 이어서는 다음 라인 데이터의 저장이 수행된다(70, 80).

도 3c는 본 발명에 따른 방법에 의해 순차적으로 저장이 이루어진 메모리의 영역을 나타낸 것으로, 이를 참조하여 어드레스 발생 과정을 설명하고자 한다.

도 3c에 도시된 바와 같이, 메모리는 4개의 뱅크(bank)로 이루어진다. 한 메모리 뱅크의 마지막 열 어드레스에 도달되면 다음 메모리 뱅크가 선택 저장된다. 한 라인이 1408, 그리고 대역폭이 32비트, 그리고 서브 필드가 44이므로 4개의 메모리 뱅크의 2행 어드레스마다 한 라인 데이터의 저장이 이루어진다. 이는 메모리 용량, 대역폭, 서브 필드의 수에 따라 변경됨은 자명하다. 첫 서브 필드(SF0)의 R 데이터가 0~43번지까지, G 데이터는 44~87, 이어서, B 데이터는 88~131번지에 기록이 된다. 또한, 다음 두 번째 서브 필드(SF1)의 R 데이터는 다음 132번지부터 순차적으로 기록이 된다. 이때, 두 번째 서브 필드(SF1)의 B 데이터는 모두 첫 번째 메모리 뱅크(BANK0)에 기록되지 못하고 다음 두 번째 메모리 뱅크(BANK1)의 8번지까지 기록이 이루어진다. 즉, 다수의 메모리 뱅크인 경우에도 하나의 메모리인 것처럼 저장이 이루어지는 것이다.

상술한 바와 같이, 본 발명에 따른 PDP의 메모리 제어 방법에 의하면, 2개의 메모리에 저장될 데이터가 한 개의 메모리에 저장할 수 있고, 또한 메모리에 저장된 데이터는 서브 필드 순으로 저장되어 있으므로 저장된 순서대로 읽어내면 되므로 PDP의 메모리 스캔 타임을 충분히 만족하면서도 메모리 낭비를 없앨 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

이상에서 살펴본 바와 같이, 본 발명에 따른 PDP의 메모리 제어 방법은 종래의 불필요한 메모리 낭비를 초래하는 메모리 제어 방식 대신에 실제 필요한 읽어내는 순서대로 기록하는 방식을 이용함으로써 메모리 스캔 타임을 충분히 확보하면서도 불필요한 메모리 낭비를 없앨 수 있다. 따라서, 최소의 메모리 용량만을 이용함으로 PDP의 제조 원가를 절감할 수 있는 효과가 있다.

Claims (4)

1. PDP의 화면 데이터를 저장하기 위한 메모리의 제어 방법에 있어서,

   상기 화면 데이터를 각 라인의 서브 필드별로 R, G, B 데이터를 그룹화하는 제1단계; 및

   서브 필드 순서에 따라 그룹화된 R, G, B 데이터를 소정 순서에 따라 순차적으로 메모리에 기록하는 제2단계를 포함하며,

   상기 메모리가 소정 개수의 메모리 뱅크로 이루어진 경우, 상기 서브 필드 순서에 따라 그룹화된 R, G, B 데이터 중 적어도 하나의 서브필드 데이터는 서로 다른 메모리 뱅크에 기록되는 것을 특징으로 하는 PDP의 메모리 제어 방법.
2. 제1항에 있어서,

   상기 메모리에 저장된 화면 데이터를 저장된 순서대로 읽어내는 제3단계를 포함하는 것을 특징으로 하는 PDP의 메모리 제어 방법.
3. 제1항에 있어서,

   상기 메모리가 소정 개수의 메모리 뱅크로 이루어진 경우, 선행 메모리 뱅크의 마지막 열 어드레스에 도달한 경우, 후행 메모리 뱅크의 동일 행 어드레스의 첫 열 어드레스부터 순차적으로 기록하는 것을 특징으로 하는 PDP의 메모리 제어 방법.
4. 제1항에 있어서,

   한 픽셀에 대한 상기 화면 데이터는 색정보가 아닌 서브 필드 정보인 것을 특징으로 하는 PDP의 메모리 제어 방법.

Images