JPS6017547A - 動作履歴記憶装置 - Google Patents
動作履歴記憶装置Info
- Publication number
- JPS6017547A JPS6017547A JP58124942A JP12494283A JPS6017547A JP S6017547 A JPS6017547 A JP S6017547A JP 58124942 A JP58124942 A JP 58124942A JP 12494283 A JP12494283 A JP 12494283A JP S6017547 A JPS6017547 A JP S6017547A
- Authority
- JP
- Japan
- Prior art keywords
- write
- bank
- control circuit
- writing
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の属する技術分、野の説明本発明はデータ
処理装置ｉｌｔにおける動作履歴記憶装置に関し、竹に
、記憶回路の招−込み方式に関する。
処理装置ｉｌｔにおける動作履歴記憶装置に関し、竹に
、記憶回路の招−込み方式に関する。
（２） 従来技術の説明
従来、この種のデータ処理装−における動作履歴記憶装
置は、複数バンクのバンク単６７に書込み動作を実施し
、特定の動作履歴情報のバイト幅の１つのバンクの１込
み動作が終了すると次のバンクに書込みを行い、又、読
出し時には複数バンクにわたった横方向のデータを一度
に読出す方式をとっており、所定の停止条件により書込
み動作終了後、特定のアドレスから読出しを開始して動
作履歴記憶装置に格納されている内容をプリントアウト
した場合に出力したリスト上で特定の７ドレスを境界Ｇ
こして動作履歴がずれるので、リストを見る人が編集し
ながら確認しなければならないという欠点がめった。
置は、複数バンクのバンク単６７に書込み動作を実施し
、特定の動作履歴情報のバイト幅の１つのバンクの１込
み動作が終了すると次のバンクに書込みを行い、又、読
出し時には複数バンクにわたった横方向のデータを一度
に読出す方式をとっており、所定の停止条件により書込
み動作終了後、特定のアドレスから読出しを開始して動
作履歴記憶装置に格納されている内容をプリントアウト
した場合に出力したリスト上で特定の７ドレスを境界Ｇ
こして動作履歴がずれるので、リストを見る人が編集し
ながら確認しなければならないという欠点がめった。
（３） 発明の詳細な説明
本発明は従来の上記事情に鑑みてなされたものでめ９、
従って本発明の目的は、複数のバンクに分割された記憶
手段に対し有込み動作を行う場合動作履歴情報のバイト
幅６′・任意に設定ｉ、 ｌ１１作履歴記憶装腺のアド
レスを複数バンクの横方向ｂ： Ｉ’ｍ、次書込んだ後
加力し、同様に横方向ｒ二順次書込む方式をとることに
」：９、上記欠点を解決し、Ｉ９ｆ定の条件で１．過動
作が停止した後、読出し動作により動作履歴記憶装置に
格納されている内容をプリントアウトした場合に、従来
技術のように境界を意識することかなく見易い動作履歴
情報が採集できる新規な装置を提供することにある。
従って本発明の目的は、複数のバンクに分割された記憶
手段に対し有込み動作を行う場合動作履歴情報のバイト
幅６′・任意に設定ｉ、 ｌ１１作履歴記憶装腺のアド
レスを複数バンクの横方向ｂ： Ｉ’ｍ、次書込んだ後
加力し、同様に横方向ｒ二順次書込む方式をとることに
」：９、上記欠点を解決し、Ｉ９ｆ定の条件で１．過動
作が停止した後、読出し動作により動作履歴記憶装置に
格納されている内容をプリントアウトした場合に、従来
技術のように境界を意識することかなく見易い動作履歴
情報が採集できる新規な装置を提供することにある。
（４） 発明の構成
上記目的を達成する為に、本発明に係る動作履歴記憶装
置は、被監視装置の内部状態を所定のタイミング毎に順
次書込み所定の条件のもとて書込みを停止するような記
憶手段と、該記憶手段の書込み動作時及び読出し動作時
に該記憶手段の書込みアドレス及び読出しアドレスを保
持するアドレスレジスタと、複数のバンクに分割された
前記記憶手段に対する書込み動作のときに動作履歴情報
のバイト幅を任意に設定でき又任意のバンクに書込むこ
とかできるよ５＆：制御するバンク切替制御手段と、該
バンク切替制御手段からの指示トーより＠記記憶手段に
対し、複数のバンクの横方向１連続して書込むよ介１込
み動作を制御する書込制御手段とを具備して構成される
。
置は、被監視装置の内部状態を所定のタイミング毎に順
次書込み所定の条件のもとて書込みを停止するような記
憶手段と、該記憶手段の書込み動作時及び読出し動作時
に該記憶手段の書込みアドレス及び読出しアドレスを保
持するアドレスレジスタと、複数のバンクに分割された
前記記憶手段に対する書込み動作のときに動作履歴情報
のバイト幅を任意に設定でき又任意のバンクに書込むこ
とかできるよ５＆：制御するバンク切替制御手段と、該
バンク切替制御手段からの指示トーより＠記記憶手段に
対し、複数のバンクの横方向１連続して書込むよ介１込
み動作を制御する書込制御手段とを具備して構成される
。
（５） 発明の詳細な説明
次に本発明をその好ましい一実施例についで図面を＄照
して詳細に説明Ｊ“る。
して詳細に説明Ｊ“る。
第１図は本発明Ｃ係る動作履歴記憶装置の一実施例を示
すブロック構成層である。
すブロック構成層である。
ｆＢ１図に示す本発明の一実施例は、参照番号１ａから
１ｄまでの複数のバンクに分割された記１．ｑ回路１、
紀導回ｗＩｌに対する書込み動作及び読出し動作時のア
ドレスを保持するアドレスレジスタ２、舎込み動作時に
記憶回路工の畳込峯バイト幅を任意紀設定し、又、任意
のバンクに騰込むことができるように制御するバンク切
替制御回路３、書込み動作時にバンク切替制御回路３の
出力により任意のバンクに対する書込みタイミングや、
書込みバイト幅を設定し停止条件を任意に設定できるｌ
／レジスタアドレスレジスタ２の更新タイミング毎グ作
成し、又、読出し動作時に記憶回路１に対し読出し動作
を制御する書込制御回路４、ｌ込制御回路４の指示によ
り記憶回路１に対する書込みデータを切替える書込デー
タ切替回路５から構成されている。
１ｄまでの複数のバンクに分割された記１．ｑ回路１、
紀導回ｗＩｌに対する書込み動作及び読出し動作時のア
ドレスを保持するアドレスレジスタ２、舎込み動作時に
記憶回路工の畳込峯バイト幅を任意紀設定し、又、任意
のバンクに騰込むことができるように制御するバンク切
替制御回路３、書込み動作時にバンク切替制御回路３の
出力により任意のバンクに対する書込みタイミングや、
書込みバイト幅を設定し停止条件を任意に設定できるｌ
／レジスタアドレスレジスタ２の更新タイミング毎グ作
成し、又、読出し動作時に記憶回路１に対し読出し動作
を制御する書込制御回路４、ｌ込制御回路４の指示によ
り記憶回路１に対する書込みデータを切替える書込デー
タ切替回路５から構成されている。
次に本実施例の動作を詳細に説明する。
被監視装置の各部から集められたデータは、■込制御回
路４によってバンク切替制御回路３で設定されたバンク
に相当するように書込データ切替回路５で書込みデータ
か切替えられ、特定のバンクに書込まれる。
路４によってバンク切替制御回路３で設定されたバンク
に相当するように書込データ切替回路５で書込みデータ
か切替えられ、特定のバンクに書込まれる。
書込制御回路４内の制御回路は、判定のバンク、例えば
バンク１ａに対する畳込み動作が終了するト、バンク切
替制御回路３に対しプラス１の加η−指示を出してバン
ク１ｂに対する書込み動作を行う、同様に、バンク１ｂ
に対する書込み動作が終了スると、バンクＩＣへ、バン
ク１ｃに対する書込み動作が終了するとバンク１ｄへと
、順次バンク切替制御回路３に対し加算が行われ書込み
動作が続けられる。
バンク１ａに対する畳込み動作が終了するト、バンク切
替制御回路３に対しプラス１の加η−指示を出してバン
ク１ｂに対する書込み動作を行う、同様に、バンク１ｂ
に対する書込み動作が終了スると、バンクＩＣへ、バン
ク１ｃに対する書込み動作が終了するとバンク１ｄへと
、順次バンク切替制御回路３に対し加算が行われ書込み
動作が続けられる。
バンクｌａｓ ｌｂｓ ＩＣ％ ｌｄ！： 書込み動作
が行ワｆｉ、バンク１ｄに対する書込み動作が終了する
と、１込制御回ｊ１８４はアドレスレジスタ２に対し７
、現在保持している内容紀プラス１加算する内容を格納
し直し）バンク１ａから同様に書込み動作を続ける。
が行ワｆｉ、バンク１ｄに対する書込み動作が終了する
と、１込制御回ｊ１８４はアドレスレジスタ２に対し７
、現在保持している内容紀プラス１加算する内容を格納
し直し）バンク１ａから同様に書込み動作を続ける。
又、バンク切替制御回路３を２バンク幅モードに設定す
ると、書込制御回路４内の制御回路は、バンク１ａと１
ｂ及びバンク１ｃと１ｄを一緒にしたバンク２３と２ｂ
として扱い、書込み動作時にバンク２ａに対する書込み
動作が終了すると、バンク切替制御回路３に対し、プラ
ス１の加算指示を出し、バンク２ｂに対する書込み動作
を行い、バンク２ｂに対する書込み動作が終了すると、
アドレスレジスタ２に対し、プラス１加算した内容を格
納し直し、バンク２３に：、対する書込み動作を行う。
ると、書込制御回路４内の制御回路は、バンク１ａと１
ｂ及びバンク１ｃと１ｄを一緒にしたバンク２３と２ｂ
として扱い、書込み動作時にバンク２ａに対する書込み
動作が終了すると、バンク切替制御回路３に対し、プラ
ス１の加算指示を出し、バンク２ｂに対する書込み動作
を行い、バンク２ｂに対する書込み動作が終了すると、
アドレスレジスタ２に対し、プラス１加算した内容を格
納し直し、バンク２３に：、対する書込み動作を行う。
更に、バンク切替制御回路３を４バンク幅モードに設定
すると、書込制御回路４内の制御回路は、バンク１ａと
１ｂと１ｃと１ｄを一緒にした１つのバンクとして扱い
、書込み動作時にバンク切替制御回路３−・−の加算指
示を出さないで、アト１／スレジスタ２ＣＣ対し、■込
み動作が終る毎にプラス１加算する内容を格納しｉｉ
Ｌ、動作を続ける。
すると、書込制御回路４内の制御回路は、バンク１ａと
１ｂと１ｃと１ｄを一緒にした１つのバンクとして扱い
、書込み動作時にバンク切替制御回路３−・−の加算指
示を出さないで、アト１／スレジスタ２ＣＣ対し、■込
み動作が終る毎にプラス１加算する内容を格納しｉｉ
Ｌ、動作を続ける。
Ａ込制御回路４内の任意に設定可能な停止条件レジスタ
で所定の停止条件が成立すると、記憶回路１への１込み
動作を停止する。
で所定の停止条件が成立すると、記憶回路１への１込み
動作を停止する。
次に、読出し動作が１込制御回路４により記憶回路１に
指示されると、アドレスレジスタ２で保持される特定の
アドレスのバンク１ａからバンクｌｄまでの内容が一度
に読出され、記憶回路１から外部装置へ出力される。
指示されると、アドレスレジスタ２で保持される特定の
アドレスのバンク１ａからバンクｌｄまでの内容が一度
に読出され、記憶回路１から外部装置へ出力される。
読出し時のアドレスレジスタ２の内容ハ、書込制御回路
４により加算さｉｔ、順次記憶回路１の内容が外部装置
へ出力される。
４により加算さｉｔ、順次記憶回路１の内容が外部装置
へ出力される。
以上説明した曹込み方式をとることにより、外部装置例
えば印刷装置に記憶回路ｌの内容をプリントアウトした
場合には、従来、採集した被監視装置の動作履歴情報を
見る場合に特定の境界線を意識していたが、この境界線
を意識することがなく見易い動作履歴情報を採集するこ
とができ、又、１込みデータのバイト幅を自由に設定で
きることにより、汎用性のある動作履歴情報を採集する
ことが可能となる。
えば印刷装置に記憶回路ｌの内容をプリントアウトした
場合には、従来、採集した被監視装置の動作履歴情報を
見る場合に特定の境界線を意識していたが、この境界線
を意識することがなく見易い動作履歴情報を採集するこ
とができ、又、１込みデータのバイト幅を自由に設定で
きることにより、汎用性のある動作履歴情報を採集する
ことが可能となる。
（６） 発明の詳細な説明
本発明には、以上説明したように、複数のバンクに分割
さｔした記憶手段に対し、複数バンクの横方向に書込ん
だ後、アドレスレジスタを加算するように構成すること
により、見易い動作履歴情報と誉込みデータのバイト幅
を自由に設定できるので、汎用性のめる動作履歴情報を
採集できるという効果がめる。
さｔした記憶手段に対し、複数バンクの横方向に書込ん
だ後、アドレスレジスタを加算するように構成すること
により、見易い動作履歴情報と誉込みデータのバイト幅
を自由に設定できるので、汎用性のめる動作履歴情報を
採集できるという効果がめる。
第１図は本発明の一実施例を示すブロック構成図でろる
。 １＃・・記憶回路、２１１１１１１アドレスレジスタ、
３・ψ・バンク切替制御回路、４・や・１−逆制御回路
、５・健・書込データ切替回路 特許出願人 日本電気株式会社 代 理 人 弁理士 熊 谷雄太部
。 １＃・・記憶回路、２１１１１１１アドレスレジスタ、
３・ψ・バンク切替制御回路、４・や・１−逆制御回路
、５・健・書込データ切替回路 特許出願人 日本電気株式会社 代 理 人 弁理士 熊 谷雄太部
Claims (1)
- 被監視装置の内部状態を所定のタイミングごとに順次書
込み所定の条件のもとて書込みを停止するような記憶手
段と、該記憶手段の書込み動作時及び読出し動作時に該
記憶手段の１込みアドレス及び読出しアドレスを保持す
るアドレスレジスタと、複数のバンクに分割された前記
記憶手段に対する書込み動作のときに動作履歴情報のバ
イト幅を任意に設定でき又任意のバンクに書込むことが
できるように制御するバンク切替制御手段と、該バンク
切替制御手段からの指示により前記記憶手段に対して複
数のバンクの横方向に連続して書込むように書込み動作
を制御する書込制御手段とを具備することを特徴とした
動作履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124942A JPS6017547A (ja) | 1983-07-08 | 1983-07-08 | 動作履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58124942A JPS6017547A (ja) | 1983-07-08 | 1983-07-08 | 動作履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017547A true JPS6017547A (ja) | 1985-01-29 |
Family
ID=14898003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58124942A Pending JPS6017547A (ja) | 1983-07-08 | 1983-07-08 | 動作履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017547A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278637A (ja) * | 1985-10-01 | 1987-04-10 | Nec Corp | 動作履歴記憶方式 |
| JPS63113745A (ja) * | 1986-10-31 | 1988-05-18 | Sony Tektronix Corp | メモリ制御装置 |
| JPS6478320A (en) * | 1987-09-19 | 1989-03-23 | Fujitsu Ltd | Data processing system |
| JP2015026325A (ja) * | 2013-07-29 | 2015-02-05 | 三菱電機株式会社 | データトレース回路、集積回路およびデータトレース方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424547A (en) * | 1977-07-26 | 1979-02-23 | Nec Corp | Control system for memory extension |
| JPS5645225A (en) * | 1979-08-21 | 1981-04-24 | Houdaille Industries Inc | Driving attachment for turret of punching machine |
| JPS57148265A (en) * | 1981-03-11 | 1982-09-13 | Hitachi Ltd | Stage tracer |
-
1983
- 1983-07-08 JP JP58124942A patent/JPS6017547A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424547A (en) * | 1977-07-26 | 1979-02-23 | Nec Corp | Control system for memory extension |
| JPS5645225A (en) * | 1979-08-21 | 1981-04-24 | Houdaille Industries Inc | Driving attachment for turret of punching machine |
| JPS57148265A (en) * | 1981-03-11 | 1982-09-13 | Hitachi Ltd | Stage tracer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6278637A (ja) * | 1985-10-01 | 1987-04-10 | Nec Corp | 動作履歴記憶方式 |
| JPS63113745A (ja) * | 1986-10-31 | 1988-05-18 | Sony Tektronix Corp | メモリ制御装置 |
| JPS6478320A (en) * | 1987-09-19 | 1989-03-23 | Fujitsu Ltd | Data processing system |
| JP2015026325A (ja) * | 2013-07-29 | 2015-02-05 | 三菱電機株式会社 | データトレース回路、集積回路およびデータトレース方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5847741B2 (ja) | パタ−ン発生器 | |
| JPH0433029A (ja) | メモリ装置とその駆動方法 | |
| JPS6017547A (ja) | 動作履歴記憶装置 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH03204753A (ja) | Ｄｍａ制御装置 | |
| JPS61120260A (ja) | 順次デ−タ記憶回路のアクセス装置 | |
| JPS5916049A (ja) | バツフア回路 | |
| JPH1125009A (ja) | データ転送制御装置 | |
| JPH0290795A (ja) | 時分割スイッチ制御装置 | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPS61276049A (ja) | ダイレクト・メモリ・アクセス制御方式 | |
| JPH01314350A (ja) | Ｍｓ制御方式 | |
| JPS62151960A (ja) | 入出力制御方式 | |
| JPS5858601U (ja) | シ−ケンス制御装置 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPS62191945A (ja) | 記憶装置 | |
| JPS6359169B2 (ja) | ||
| JPH06131519A (ja) | Ｉｃカード | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPS62147557A (ja) | メモリ間デ−タ転送方式 | |
| JPS62260242A (ja) | 連続デ−タ用大容量メモリ装置 | |
| JPS62127933A (ja) | 磁気テ−プ制御装置 | |
| JPS63301348A (ja) | 外部記憶制御装置 | |
| JPH04120645A (ja) | バストレース制御方式 |