JPS62264798A - 時間スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割交換機の時間スイッチに係り、特に低速
データと高速データが混在する時分割ハイウェイを収容
する時間スイッチに関するものである。

〔従来の技術〕

従来のとの種の時間スイッチの一例を第３図に示し説明
する。

図において、ＨＷｉ’は入力ハイウェイであり、１フレ
ーム４タイムスロツト構成となって、先頭タイムスロッ
トから項にデータＡ、データＢ、データＣ，データＤが
それぞれ収容されている。

ＴＳＭ’は時分割ハイウェイ上のデータを格納する通話
路メモリ、ＨＭはタイムスロット単位に通話路メモＩＪ
ＴＳ！／　の入と出のスイッチング情報を格納し、その
スイッチング情報を通話路メモリＴＳＭ’に対し、その
アドレス情報として供給する保持メモリである。

そして、通話路メモリＴＳＭ’　　では入力ハイウェイ
ＨＷｊ／のデータが順次先頭アドレスから書き込まれ、
保持メモリＨＭに格納されているデータを通話路メモリ
ＴＳＭ’の読出アドレスとして順次受けて、その指定さ
れたアドレスに格納されたデータを出力する。

ＨＭ　ｏ　’は通話路メモ！Ｊ　ＴＳＭ’より出力され
たデータを収容する出力ハイウェイで、この出力ハイウ
ェイＨＷＯ’は入力ハイウェイ）ＩＷｉ／と同様に１フ
レーム４タイムスロツト構成になっている。

そして、保持メモリＨＭの各アドレスに格納された各デ
ータは順に３．１，４．２であるため、通話路メモリＴ
ＳＭ’から出力されるデータは順にＣ１Ａ、Ｄ、Ｂとな
り、これらのデータが出力ハイウェイＨＷ０’にそのｉ
ｔ収容される。

このようにして、入力ハイウェイ１（Ｗｌ’上のデータ
の順序が入れ替わって出力ハイウェイＨＷｏ　’上に出
力され、時間スイッチの機能が成立する。

つぎに、この第３図において、入力ハイウェイＨＷｉ／
でデータＡとデータＢのみが収容され、データＣとデー
タＤが未収容の場合、つまり、タイムスロット３とタイ
ムスロット４が空きの場合を考え、これを第４図に示す
。この第４図において第３図と同一部分には同一符号を
付して説明を省略する。

〔発明が解決しようとする問題点〕

上述の第４図に示す状態で、入力ハイウェイＨｗｉ’の
タイムスロット３とタイムスロット４に、２つのタイム
スロットを同時に使用する高速データを収容すると、出
力ハイウェイｕｗｏ’には連続する２つのタイムスロッ
トが空きとなっていないため、高速データを連続するタ
イムスロットに収容するという条件のもとでは、出力ハ
イウェイＨＷｏ’に高速データを収容できず、スイッチ
ングは不可能になるという問題点があった。

さらに、複数の夕・イムスロットを使用する高速データ
に対し、たとえ、その高速データが連続するタイムスロ
ットを使用していても１つ１つのタイムスロットに対し
スイッチング制御を行う必要がらり、ソフトウェアが保
持メモリＨＭに対し書込み制御を行うとき、１つの高速
データが使用するタイムスロットの数だけソフト制御（
パスの接続制御）を行う必要がある。したがって、１つ
の高速データが使用するタイムスロットの数が多くなる
ほど、ソフトウェアの負荷は重くなるという問題点があ
った。

〔問題点を解決するための手段〕

本発明の時間スイッチは、１つのタイムスロットを使用
する低速データと複数のタイムスロットを同時に使用す
る高速データを混在させ、かつ上記高速データを常に連
続したタイムスロット上に配置し、時分割ハイウェイ上
で隣接する２つのデータ間あるいは空きタイムスロット
間あるいはデータと空きタイムスロット間の区切りを識
別する区切り識別手段を配置し、かつ時間スイッチにお
いて上記時分割ハイウェイ上のデータを格納する第１の
メモリと、上記区切り識別手段により各データの先頭タ
イムスロット番号を計算しその結果を格納する第２のメ
モリと、上記時分割ハイウェイ上のデータの入と出の接
続関係をデータ単位に格納する第３のメモリとを備えて
なるようにしたものである。

〔作用〕

本発明においては、ハイウェイ上の各データかタイムス
ロット単位ではなく、データ単位にチャネル番号が与え
られ、このチャネル番号と実際のタイムスロット番号と
を対応付ける手段を有しているため、ソフトウェアがア
クセスする保持メモリはチャネル単位に管理され動作す
る。

〔実施例〕

以下、図面に基づき本発明の実施例を詳細に説明する。

第１図は本発明の時間スイッチに収容する時分割ハイウ
ェイのデータ収容法および隣接する２つのデータ間ある
いは空きタイムスロット間あるいはデータと空きタイム
スロット間の区切りを識別する手段を示すための説明図
である。

本発明の理解を容易にするため、まず、これについて説
明する。この第１図において、矢印ａはチャネル番号、
矢印すはタイムスロット番号を示し、Ｃはデータ情報、
矢印ｄはデータ間識別情報を示す。

そして、この第１図においては、タイムスロット１にデ
ータＡ、タイムスロット２から４に高速データＢを収容
（タイムスロット２，３．４にそれぞれデータＢｌ　＋
８２．ＢＳを収容）、タイムスロット５は空きタイムス
ロット、タイムスロット６゜１に高速データＤを収容（
タイムスロット６、γにそれぞれデータＤＩ＋Ｄ２を収
容）している。

また、データＡにはチャネル番号１を、データＢ（デー
タＢ！〜Ｂ３　　）にはチャネル番号２を、空タイムス
ロットにはチャネル番号３を、データＤ（データＤ＋　
、Ｄ２　）にはチャネル番号４をそれぞれ割り当ててい
る。つまり、矢印ａで示すチャネル番号は矢印すで示す
タイムスロット番号とは全く独立している仮想的な番号
である。

そして、この矢印ａで示すチャネル番号は１本の時分割
ハイウェイ上に１から連番で定義しておき、データ単位
に１つのチャネル番号を任意に与えることとする。壕だ
、空きとなったチャネル番号には１つのタイムスロット
を割り当てることとする。

寸た、各タイムスロットの構成は、ここでは、Ｃに示す
データ＋ＴＩ報としては８ビツト、ｄに示すデータ間の
識別情報としてｌピントの計９ビット構成となっている
。そして、この第１図においては、タイムスロット１を
代表させてその構成を示している。ここで、ｂ、）　、
　ｂｌ・−・＋Ｊ　はそれぞれ１ビツトのデータを示し
、ｂ（、はデータ間の区切りを識別するためのピットで
、ｂＩ＋ｂ！＋・・・。

ｂ８　　がデータ情報でおる。

そして、データ間の区切りを識別するためのピン）ｂ６
は１つのタイムスロットのみ使用する低速データあるい
は空きタイムスロットの場合には１１〃とし、複数タイ
ムスロットを使用する高速データの場合には、最後のタ
イムスロットのみピッ）ｂｏｅ’！’とし、その他のタ
イムスロットはすべて１０〃とする。

したがって、この第１図におけるタイムスロット１から
７までの各ビットｂ６の値は順に１．０゜０．１，１，
０．１となる。

つぎにこの第１図で説明した時分割ハイウェイを収容す
る時間スイッチの構成を第２図に示し説明すると、この
第２図は本発明による時間スイッチの一実施例を示す構
成図である。

この第２図において、ＴＳＭは時分割ハイウェイ上のデ
ータを格納する通話路メモリ、ＡＣＭは前述の隣接する
データ間あるいは空きタイムスロット間おるいはデータ
と空きタイムスロット間の区切りを識別する手段により
各データの先頭タイムスロット番号を計算しその結果を
格納するアドレス制御メモリ、ＣＣＭ　は時分割ハイウ
ェイ上のデータの入と出の接続関係をデータ単位に格納
するチャネル制御メモリ、ＨＷ′１は入力ハイウェイ、
ＨＷｏは出力ハイウェイである。

そして、前述の第１図と同様にデータ収容されたハイウ
ェイをこの第２図の入力ハイウェイＨＷｌとする。ただ
し、この第２図では、第１図のハイウェイがタイムスロ
ット単位に並列変換された後に入力ハイウェイＨＷｉ　
　として図示されているものとする。

つぎにこの第２図に示す実施例の動作を説明する。

まず、通話路メモリＴＳＭはシーケンシャル書込み／ラ
ンダム読出しそ一ドで動作する。ここで、このランダム
読出しに必要なアドレス情報はアドレス制御メモリへ〇
Ｍより供給される。そして、通話路メモＩＪＴＳＭ　は
フレーム間順序保存のため２面（図では１面のみ表示）
用意し、リード／ライトをフレーム毎に交互に行う。

つぎに、アドレス制御メモリＡＣＭも２面（図では１面
のみ表示）用意し、シーケンシャル書込み／ランダム読
出モードで動作する。そして、／−ケンシャル書込み動
作では、データ間（チャネル間）識別ビットをもとに、
入力ハイウェイＨＷｉ上のチャネル番号単位の各データ
の先頭タイムスロットがタイムスロット番号で何番目に
あるかを順次計算し、各データ毎にアドレス制御メモリ
ＡＣ１ｉｌｌにそのタイムスロット番号の値を書込んで
いく。

一方、ランダム読出しモードでは、チャネル制御メモリ
ＣＣＭ　より供給されたアドレス情報（このアドレス情
報は入力ハイウェイＨＷｉ　　のチャネル番号に対応す
る）にしたがい読出し動作を行う。

このアドレス制御メモリＡＣＭの読出しデータが通話路
メモリＴＳＭの読出しアドレスとなる。ここで、通話路
メモリＴＳＭの読出しはタイムスロット単位ではなく、
チャネル単位に行うため、通話路メモＩＪＴｓＭのデー
タ間識別ピットが１１〃になるまで連続してシーケンシ
ャルに読出されるように制御する。

そして、チャネル制御メモリＣＣＭは前述の第３図に示
す従来の時間スイッチにおける保持メモＩＪＩ（Ｍと同
等の機能をもち、時分割ハイウェイ上のデータの入と出
の接続情報をチャネル単位に記憶している。したがって
、チャネル制御メモリＣＣＶのアドレスは入チャネル番
号、格納データは出チャネル番号にそれぞれ対応し、ま
た、アドレス制御メモリＡＣＭのアドレスは入チャネル
番・号、格納データは入タイムスロット番号にそれぞれ
対応する。

以上の説明から明らかなように、本発明においては、チ
ャネル制御メモリＣＣＭに対して、入と出の接続情報を
従来のようなタイムスロット単位ではなく、データ毎の
チャネル単位に指定して書込めば、ハイウェイ上のチャ
ネルの長さく使用するタイムスロットの数）がどうあれ
、ハイウェイ上のスイッチング動作がチャネル単位に自
動的に行なわれる。

〔発明の効果〕

以上説明したように、本発明によれば、ハイウェイ上の
各データがタイムスロット単位ではなくデータ単位にチ
ャネル番号が与えられ、このチャネル番号と実際のタイ
ムスロット番号とを対応付ける手段を有しているため、
ソフトウェアがアクセスする保持メモリはチャネル単位
に管理され、動作することが可能になり、ソフトウェア
は各データ、つまシ各チャネルの使用するタイムスロッ
ト数を意識せずにあくまでチャネル単位にパスの接続制
御をすることが可能となり、ソフトウェアの負荷が軽減
できるので、実用上の効果は極めて犬である。

さらに、本発明による時間スイッチが物理的タイムスロ
ット番号を意識せず、あくまで論理的なチャネル番号の
みであるため、ハイウェイ上の各データの−ｊｌ（タイ
ムスロット数）および収容状態に関係なく、出力ハイウ
ェイ上に空きチャネルがあればパス接続が可能となり、
内部ブロックが生じにくいという利点を有する。

【図面の簡単な説明】

第１図は本発明の説明に供する図、第２図は本発明によ
る時間スイッチの一実施例を示す構成図、第３図および
第４図は従来の時間スイッチの例を示す構成図である。 ＴＳＭ−・・・通話路メモリ、ＡＣＭ　　・・Φ・アド
レス制御メモＩＪ、ＣＣＭｅ争・争チャネル制御メモリ
、ＨＷｉ　　・ｅ・・入力ハイウェイ、Ｈｗ０Φ・・・
出力ハイウェイ。 第３図 ＴＳＭ’ 第４：ダ ＴＳＭ’

Claims (1)

【特許請求の範囲】
1. 複数のタイムスロットより構成される時分割ハイウェイ
   上に情報量の異なる複数のデータを収容する際、１つの
   タイムスロットを使用する低速データと複数のタイムス
   ロットを同時に使用する高速データを混在させ、かつ前
   記高速データを常に連続したタイムスロット上に配置し
   た時分割ハイウェイおよび前記時分割ハイウェイを収容
   する時間スイッチにおいて、前記時分割ハイウェイ上で
   隣接する２つのデータ間あるいは空きタイムスロット間
   あるいはデータと空きタイムスロット間の区切りを識別
   する区切り識別手段を設置し、かつ前記時間スイッチに
   おいて前記時分割ハイウェイ上のデータを格納する第１
   のメモリと、前記区切り識別手段により各データの先頭
   タイムスロット番号を計算しその結果を格納する第２の
   メモリと前記時分割ハイウェイ上のデータの入と出の接
   続関係をデータ単位に格納する第３のメモリとを備えて
   なることを特徴とする時間スイッチ。