KR100244354B1 - 디지털통신 단말기 및 전력보존방법 - Google Patents

Abstract

통신 단말기는 넓은 대역폭, 시간 다중화된 섬유 광학 또는 다른 형태의 트렁크 라인에 가능한 많은 개별 전화기 가입자 채널들을 상호 접속한다. 단말기내의 시간 슬롯 상호 교환기는 가입자 채널 시간 슬롯들 각각을 트렁크 라인 신호내의 시간 슬롯 중 하나의 슬롯에 할당된다. 모든 채널들 중 데이터 프레임의 개별 시간 슬롯의 데이터는 랜덤 액세스 메모리에 순차적으로 저장되고, 상이한 순서로 판독된다. 유일하게 어드레스된 위치는 각각의 개별 채널의 데이터를 위한 메모리에 제공된다. 모든 채널이 사용되지 않는 경우에, 시스템은 사용되지 않는 대응하는 메모리 데이터 위치로의 데이터를 판독 및/또는 기록을 생략하고, 그로 인해, 전력을 절약할 수 있다.

Description

디지털 통신 단말기 및 전력 보존 방법

본 발명은 전화 통신 단말기에 관한 것으로, 특히 단말기에 사용하기 위해 적응된 전력 보존 기술에 관한 것이다. 다수의 개별 전화기 채널이 2 개의 지리적 위치 사이에 제공될 필요성이 있는 경우에, 그들 위치 사이를 연장하는 하나의 넓은 대역폭 회로상에 상기와 같은 다수의 채널을 다중화하는 것이 일반적이다. 따라서, 각각의 위치에는 다중화 장치가 제공된다. 이는 2개 위치 사이의 다수의 채널에 대한 전송 링크를 제공하는 비용을 주로 감소시키기 위해 실행된다.

한 예로서, 많은 전화 회사 중앙국(large telephone company central office)과 적어도 수마일 떨어져 위치한 다수의 개별 전화 가입자 사이에는 루프 캐리어 시스템이 제공된다. 고대역폭 통신 회로에는 각각의 단에서 다중화 단말기가 중앙구에서소비자 위치까지 제공된다. 단말기들 사이의 섬유 광학 전송 매체를 사용하는 것은 보다 큰 대역폭의 단일 전기 회로를 사용하는 것보다 많은 장점을 갖는데, 즉, 광학 섬유 시스템은 상당히 많은 개별 전화 채널을 포함한다. 이들 채널은 각각의 채널에 전용된 순서로 반복된 시간 슬롯을 제공하여 단일 광학 섬유 전송 매체로 시간 다중화된다. 따라서, 각각의 단말기는 고유의 섬유 광학 시간 슬롯으로 전송되는 각각의 채널로부터의 신호들을 삽입하기 위해 제공되고, 각각 수신된 시간 슬롯을 정확한 개별 전화 회로에 전달한다. 각각의 단말기는 단말 사용자 전화 채널이 섬유 광학 전송 시스템의 시간 슬롯에 할당되는 것을 제어할 수 있는 시간 슬롯 상호 교환기를 포함한다.

통상의 시간 슬롯 상호 교환은 단말기를 통해 각각의 방향으로 전달되는 신호등에 대해 데이터 프레임을 저장하는데 충분한 용량을 갖는 대용량 랜덤 액세스메모리("RAM")를 갖는다. 데이터의 "프레임"은 주어진 순간의 시간에서 하나의 방향으로 각각의 채널로 전달되는 신호의 디지털 샘플을 포함한다. 각각의 채널의 디지털 샘플은 프레임내의 유일한 시간 슬롯에 할당된다. 다수의 분리적으로 어드레스 가능한 데이터 저장 위치는 신호 샘플에 해당하는 적어도 2개의 프레임을 저장하기 충분한 RAM에 제공된다. 메모리에서 판독되는 데이터 샘플 순서는 메모리에 기록되는 데이터 샘플 순서와 제어 가능하게 서로 상이하게 되어 있다. 따라서, 메모리에 기록되는 프레임의 시간 슬롯의 순서와 메모리로부터 판독되는 프레임의 시간 슬롯 순서를 재배열(상호 교환)하는 기능을 제공한다.

상술한 상호 교환에 대해서는 두 가지 기술이 활용된다. 한가지 기술은 수신된 순서로 RAM에 들어오는 신호(입력되는 신호)의 시간 슬롯 샘플을 기록하고 나서, 나가는 프레임(출력되는 프레임)에 요구되는 순서로 랜덤하게 그들 샘플을 판독하는 것이다. 다른 방법은 나가는 신호(출력되는 신호)에 요구되는 순서로 RAM에 입력되는 시간 슬롯 신호값을 랜덤하게 기록한 이후에, 메모리를 순서적으로 판독하는 기술이다.

상술한 시스템내의 RAM은 한 방향으로 통신을 조정하기 위하여 상호 교환기에 접속된 회로의 최대 채널 용량과 같거나 보다 큰 다수의 분리적으로 어드레스 가능한 저장 위치를 가져야만 한다. 특정 시스템 구성에 있어서 모든 채널이 활용되지 않는 경우에, RAM내에는 사용되지 않는 데이터 저장 위치가 있게 된다. 이 경우에 2가지의 특정 경우가 있는데, 한가지 경우는, 상호 교환기의 한 측면 상의 회로의 채널 용량이 상호 교환기의 다른 측면의 채널 용량보다 크게 되는 경우이다. 이 경우에 있어서, 언제라도 다수의 사용되지 않는 RAM 저장 위치가 존재하게 된다. 다른 경우는 시간 전환의 병렬 실행에 있어서, 다수의 데이터 카피가 각각의 채널에 대해 기록되어야 하는 경우이다. 이 경우에 있어서, 오로지 하나의 카피만이 한번에 판독되어, 다른 카피들을 포함하는 RAM 위치를 액세스할 필요가 없게 만든다. 각각의 경우에 있어서, RAM에 제공된 저장 위치의 수는 언제라도 활용되는 수보다 많아야 한다. 이는 사용되지 않는 RAM에 전력을 제공하고, 많은 통신 단말기에서 매우 크게 될 수 있는 많은 열을 발생한다.

본 발명의 주된 목적은 정체 전력 소비와 발생되는 열의 양을 감소시키기 위하여 상술한 RAM을 관리하기 위한 방법을 제공하는 것이다.

상술한 목적 및 부가 목적은 본 발명에 의해 제공되는데, 여기서, 사용되지 않는 상호 교환기 RAM의 위치에 관한 목록(tabulation)은 메모리 액세스를 요구할때마다 유지 및 참조되고, 그와 같은 액세스는 사용되지 않는 저장 위치가 어드레스될 때 거절된다. 이는 데이터가 존재하지 않거나 기록되지 않는 저장 위치에 대하여 판독하거나 기록하는 동작을 실행하는데 있어 RAM의 소비 전력을 피할 수 있다. 바람직한 실행은 사용되지 않는 메인 메모리 위치들의 트랙을 유지하기 위해 분리된 제어 비트-맵 RAM을 사용하고, 메인 RAM이 어드레스될 때 동시에 어드레스 되는 것이다. 그러면, 각각의 메인 메모리 데이터 저장 RAM에 대한 단일 비트는 전력 제어 RAM으로부터 판독되고, 메인 메모리가 요구되는 액세스에 대해 허용할 것인지의 여부를 제어하는데 이용된다. 따라서, 액세스 시간 동안에 전력 소비의 여부를 제어한다.

특정 예에 있어서, 메인 메모리는 대기 모드에서 매우 적은 전력 소비를 나타내지만, 판독 또는 기록 동작에서는 큰 전력 소비를 나타내는 정적 RAM으로 되어 있다. 이와 같은 실행을 위하여, 전력 제어 RAM은 사용되지 않는 데이터 저장 위치가 어드레스되는 메모리에 대해서 각각의 기록 또는 판독 동작 동안 메인 메모리를 디스에이블 한다.

본 발명의 부가적인 장점과 특징은 첨부된 도면을 참조하여 설명한 양호한 실시예의 다음 설명을 통해 명백하게 알 수 있다.

우선, 제1도를 참조하면, 시간 슬롯 상호 교환기 시스템이 도시되어 있는데, 다수의 개별 가입자 전화 회로들과 섬유 광학 트렁크를 서로 연결시키는 터미널로서 설명되어 있다. 인터페이스 회로(11)들은 들어오는 섬유 광학 링크(13)를 처리하여 분리된 섬유 광학 링크(15)에 전송을 위한 신호를 발생한다. 제2인터페이스(17)는 하나의 가입자 전화 회로(19)로서 도시된 다수의 개별 가입자 전화 회로들과 통신한다. 전기적인 데이터 버스는 가입자 인터페이스(17) 및 섬유 광학 트렁크를 시간 슬롯 상호 교환기 시스템의 주요한 구성 요소인 대용량 정적 RAM(23)과 상호 연결시킨다.

제1도의 굵은 화살표로 표시된 것 처럼, 시간적으로 주어진 순간에 가입자 전화 회로들 각각의 디지털 샘플은 버스(21)를 통해 RAM(23)에 전달된다. 이는 데이터의 프레임으로 지칭된다. 이러한 프레임은 후에 판독되어, RAM(23)에 의해 가입자 회로들로부터 수신되는 것과 다른 순서로 개별 전화 채널 시간 슬라이스를 갖는 섬유 광학 매체(15)를 따라 전송된다. 데이터는, 제1도의 점선 화살표로 표시된 것 처럼, 반대 방향으로 유사하게 조정된 프레임과 함께, 반대 방향으로 진행한다.

제1도에 설명된 시간 슬롯 상호 교환기는 순서대로 한 프레임 데이터를 기록하고, 들어오는 데이터와 나가는 데이터 사이의 시간 슬롯의 원하는 상호 교환을 성취하기 위하여 선정된 순서로 랜덤하게 데이터를 판독한다. 어드레스 카운터(25)는 프레임이 임시로 저장되어 있는 RAM(23)의 어드레스스페이스내의 어드레스들을 통해 순차적으로 진행하도록 동작한다. 이러한 카운터의 출력은 하나의 입력으로서 두 개의 스위칭 회로(27 및 29) 각각에 인가된다. 스위칭 회로(29)는 소스 포인터 RAM(31) 및 전력 제어 RAM(31)의 어드레스 입력들에 그 카운터 출력을 정상적으로 연결시킨다. 스위칭 회로(27)는 데이터 RAM(23)의 어드레스 입력에 대한 연결을 위하여 카운터(25)의 출력 또는 소스 포인터 RAM(31)의 데이터 출력을 선택한다.

스위칭 회로(27)는 제어기 블록(37)내의 타이밍 회로들로부터 라인(35)의 제어 신호에 응답하여 작동된다. 데이터가 RAM(23)에 기록되어야 함을 나타내는 타이밍일 때, 스위칭 회로(27)는 카운터(25)의 출력을 RAM(23)의 어드레스 입력에 연결한다. 다른 한폄, 데이터가 RAM(23)으로부터 판독되어야 함을 나타내는 타이밍일때, 스위칭(27)은 소스 포인터 RAM(31)의 데이터 출력을 RAM(23)의 어드레스 입력에 연결한다. 또한, 제어 라인(35)은 상기의 동작을 지정하기 위하여 RAM(23)의 판독/기록 제어 단자에 연결된다.

따라서, RAM(23)에서 데이터를 기록하는 동안, 어드레스 카운터(25)에 의해 RAM(23)의 여러 데이터 저장 위치들이 순서적으로 어드레스된다. 그 이후에, 데이터는 제공되는 순서로 RAM(23)에 기록된다. 그로 인해, 여러 채널 시간 슬롯으로부터의 데이터 신호 샘플들은 RAM(23)내의 알려진 어드레스들에 기록된다. 그러나, 데이터가 판독될 때, 소스 포인터 RAM(31)의 데이터 출력은 RAM(23)에 어드레스들을 공급한다. 소스 포인터 RAM(31)에는 상기 어드레스를 RAM(23)의 상이한 어드레스에 전달하기 위한 카운터(25)에 의해 어드레스된 위치들 각각에 데이터가 저장되는데, 상기 RAM(23)은 데이터가 판독에 따라 배치되는 상이한 시간 슬롯을 반영한다. 이러한 동작은 전형적으로 시간 슬롯 상호 교환기의 임의의 순차적인 기록/랜덤한 판독 형태로 된다.

시간 슬롯 상호 교환 데이터는 시스템 데이터 버스(39)를 통해 마이크로 프로세서(37)의 제어 하에 소스 포인터 RAM(31)에 기록된다. 제2판독/기록 제어회로(41)의 신호로 인하여, 스위칭 회로(29)는 시스템 어드레스 버스(43)를 소스 포인터 RAM(31)의 어드레스 입력에 연결시킨다. 그로 인해, 마이크로 제어기(37)는 종래의 방법으로 RAM(31)에 데이터를 기록한다.

그러나, 마이크로 제어기 및 타이밍(37)으로부터 직접 제어 회로(45)에 인에이블 또는 칩 선택 신호를 제공하는 것보다, 오히려, RAM(23)이 인에이블되어 전력 제어 RAM(33)에 저장된 데이터에 따라 판독 또는 기록 동작을 실행하는 것이 낮다. 이러한 인에이블 회로(45)는 RAM(33)의 데이터 출력으로 되어 있다. 데이터의 1 비트는 상호 교환기 RAM(23)의 각각의 데이터 위치를 위해 전력 제어 RAM(33)에 저장된다. 실제로, RAM(33)은 RAM(23)으로 비트 맵 처리된다. 동일한 어드레스에서 RAM(23)의 데이터 저장 위치에 대응하는 전력 제어 RAM(33)의 데이터 비트는 RAM(23)의 데이터 저장 위치가 사용되는지 또는 사용되지 않는지의 여부를 나타낸다. 따라서, RAM(23)이 어드레스됨과 동시에 전력 제어 RAM(33)이 어드레스되는 경우에, RAM(23)은, 전력 제어 RAM(33)으로부터 판독된 대응하는 비트의 값에 따라, 회로(45)의 제어 신호에 의해서 선택적으로 인에이블 또는 디스에이블된다.

전력 제어 RAM의 사용은, 원한다면, 판독 동작 또는 기록 동작 중 한 동작으로 제한될 수 있지만, 최대 전력을 세이브하기 위하여 그와 같은 두 가지 동작 동안 모두에 이용되는 것이 바람직하다. 제1도의 시스템에서 상기 동작을 모두 실행하기 위하여, 두 개의 전력 제어 RAM 세그먼트가 필요한데, 하나는 RAM(23)에 기록하기 위한 것이고, 다른 하나는 RAM으로부터 판독하기 위한 것이다. 그러한 세그먼트는 회로(35)에서 판독/기록 제어 신호에 의해 선택되는데, 다른 어드레스 비트에 의해 선택되는 것이 바람직하다. 따라서, 어드레스 카운터(25)의 출력은 데이터 RAM(23)에서 실행되는 동작에 따라 전력 제어 RAM(33)의 판독 또는 기록 세그먼트에 적용된다.

동일한 방법으로 전력 제어 RAM(33)에 데이터가 기록되고, 동시에 마이크로제어기(37)의 제어 하에 소스 포인터 RAM(31)에 데이터가 기록된다. 동작하는 전화 통신 단말기에 있어서, 가입자가 추가되거나 가입자 라인의 지정이 변경될 때나 언제든지 데이터가 기록되고, 또는 가입자의 신호들과 광학 섬유 링크 상의 신호들 사이의 시간 슬롯의 상호 교환을 원할 때 언제든지 데이터가 기록된다. 상기 방식으로 데이터가 RMA(31 및 33)에 저장되면, RAM(23)은 자동적으로 순화하여, 동작하는 전화 채널들의 원하는 시간 슬롯 상호 교환을 제공하고, 사용되지 않는 통신 채널에 대응하는 데이터 위치에서 RAM(23)에 기록 및 판독을 디스에이블시킨다. 정적 RAM은 판독 및 기록 동작 동안에 그들 대부분의 전력을 소비하기 때문에, 데이터가 존재하지 않을 때 주어진 메모리 어드레스로부터 판독 및 그 어드레스에 기록되는 것을 방지하여 대량의 전력을 절약할 수 있다.

이러한 기술은 광학 섬유 링크의 대역폭(개별 전화 채널 수)내의 큰 차이가 있는 경우에 특히 유리하고, 인터페이스(17)를 통해 가입자들에 이용될 수 있다. 그러한 차이는 발명자인 Thomas R. Eames에 의해 1990년 10월 15일자로 출원된 특허 출원 제 07/597.061 호의 "Subscriber Interface for a Fiber Optic Communications Termainal"에 기재되어 있는 시스템에 기술되어 있다. 이러한 시스템에 있어서, 상이한 형태들의 가입자 전화 회로들의 여러 조합에 있어 여러 융통성과 이용 가능한 선택을 제공하기 위하여, 가입자 인터페이스(17)에 이용될 수 있는 채널의 수는 광학 섬유 통신 메채(13 및 15)에 의해 전달되는 수배의 채널들이 된다. 사실, 인터페이스(17)를 통하여 작동될 수 있는 가입자 전화 회로의 최대 수는 섬유 광학 링크의 용량을 초과할 수 없지만, 인터페이스(17)에 제공되는 부가된 대역폭 용량은 큰 융통성을 허용한다. 이는 가입자 인터페이스(17)에 제공된 많은 채널 수 각각에 대해 충분한 데이터 저장 위치를 데이터 RAM(23)에 포함할 수 있어야 함을 의미한다. 그러나, 그들 RAM(23)의 데이터 위치들의 일부만이 광학 섬유 링크에 의해 전달될 수 있는 채널 수에 대응하는 최대 수로 언제든지 이용된다. 따라서, 대부분 사용되지 않은 데이터 위치들을 어드레스할 때 RAM(23)에 의해 전력 소비를 회피함으로써, 자신의 전력의 필요성 및 큰 열 발생을 감소시킨다.

또한, 본 발명의 전력 관리 기술은 단일 전력 제어 RAM(33)이 다수의 시간 슬롯 상호 교환기 RAM을 제어하는 경우, 즉 데이터 RAM(23)이 2개가 되는 경우(도시하지 않음)에 매우 유리하게 될 수 있다. 비록, 동일한 데이터가 RAM들 각각에 기록될 수 있어도, 그들 RAM들 중 하나만이 판독하게 된다. 전력 제어 RAM은 나머지 RAM들로부터 발생하는 전력-소비하는 판독 동작을 방지하는데 이용될 수 있다.

물론, 전력 제어 RAM(33)을 포함시키는 것은 전력을 소비하여 열을 발생하는 장치를 포함시키는 것이다. 그러나, RAM(23)의 각각의 데이터 저장 위치에 1 비트만이 제공되기 때문에, 그러한 네트 효과(net effect)는 특히, RAM(23)의 적은 비율의 어드레스 가능한 데이터 위치가 이용될 때, 전체의 전력 소비 및 열 발생을 감소시키는 것이다. 전력 제어 RAM(33)에는 다수의 비트-폭, 통상 바이트 폭 메모리를 이용하는 것이 바람직하다. 따라서, 다수의 전력 제어 비트는 메모리로부터 단일 판독 동작으로 판독된다. 모든 판독 비트들이 동시에 이용되지 않는 경우에, 그들 비트는 레지스터(도시하지 않음)에 저장되어 동시에 한번 액세스된다.

또한, 제1도에 도시한 것 처럼, 회로(45)의 전력 제어 RAM의 출력 데이터는, 데이터가 저장되어 있는 어드레스에서 RAM(23)의 판독 동작 동안 소스 포인터 RAM(41)을 인에이블하고, RAM(23)의 어드레스된 데이터 위치가 이용되지 않을 때 소스 포인터 RAM(31)을 디스에이블하는 역할을 한다. 따라서, RAM(23)에 대해 기술된 것과 같은 방법으로 RAM(31)에 대한 액세스를 제어하는데 있어 부가적인 전력을 절약할 수 있다.

제2도 및 제3도는 RAM(23)의 판독 동작 및 기록 동작 각각의 동안에 제1도의 시스템의 주요 동작을 설명한다. 제2도에 있어서, 데이터 프레임(51)은 상이한 전화기 채널이 디지털 샘플을 각각 전달하는 다수의 순차적인 시간 슬롯을 포함한다. 본 예에 있어서, 시간 슬롯(7)은 한 샘플을 포함하는 것으로 되시되어 있고, 시간 슬롯(10)은 이용되지 않는 것으로 도시되어 있다. 제1도의 시스템에 의해 데이터 메모리(23)에 상술한 프레임이 기록될 때, 카운터(25)는 시간 슬롯(7)의 데이터가 제2도에 설명된 메모리 스페이스내의 위치(7)에 기록되도록 한다. 위치(10)는 이용되지 않는다. 데이터 RAM(23)은, 메모리 스페이스(53)에서 설명된 것 처럼, 설정된 RAM(33)내의 전력 제어 비트에 의해 위치(7)에 데이터를 기록되도록 인에이블 된다. 그러나, 카운터가 어드레스(10)에 부가할 때, 본 예에 있어서, RAM(33)내의 어드레스에 저장된 전력 제어 비트는 데이터 RAM(23)은 인에이블시키지 못하는데, 그 이유는 전력 제어 비트는 설정되지 않는 것으로 설명되었기 때문이다. 기록 동작 동안에 데이터 RAM(23)에 의해 통상적으로 소비된 전력은 절약된다.

유사하게, 제3도에 설명된 바와 같이, 판독 동작에서는 데이터 RAM(23)의 이용되지 않는 동일한 위치(10)가 어드레스될 때 전력을 절약한다. 판독 동작에 있어서, 카운터(25)의 순차적 어드레스는 데이터 RAM(23)을 어드레스하기 이전에 소스 포인터 RAM(31)에 의해 변경된다. 본 예에 있어서, RAM(23)을 어드레스하기 이전에 소스 포인터 RAM(31)에 의해 변경된다. 본 예에 있어서, RAM(23)으로부터 판독되는 데이터 프레임(55)은 위치(7)에서 데이터를 시간 슬롯(15)으로 판독한다. 이러한 변경은 소스 포인터 RAM(31)에 의해 이루어진다. 카운터(25)가 시간 슬롯(15)에 도달할 때, 소스 포인터 RMA(31)로부터 위치(7)의 데이터값을 판독한다. 따라서, 위치(7)의 데이터는 판독되는프레임의 시간 슬롯(15)에 배치된다. 데이터 RAM(23)은, RAM(33)의 메모리 스페이스(57)에 의해 표시된 바와 같이, 어드레스(15)에서 설정된 전력 제어 비트를 갖는 전력 제어 RAM(33)의 판독 세그먼트에 의해 작동된다.

유사하게, 데이터 RMA(23)의 사용되지 않는 위치(10)는, 본 예에 있어서, 출력 데이터 프레임(55)의 시간 슬롯(3)에 동일한 형태로 맵 처리된다. 즉, 순차적인 어드레스 카운터(25)가 카운트(10)에 도달할 때, 소스 포인터 RAM에 의해 시간 슬롯(3)으로 변경되지만, 어드레스가 데이터 RAM(23)에 제공될 때, 위치(3)내의 설정되지 않은 비트는 액세스 시간 동안에 데이터 RAM을 디스에이블 시킨다.

비록, 본 발명이 양호한 실시예에 따라 설명되었지만, 본 발명은 첨부된 청구 범위의 전체 범위내의 보존을 위해 제공되었음을 알 수 있다.

제1도는 본 발명의 전력 제어 특성을 실행하는 시간 슬롯 상호 교환기(time slot interchanger)의 블록도.

제2도는 제1도의 시스템에서 기록 동작을 개념적으로 설명하는 도면.

제3도는 제1도의 시스템에서 판독 동작을 개념적으로 설명하는 도면.

* 도면의 주요부분에 대한 부호의 간단한 설명

21 : 버스 25 : 카운터

27, 29 : 스위칭 회로 41 : 제어 회로

Claims (9)

1. 입력 및 출력 시간 다중화된 신호들(incoming and outgoing time multiplexed signals) 사이에서 개별 통신 채널 시간 슬롯의 순서를 상호 교환하도록 적응된 디지털 통신 단말기에 있어서, 상기 입력 또는 출력 신호들 중 한 신호에서 적어도 개별 시간 슬롯의 최대 수와 동일한 개별 어드레스 가능한 데이터 저장 위치의 수를 갖는 랜덤 액세스 메모리, 상기 입력 및 출력 신호들 중 한 신호와 메모리 사이에서 제 1 데이터 동작을 실행하기 위해 상기 개별 메모리 저장 위치를 순차적으로 어드레스하는 수단, 상기 입력 및 출력 신호들 중 한 신호와 상기 메모리 사이에서 제 2 데이터 동작을 실행하기 위해 프리세트, 비순차 패턴에 따라 상기 개별 메모리 저장 위치들을 어드레스하는 수단과, 상기 제 1 및 제2 데이터 동작 중 적어도 한 동작의 메모리 저장 위치 어드레스들에 응답하여 어드레스된 데이터 저장 위치가 이용되지 않을 때 상기 메모리를 디스에이블하기 위한 수단을 포함하는 디지털 통신 단말기.
2. 제1항에 있어서, 상기 디스에이블 수단은 상기 제 1 및 제 2 데이터 동작 실행 수단 모두의 메모리 저장 위치 어드레스들에 응답하여 어드레스된 데이터 저장 위치가 이용되지 않을 때 상기 메모리를 디스에이블하기 위한 수단을 포함하는 디지털 통신 단말기.
3. 제2항에 있어서, 상기 제 1 데이터 동작은 상기 메모리에 데이터를 기록하는 것을 포함하고, 상기 제 2 데이터 동작은 상기 메모리로부터 데이터를 판독하는 것을 포함하는 디지털 통신 단말기.
4. 제1항에 있어서, 상기 제 1 및 제 2 데이터 동작을 실행하는 수단 중 오직 한 수단의 메모리 저장 위치 어드레스들에 응답하여 상기 제 2 데이터 동작 수단을 디스에이블하는 수단을 더 포함하는 디지털 통신 단말기.
5. 제1 최대 시간 다중화된 채널 용량을 갖는 트렁크 라인과 상기 제 1 최대 시간 다중화된 채널 용량보다 충분히 큰 제 2 시간 다중화된 채널 용량을 갖는 인터페이스의 개별 통신 시간 슬롯 할당을 상호 교환하도록 적응된 디지털 통신 단말기에 있어서, 적어도 상기 제 2 채널 용량과 동일한 개별 어드레스 가능한 데이터 저장 위치의 수를 가지고, 제 1 채널 용량을 초과하는 데이터 저장 위치의 수를 제공하는 제 1 메모리, 상기 인터페이스와 트렁크 사이에서 채널의 변경 시간 슬롯을 나타내는 테이블을 포함하고, 상기 제 1 메모리에 접속 가능한 제 2 메모리, 고정된 순서로 상기 제 1 메모리 데이터 저장 위치까지 카운트하는 것을 특징으로 하고, 상기 제 1 및 제 2 메모리에 접속 가능한 어드레스 카운터, 상기 제 1 메모리에 동작 가능하게 접속되어, 상기 제 2 메모리 또는 상기 어드레스 카운터 중 하나의 어드레스 출력에 따라 상기 가입자 인터페이스와 트렁크의 통신 채널의 데이터를 기록 및 판독하기 위한 수단과, 상기 어드레스 카운터에 응압하여, 사용되지 않는 어드레스 데이터 저장 위치가 어드레스될 때 상기 제 1 메모리를 디스에이블하여, 데이터가 제 1 메모리에 기록 또는 제 1 메모리로부터 판독되지 않는 동안 상기 제 1 메모리의 전력 소비를 감소시키기 위한 수단을 포함하는 디지털 통신 단말기.
6. 제5항에 있어서, 상기 디스에이블 수단은 상기 제 1 메모리를 선택적으로 디스에이블하도록 접속 가능한 데이터 출력과 상기 어드레스 카운터에 접속 가능한 어드레스 입력을 갖는 제 3 메모리를 포함하고, 상기 제 3 메모리는 대응하는 제 1 메모리 위치가 사용되는지 또는 사용되지 않는지의 여부를 나타내는 제 1 메모리의 어드레스 가능한 데이터 위치들 각각에 대응하는 적어도 하나의 데이터 비트를 포함하는 디지털 통신 단말기.
7. 제5항에 있어서, 상기 어드레스 카운터에 응답하여 상기 제 1 메모리의 사용되지 않는 어드레스 데이터 저장 위치가 어드레스될 때 상기 제 2 메모리를 디스에이블하기 위한 수단을 더 포함하는 수단을 포함하는 디지털 통신 단말기.
8. 제5항에 있어서, 상기 제 1 메모리는 주로 정적 랜덤 액세스 메모리로 구성되는 디지털 통신 단말기.
9. 랜덤 액세스 메모리와 이 메모리에 접속된 수단을 포함하여 선정된 순서로 메모리의 데이터 저장 위치를 어드레스하기 위한 시스템에서, 상기 메모리는 대기 모드 상태에 있을 때 적은 전력을 소비하고, 어드레스된 데이터 저장 위치에 대한 판독 또는 기록 동작을 실행하기 위해 인에이블될 때 많은 전력을 소비하는 형태로 되어 있고, 상기 메모리에 의해 소비되는 전력을 보존하는 방법에 있어서, 상기 선정된 순서내의 개별 메모리 데이터 저장 위치의 어드레스들에 의해, 사용되는 데이터 저장 위치와 사용되지 않는 데이터 저장 위치에 관한 목록(record)을 유지하는 단계, 상기 메모리 데이터 저장 위치가 사용되거나 사용되지 않는지의 여부를 결정하기 위해 선정된 순서내의 메모리 데이터 저장 위치가 어드레스될 때 상기 기록을 참조하는 단계와; 상기 어드레스된 데이터 저장 위치가 이용될 때 상기 메모리를 인에이블하고, 상기 어드레스된 데이터 저장 위치가 사용되지 않을 때 메모리를 디스에이블하는 단계를 포함하는 메모리 소비 전력 보존 방법.