JPS5979697A - 通話路メモリ制御方式 - Google Patents
通話路メモリ制御方式Info
- Publication number
- JPS5979697A JPS5979697A JP18873082A JP18873082A JPS5979697A JP S5979697 A JPS5979697 A JP S5979697A JP 18873082 A JP18873082 A JP 18873082A JP 18873082 A JP18873082 A JP 18873082A JP S5979697 A JPS5979697 A JP S5979697A
- Authority
- JP
- Japan
- Prior art keywords
- control
- memory
- cmp
- enbp
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は時分割交換機における通話路制御方式％式％
（２）技術の背景
一般に時分割交換方式における回線交換部は通話路メモ
リと該通話路メモリへのランダムリード寸たばランダム
ライトの制御を行なう制御メモリとより構成さ扛る。−
例として第１図ζこ時分割交換機の構成図を示す。電話
機端末ＰＦ、〜ＰＦ’ｎ−１等の周辺装置からの通信情
報は各端末を収容するハイウェイＨＷ内のタイムスロッ
トに入ｎ、らｎ２、多重化装置ＭＰＸで多重化してダ倹
機の通話路メモＩＪＳＰＭへ送られる。この通話路メモ
’ＪＳＰＭの交換側ｆＩｌ！′ｌば読出し用制御メモリ
ＣＭＲ，！込み粗細制御メモリＣＭｗ等の制御メモリＡ
こより出力ぢれる゛アドレス情報により曹込み、あるい
は読出しが行なわれ、タイムスロットの入替えが行なわ
れる。
リと該通話路メモリへのランダムリード寸たばランダム
ライトの制御を行なう制御メモリとより構成さ扛る。−
例として第１図ζこ時分割交換機の構成図を示す。電話
機端末ＰＦ、〜ＰＦ’ｎ−１等の周辺装置からの通信情
報は各端末を収容するハイウェイＨＷ内のタイムスロッ
トに入ｎ、らｎ２、多重化装置ＭＰＸで多重化してダ倹
機の通話路メモＩＪＳＰＭへ送られる。この通話路メモ
’ＪＳＰＭの交換側ｆＩｌ！′ｌば読出し用制御メモリ
ＣＭＲ，！込み粗細制御メモリＣＭｗ等の制御メモリＡ
こより出力ぢれる゛アドレス情報により曹込み、あるい
は読出しが行なわれ、タイムスロットの入替えが行なわ
れる。
即ち、第１し１は通話路メモリ１段（Ｔ１段）の構成例
であり、時分割多重装置ＭＰＸにより時分割多重化さ扛
たＰＣＭデータは書き込み用制御メモリＣＭｗより送ら
れてくるアドレスζこより迫話路メモリＳＰＭ上に書込
まｎる。また読出し粗細制御メモリＣＭＲより送られて
くるアドレスに従い通話路メモＩＪＳＰＭ上より読出さ
れ、回線交換（タイムスロットの入れ換え）が行なわれ
、多重化分離化装置（ＤＭＰＸ）へ送出さｎる。
であり、時分割多重装置ＭＰＸにより時分割多重化さ扛
たＰＣＭデータは書き込み用制御メモリＣＭｗより送ら
れてくるアドレスζこより迫話路メモリＳＰＭ上に書込
まｎる。また読出し粗細制御メモリＣＭＲより送られて
くるアドレスに従い通話路メモＩＪＳＰＭ上より読出さ
れ、回線交換（タイムスロットの入れ換え）が行なわれ
、多重化分離化装置（ＤＭＰＸ）へ送出さｎる。
ここで制御装置ＣＣと端末間の制御信号の授受の為に送
出信号用メモリＳＳＭ及び受信信号用メモ＋７ ＲＳ
Ｍが用いられる。制御１装置ＣＣから端末への制御デー
タは一旦ＳＳＭに蓄積ざ扛、下り）ＳイウェイＨＷの特
定チャネルに挿入ｔｎて通話路メモ１１８ Ｐ Ｍに書
込まれる。そして、加入者回線の交排と同様ｌこ制商１
メモＩＪＣＭからの回線交換指定ｌこ従い各端又は端末
制御部へ制御データが送られる。
出信号用メモリＳＳＭ及び受信信号用メモ＋７ ＲＳ
Ｍが用いられる。制御１装置ＣＣから端末への制御デー
タは一旦ＳＳＭに蓄積ざ扛、下り）ＳイウェイＨＷの特
定チャネルに挿入ｔｎて通話路メモ１１８ Ｐ Ｍに書
込まれる。そして、加入者回線の交排と同様ｌこ制商１
メモＩＪＣＭからの回線交換指定ｌこ従い各端又は端末
制御部へ制御データが送られる。
一方端末から制御装置ＣＣへのデータ等は上りハイウェ
イＨＷの特定チャネルζこ収容されて送らｎ通話路メモ
リＳＰＭＩこ書込まれる。制御メモリＣＭからの回線交
換指定ｌこ従って該データは、受信惰号メモＩＪ ＲＳ
Ｍに蓄積され、制御装置ＣＣより読出さ扛解析さｔし
る。
イＨＷの特定チャネルζこ収容されて送らｎ通話路メモ
リＳＰＭＩこ書込まれる。制御メモリＣＭからの回線交
換指定ｌこ従って該データは、受信惰号メモＩＪ ＲＳ
Ｍに蓄積され、制御装置ＣＣより読出さ扛解析さｔし
る。
従って上記Ｒ８Ｍ、ＳＳＭに割当てら扛ているチャネル
の制御メモリ上のデータはシステムの初期設定時に設定
ざｎ＃持管理さｎなけｎばならない。
の制御メモリ上のデータはシステムの初期設定時に設定
ざｎ＃持管理さｎなけｎばならない。
（３）従来技術と問題点
かかる構成で、回線部とネットワーク（あるいは中央制
御部）との間の情報の授受％Ｌゴ、時分割ハイウェイ上
の特定チャネル（タイムスロット）を使用し、このチャ
ネルに対して固定的あるいは半固定的な回線交換指定を
ＣＭを介して行なう方式が一般にとられている。
御部）との間の情報の授受％Ｌゴ、時分割ハイウェイ上
の特定チャネル（タイムスロット）を使用し、このチャ
ネルに対して固定的あるいは半固定的な回線交換指定を
ＣＭを介して行なう方式が一般にとられている。
この方式ｔこよれば、特にシスデム初Ｍ設定時に特定チ
ャネルに対する回線交換膜をＣＭζこ対して行なわなけ
ればならず（例えば、各端末へ初期設定情報を送るとと
もｔこ、特定情報を各端末の制御装置等に送るため等）
、その設定された値はシステム構成の変更等生じないか
ぎり保持されてい々ければならない。
ャネルに対する回線交換膜をＣＭζこ対して行なわなけ
ればならず（例えば、各端末へ初期設定情報を送るとと
もｔこ、特定情報を各端末の制御装置等に送るため等）
、その設定された値はシステム構成の変更等生じないか
ぎり保持されてい々ければならない。
従って制御メモリの特定のチャネルに対応する領竣は、
初期設定後、保持さＡ、：ｉ込み制御等ζこよる誤：書
込み（メモリ破壊）されないように監視していなけ扛ば
ならず、ハードウェア、ソフトウェアの両方の処理ｌこ
おいて負担となっている。
初期設定後、保持さＡ、：ｉ込み制御等ζこよる誤：書
込み（メモリ破壊）されないように監視していなけ扛ば
ならず、ハードウェア、ソフトウェアの両方の処理ｌこ
おいて負担となっている。
（４） 発明の目的
３一
本発明の目的は、上記従来の問題点を除去するため、時
分割交換機ｌこおける制御メモＩＪｃＭの半固定的−ｆ
７：＝は固２ピ的に使用される回線変換設定データ等を
従来からあるｆｆｆｌｌ ＨメモリＣＭと並列に設置し
たメモリＲＯＭｔこ記憶さセ、Ｒｏｙｎζこ設けた制御
ビットにより、一般端末（加入者電話機等）使用のチャ
ネルと制御用等ｔこ使用ざ扛る固定あるい１丁半固定の
チャネルとを切分け、一般端末の場合はＣＭを、制御用
の場合にはＲＯＭメモリを使用し、通話路メモリを制御
する方式を提供することにある。
分割交換機ｌこおける制御メモＩＪｃＭの半固定的−ｆ
７：＝は固２ピ的に使用される回線変換設定データ等を
従来からあるｆｆｆｌｌ ＨメモリＣＭと並列に設置し
たメモリＲＯＭｔこ記憶さセ、Ｒｏｙｎζこ設けた制御
ビットにより、一般端末（加入者電話機等）使用のチャ
ネルと制御用等ｔこ使用ざ扛る固定あるい１丁半固定の
チャネルとを切分け、一般端末の場合はＣＭを、制御用
の場合にはＲＯＭメモリを使用し、通話路メモリを制御
する方式を提供することにある。
（５）発明の構１’１７
上記目的を達成するために、本発明は制御装置と端末あ
るいは端末制御装置等との間で送受信する制御信号を一
般回線交換情報とともｌこ通話路メモ１月こ格納して回
１線夕換する時分割交換機ζこおいて、通話路メモリへ
アドレス情報を送出する制御メモリを、書込み／請出し
可能なメモリと、書込み専用のメモリとを併置して構成
し、前記制御装ｆｆｊ＋、、、＋１ノ’−＋−＋＋、、
ｊ−ＪＪ−、−−躊ＭＪＩｒしＩ／’１−Ｈ１＝：ゴ４
ｙｌｌ幻ＪゴーＩＩ４− を選択可能とする手段を設けたことを特徴とする。
るいは端末制御装置等との間で送受信する制御信号を一
般回線交換情報とともｌこ通話路メモ１月こ格納して回
１線夕換する時分割交換機ζこおいて、通話路メモリへ
アドレス情報を送出する制御メモリを、書込み／請出し
可能なメモリと、書込み専用のメモリとを併置して構成
し、前記制御装ｆｆｊ＋、、、＋１ノ’−＋−＋＋、、
ｊ−ＪＪ−、−−躊ＭＪＩｒしＩ／’１−Ｈ１＝：ゴ４
ｙｌｌ幻ＪゴーＩＩ４− を選択可能とする手段を設けたことを特徴とする。
（６）発明の構成
以下本発明を実施例によって詳細に説明する。
第２図は本発明の概念図を示す。第２図において制御メ
モリＣＭと並列に制御メモリＣＭＰを侃えＣＭは読出し
書込み自由で゛あるが、ＣＭＰは書出し専用で不揮発性
のメモリ（ＲＯＭ）であり、制御メモリＣＭＰには該メ
モリの有効無効を表示する制御データ部ＥＮＢＰがある
。この制御データ部ＥＮＢＰの出力信号（有効信号）と
、制御装置ＣＣから信号受信分配装置ｓＲＤを介して制
御可能な制御部Ｃ０ＮＴより出方さｎる制＋ＩＩＭＩ伯
号ｌこよりセレクタＳＥＬを起動しＣＭ、ＣＭＰの入力
選択を行なう。尚本図では、シーケンシャルライト／ラ
ンダム？ノードの通話路メモリ制御を考え制御メモリＣ
ＭＷ（第１図参照）はカウンタよりなり・シーケンシャ
ルＣＣよりの指示により制御１ ｉｉＪ能とするための
制御レジスタＥＮＢと＃ Ｅ Ｎ Ｂ 。
モリＣＭと並列に制御メモリＣＭＰを侃えＣＭは読出し
書込み自由で゛あるが、ＣＭＰは書出し専用で不揮発性
のメモリ（ＲＯＭ）であり、制御メモリＣＭＰには該メ
モリの有効無効を表示する制御データ部ＥＮＢＰがある
。この制御データ部ＥＮＢＰの出力信号（有効信号）と
、制御装置ＣＣから信号受信分配装置ｓＲＤを介して制
御可能な制御部Ｃ０ＮＴより出方さｎる制＋ＩＩＭＩ伯
号ｌこよりセレクタＳＥＬを起動しＣＭ、ＣＭＰの入力
選択を行なう。尚本図では、シーケンシャルライト／ラ
ンダム？ノードの通話路メモリ制御を考え制御メモリＣ
ＭＷ（第１図参照）はカウンタよりなり・シーケンシャ
ルＣＣよりの指示により制御１ ｉｉＪ能とするための
制御レジスタＥＮＢと＃ Ｅ Ｎ Ｂ 。
ＥＮＢＰの選択回路５ＥＬ１．制ｆａｓＣＣｉ−［：）
（ＤＣＭ、ＣＭＰ、ＥＮＢ、ＥＮＢＰを選択制御可能
とするｌ１ｌｌσ１ルジスタＣＮＴ Ｒ，各ゲート回路
Ｇ１−Ｇ、、４−１セレクタ５ＥＬＯ等を備えている。
（ＤＣＭ、ＣＭＰ、ＥＮＢ、ＥＮＢＰを選択制御可能
とするｌ１ｌｌσ１ルジスタＣＮＴ Ｒ，各ゲート回路
Ｇ１−Ｇ、、４−１セレクタ５ＥＬＯ等を備えている。
そこで通話路メモリＳＰＭへの了ドレス情報（７ｉＩ制
御データ）を送出する際（こ制御装置ＣＣより制御レジ
スタＣＮＴＲヘセットする指示データ番こより次の３ｆ
ｉｌｉ類のｆｆｆｌ制御が可能となる。
御データ）を送出する際（こ制御装置ＣＣより制御レジ
スタＣＮＴＲヘセットする指示データ番こより次の３ｆ
ｉｌｉ類のｆｆｆｌ制御が可能となる。
■ ｆｆ１ｉ制御メモリＣＭＰと制御メモリＣＭの併用
■ 制御メモリＣＭのみ使用 ■ 制御メモリＣＭＰのみ使用 −−−−四 第３図は本発明の通話路メモリを制御する回路部分の詳
細構成図である。第２図と同様本図においても、時分割
交換機Ｔ１段（時間スイッチ１段構成）のシーケンシャ
ルライト／ランダムリードの構成の例を示し、通話路メ
モＩＪＳＰＭへのシーケンシャルライト用及び制御メモ
リＣＭからのシーケンシャルロード用カウンターは公知
として省略しである。先に訝明したようにＣ八りＰは新
しく設けた制■（メモリで、従来の制御メモリＣＭに訃
いて、固定的／半固定的な回線９換データとじて収容し
ていたデータを同一のアドレスに収容するものである。
■ 制御メモリＣＭのみ使用 ■ 制御メモリＣＭＰのみ使用 −−−−四 第３図は本発明の通話路メモリを制御する回路部分の詳
細構成図である。第２図と同様本図においても、時分割
交換機Ｔ１段（時間スイッチ１段構成）のシーケンシャ
ルライト／ランダムリードの構成の例を示し、通話路メ
モＩＪＳＰＭへのシーケンシャルライト用及び制御メモ
リＣＭからのシーケンシャルロード用カウンターは公知
として省略しである。先に訝明したようにＣ八りＰは新
しく設けた制■（メモリで、従来の制御メモリＣＭに訃
いて、固定的／半固定的な回線９換データとじて収容し
ていたデータを同一のアドレスに収容するものである。
甘だ制御メモリＣＭＰＩこは制御メモリＣＭとの併用動
作を行々うときに、制御メモリＣＭＰのデータを有効と
するかの制御データ部ＥＮＢＰとを備える。また制御デ
ータ部ＥＮＢＰの制御データを無視し制御部捷ず制御レ
ジスタＣＮＴＲのｌ＋２１．２０ ′１２ビット情報中
２ｃ′ヒツトの値でＩＩ ＯＩＩをＥＮＢＰ、” １
”をＥＮＢｉｎ対応付け、セレクタ５ＥＬＩを制御する
ものとする。
作を行々うときに、制御メモリＣＭＰのデータを有効と
するかの制御データ部ＥＮＢＰとを備える。また制御デ
ータ部ＥＮＢＰの制御データを無視し制御部捷ず制御レ
ジスタＣＮＴＲのｌ＋２１．２０ ′１２ビット情報中
２ｃ′ヒツトの値でＩＩ ＯＩＩをＥＮＢＰ、” １
”をＥＮＢｉｎ対応付け、セレクタ５ＥＬＩを制御する
ものとする。
制御レジスタＣＮＴＲＩこ１１１０１１が設定されてい
る場合； （イ）制御メモリＣＭＰの制御データ１ＥＮＢｐが１°
ＯＩＩのとき、セレクタ５ＥＬＯの入力が１０１′１と
なり制御メモリＣＭＰの内容が通話路メモリの読出しア
ドレスとなる。
る場合； （イ）制御メモリＣＭＰの制御データ１ＥＮＢｐが１°
ＯＩＩのとき、セレクタ５ＥＬＯの入力が１０１′１と
なり制御メモリＣＭＰの内容が通話路メモリの読出しア
ドレスとなる。
（ロ）制御データ部ＥＮＢＰがＮｉｌｏのとき、５ＥＬ
Ｏ入力が°’ ｏ ｏ ”となり制御メモリＣＭの内容
が通話路メモリの耽出しアドレスとなる。
Ｏ入力が°’ ｏ ｏ ”となり制御メモリＣＭの内容
が通話路メモリの耽出しアドレスとなる。
制御レジスタＣＮＴＲに°１ｏ１１“が設足さ扛ている
場合； ＝７− （ハ）制御レジスタＥＮＢがＩＩ ＯＩＩのときセレク
タ５ＥＬＯの入力が°゛０１°°となり上記（イ）と同
じとなる。
場合； ＝７− （ハ）制御レジスタＥＮＢがＩＩ ＯＩＩのときセレク
タ５ＥＬＯの入力が°゛０１°°となり上記（イ）と同
じとなる。
に）制御レジスタＥＮＢが１１′のとき５ＥＬＯ人力が
°′００°゛となり上記（ロ）と同じとなる。
°′００°゛となり上記（ロ）と同じとなる。
制御レジスタＣＮＴＲにＩＩ ＯＯＩＩが設定さ扛た場
合； （＝ｔｌ ＥＮＢ、ＥＮＢＰ（７）内容ｔコ関係なく
、５ＥＬＯ入力が１１１０１＋となり、制御メモリＣＭ
だけｔこよる制御となる。
合； （＝ｔｌ ＥＮＢ、ＥＮＢＰ（７）内容ｔコ関係なく
、５ＥＬＯ入力が１１１０１＋となり、制御メモリＣＭ
だけｔこよる制御となる。
制御レジスタＣＮＴＲにＩＩ １１１＋が設定さｎた場
合； （へ） ＥＮＢ、ＥＮＢＰの内容に関係なく、５ＥＬＯ
入力がＩＩ １１１＋となり制御メモリＣＭＰだけによ
る制御となる。
合； （へ） ＥＮＢ、ＥＮＢＰの内容に関係なく、５ＥＬＯ
入力がＩＩ １１１＋となり制御メモリＣＭＰだけによ
る制御となる。
従って表−１の如く制御されることｌこなる。
８−
表 １
斯して、通話路メモリは通常加入者間の回線交換では制
御メモリＣＭを、制御データ等を制御装置と端末あるい
は端末装置等で交換する際には制御メモリＣＭＰを使用
する等、使い分けることｌこより、制御用ｌこ割当てら
ｎたタイムスロットｆこ使用する固定〆半固定的アドレ
スをＲＯＭ化でき、従来のメモリ破壊の心配もなくなる
。
御メモリＣＭを、制御データ等を制御装置と端末あるい
は端末装置等で交換する際には制御メモリＣＭＰを使用
する等、使い分けることｌこより、制御用ｌこ割当てら
ｎたタイムスロットｆこ使用する固定〆半固定的アドレ
スをＲＯＭ化でき、従来のメモリ破壊の心配もなくなる
。
同、本発明の実施例では、制御メモリＣＭＰ内ζこ制御
データ部ＥＮＢＰを備え、さら（こ制御装置ＣＣより直
接制御メモＩＪＣＭ、ＣＭＰを選択可能なように制御レ
ジスタＥＮＤ、ＣＮＴＲを備えているが、種々変形（ゴ
考えられる。そこで本発明の最も着目すべき点は、 第１に、従来の回線交換情報の設定（こおいて、固定又
は半固定スイッチング用の情報をも制御メモリ、特に書
込み変更可能々メモ１月こ設定したいたのを、本発明で
は新らた番こ制御メモＩＪＣＭＰを備え、このメモリＣ
ＭＰｆＲＯＭメモリ等不揮発性メモリとし、上記制御情
報を格納するようにし、メモリの構成としてはＣＭＰ、
ＣＭとも同構成（但しＣＭの経時に変化するデータは異
なる）としたこと。
データ部ＥＮＢＰを備え、さら（こ制御装置ＣＣより直
接制御メモＩＪＣＭ、ＣＭＰを選択可能なように制御レ
ジスタＥＮＤ、ＣＮＴＲを備えているが、種々変形（ゴ
考えられる。そこで本発明の最も着目すべき点は、 第１に、従来の回線交換情報の設定（こおいて、固定又
は半固定スイッチング用の情報をも制御メモリ、特に書
込み変更可能々メモ１月こ設定したいたのを、本発明で
は新らた番こ制御メモＩＪＣＭＰを備え、このメモリＣ
ＭＰｆＲＯＭメモリ等不揮発性メモリとし、上記制御情
報を格納するようにし、メモリの構成としてはＣＭＰ、
ＣＭとも同構成（但しＣＭの経時に変化するデータは異
なる）としたこと。
第２Ｉこ制御メモリＣＭＰと制御メモリＣＭといずれの
データを有効とするかの選択手段をもたせたこと。
データを有効とするかの選択手段をもたせたこと。
第３ζこ制御メモリＣＭＰと制御メモリＣＭＱ使用、選
択粂件を種々変更可能なよう（こフレキシブル性をもた
せること。
択粂件を種々変更可能なよう（こフレキシブル性をもた
せること。
にある。尚本発明（・ゴ第１．第２を満足するものであ
わ、げ、必らずしも第３功を必須とするものでげない。
わ、げ、必らずしも第３功を必須とするものでげない。
（７）発明の効果
９土詩明したようｌこ、本発明によ扛げ］朗話路メモリ
の特定のチャネルｌこ固定的に制御データ等を格納する
制御において、通話路メモリの該当アドレス情報は破壊
されることなく制御メモ１月こ格納、保持ができ、また
制御メモリの使用方法を変更する際にも制御装置からの
選択で容易にできる。
の特定のチャネルｌこ固定的に制御データ等を格納する
制御において、通話路メモリの該当アドレス情報は破壊
されることなく制御メモ１月こ格納、保持ができ、また
制御メモリの使用方法を変更する際にも制御装置からの
選択で容易にできる。
第１図は従来ある時分割交換機のシステム構成図、第２
図は本発明の通話路制御方式を説明する概念図、用３図
は本発明の通話路制御方式の一実施例である詳細構１’
ｉＳｊ図である。 Ｓ Ｐ Ｍ ；通話路メモリ、ＳＳＭ；送信信号用メモ
リ、Ｒ８ＭＳ受倍悟号用メモリ、ＣＭ；制御メモリ、Ｃ
ＭＰ：制御メモリ、ＣＮＴＲ：制御１］レジ＝１１− スタ、ＣＣ；制？ｉＩｌ装置。 １２−
図は本発明の通話路制御方式を説明する概念図、用３図
は本発明の通話路制御方式の一実施例である詳細構１’
ｉＳｊ図である。 Ｓ Ｐ Ｍ ；通話路メモリ、ＳＳＭ；送信信号用メモ
リ、Ｒ８ＭＳ受倍悟号用メモリ、ＣＭ；制御メモリ、Ｃ
ＭＰ：制御メモリ、ＣＮＴＲ：制御１］レジ＝１１− スタ、ＣＣ；制？ｉＩｌ装置。 １２−
Claims (1)
- 制御装置と端末あるいは端末制御装置等との間で送受信
する制御信号を一般回線交換情報とともζこ通話路メモ
リに格納して回線交換する時分割交換機Ｅこおいて、通
話路メモリへアドレス情報を送出する制御メモリを、書
込み／読出し可能々メモリと、書込み専用のメモリとを
併置して構成し、前記制御装置から設定さ扛た指示情報
ｌこより前記制御メモリを選択可能とする手段を設けた
ことを特徴とする通話路メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18873082A JPS5979697A (ja) | 1982-10-27 | 1982-10-27 | 通話路メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18873082A JPS5979697A (ja) | 1982-10-27 | 1982-10-27 | 通話路メモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5979697A true JPS5979697A (ja) | 1984-05-08 |
| JPH0139277B2 JPH0139277B2 (ja) | 1989-08-18 |
Family
ID=16228770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18873082A Granted JPS5979697A (ja) | 1982-10-27 | 1982-10-27 | 通話路メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979697A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110395A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 回線接続方式 |
| JPS61236297A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 時間スイツチ回路 |
| JPS63164551A (ja) * | 1986-12-25 | 1988-07-07 | Nec Corp | 時分割通話路スイツチ |
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
| EP0483458A2 (en) * | 1990-10-29 | 1992-05-06 | Dsc Communications Corporation | Power reduction technique for a time slot interchanger in the subscriber interface |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730489A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Time-division memory system |
-
1982
- 1982-10-27 JP JP18873082A patent/JPS5979697A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730489A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Time-division memory system |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110395A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 回線接続方式 |
| JPS61236297A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 時間スイツチ回路 |
| JPS63164551A (ja) * | 1986-12-25 | 1988-07-07 | Nec Corp | 時分割通話路スイツチ |
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
| EP0483458A2 (en) * | 1990-10-29 | 1992-05-06 | Dsc Communications Corporation | Power reduction technique for a time slot interchanger in the subscriber interface |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0139277B2 (ja) | 1989-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4257119A (en) | PCM switching system for wide and narrow band signals | |
| US4546468A (en) | Switching network control circuit | |
| US4280217A (en) | Time division switching system control arrangement | |
| JPS5854540B2 (ja) | 放送能力を具えた会議システム | |
| JPS5979697A (ja) | 通話路メモリ制御方式 | |
| EP0027042A2 (en) | A network connection system | |
| US6160807A (en) | Timeslot interchange network | |
| US3940564A (en) | Time division multiplex system with conference link | |
| JPS6130799B2 (ja) | ||
| JPS5823990B2 (ja) | 会議通話方式 | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JP3416195B2 (ja) | 構内ディジタル電子交換機のｐｂ信号送出方法 | |
| JP2621602B2 (ja) | Ｉｓｄｎ用宅内装置 | |
| JPS60137197A (ja) | 通話路根定接続方式 | |
| JPS58115965A (ja) | 通話路試験方式 | |
| JPS5939191A (ja) | 制御信号分配方式 | |
| JPS5854714B2 (ja) | ネットワ−ク切断方式 | |
| JPS5850477B2 (ja) | 電子交換機装置 | |
| JPH0120584B2 (ja) | ||
| JPS5834697A (ja) | 信号制御方式 | |
| JPS63244946A (ja) | 時分割多重化伝送システム | |
| JPS6121036B2 (ja) | ||
| JPS642319B2 (ja) | ||
| JPS637520B2 (ja) | ||
| JPS5839159A (ja) | 時分割形信号音送出方式 |