JPS6130799B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割メモリ方式に関し、例えばデイ
ジタル交換機の時分割スイツチの入出力部に位置
する時間スイツチに含まれる通話路メモリの一部
を非通話路データ用のメモリとした時分割メモリ
方式に関する。

〔従来の技術〕

一般にデイジタル回線においては、多数の加入
者に接続された回線対応部の間にTST構成の通
話路装置が設けられている（日経エレクトロニク
ス1979年６月25日号第56頁ないし61頁参照）。そ
こで、通話路装置を中心として、その入力側の回
線対応部においては、多数の加入者回線を１本の
ハイウエイに集線する。このハイウエイを伝送さ
れるデータは例えば128チヤンネルといつた所定
数のチヤンネルで１フレームが構成されている。
データの１フレームには、通話に必要な、例えば
音声データの如き、通話路データと、回線の制御
に必要な、例えばオンフツクデータの如き、非通
話路データとがそれぞれ所定のチヤンネルに割り
当てられている。出力側の回線対応部は１本のハ
イウエイからのデータを多数の加入者に分配す
る。

〔発明が解決すべき問題点〕

回線対応部間でデータの送受信を行う場合、従
来は入力側の回線対応部からハイウエイを介して
伝送される通話路データと非通話路データのう
ち、非通話路データを抜き取つて、通話路データ
のみを通話装置内の時分割スイツチ内の通話路メ
モリに入力し、非通話路データは通話路メモリと
は別の専用の非通話路メモリに入力していた。ま
た出力側の回線対応部においても、時分割スイツ
チ内の通話路メモリからの通話路データと専用の
非通話路メモリからの非通話データとを１本のハ
イウエイに挿入して出力側の回線対応部に入力し
ていた。従つて従来方式によれば、非通話路デー
タ専用のメモリが必要であり価格が高くなるとい
う問題点があつた。また、通話路データの制御と
非通話路データの制御を別々に行わなければなら
ず、データの送受信の制御が複雑になるという問
題点もあつた。

本発明は上記の従来方式における問題点にかん
がみてなされたものであり、その目的は、時間ス
イツチに含まれる通話路メモリの一部を非通話路
データ用のメモリとして用いることにより、メモ
リの数を削減し、それにより通話路装置の価格を
低減し、あわせてデータの送受信の制御を簡単に
することにある。

〔問題点を解決するための手段〕

上記本発明の目的を達成するために、本発明
は、複数の加入者回線を接続する回線対応部と、 複数の通話用チヤンネルと制御用チヤンネルと
を多重化したハイウエイにより前記回線対応部と
接続され、前記加入者回線に対応する通話路メモ
リと、 前記通話路メモリの書込み或いは読出し制御ア
ドレスを格納するカウンタ及び保持メモリを備
え、 前記カウンタ及び保持メモリから出力されるア
ドレス情報により通話路メモリの書込み或いは読
出しを制御して前記ハイウエイ上の通話用チヤン
ネルの変換を行い、制御用チヤンネルの情報は前
記回線対応部と信号制御装置との間で送受信され
る時分割交換システムにおいて、 前記通話路メモリのエリアを通話情報を格納す
る領域と、制御情報を格納する領域とに分け、 前記制御情報を格納する領域の書込み或い読出
し制御を、通話情報を格納する領域の書込み或い
は読出し制御を行なうアドレスを指定するカウン
タとは独立したカウンタによりアドレス指定する
手段を設け、 前記回線対応部と前記信号制御装置間の制御情
報の送受信を、ハイウエイ上の制御用チヤンネル
及び通話路メモリを介して行い、前記通話路メモ
リの前記制御情報を格納する領域に信号処理装置
が直接アクセスすることを可能としたことを特徴
とする時分割メモリ方式を提供する。

〔実施例〕

以下、本発明の実施例を従来方式との対比にお
いて図面に基づいて説明する。

第１図は従来の時分割メモリ方式を説明するた
めの、入力側の回線対応部およびこれに接続され
た時分割スイツチの一部と非通話路専用メモリ部
を示すブロツク図である。第１図において、回線
対応部１内のマルチプレクサ２は、例えば120本
といつた多数の加入者線３を１本の上りハイウエ
イ４に集線しており、上りハイウエイ４上を伝送
される音声信号等の通話路データ５と回線の制御
に必要な非通話路データ６とは分岐器７によつて
分岐され、通話路データ５は時分割スイツチ８内
の通話路メモリ９に格納され、非通話路データ６
は非通話路専用のメモリ１０に格納される。時分
割スイツチ８はタイムスロツトカウンタ１１、保
持メモリ１２およびアドレスセレクタ１３を含ん
でおり、タイムスロツトカウンタ１１と保持メモ
リ１２の内容に従つてアドレスセレクタ１３は通
話路メモリ９のアドレスを指定し、この指定され
たアドレスに通話路データ５が格納される。通話
路メモリ９の出力データは次段の空間スイツチに
転送される。非通話路メモリ１０への非通話路デ
ータ６の格納は次のようにして行われる。すなわ
ち、分岐器７から分岐された非通話路データは非
通話路メモリ１０を通つて信号制御装置１４に入
力され、信号制御装置１４は入力された非通話路
データに応じて必要な制御信号を第２のアドレス
セレクタ１５に入力する。アドレスセレクタ１５
はまた、タイムスロツトカウンタ１１からも信号
を受け取り、データの各フレーム内に割り当てら
れた非通話路データ用のチヤンネルに対応する時
刻においてアドレスを指定し、この指定されたア
ドレスに非通話路データ６が格納される。

第２図はやはり従来のブロツク回路図であつ
て、出力側の回線対応部およびこれに接続された
時分割スイツチの一部と非通話路専用メモリ部を
示し、各符号は第１図に対応してダツシユを付し
てある。第２図は第１図と対称的な構成をなして
おり、前段の空間スイツチから転送されてきた通
話路データ５′は通話路メモリ９′を通つてチヤン
ネルセレクタ７′に入力される。チヤンネルセレ
クタ７′には非通話路メモリ１０′からの非通話路
データ６′も入力される。チヤンネルセレクタ
７′において、データの各フレムは通話路データ
５′と非通話路データ６′で合成されて、下りハイ
ウエイ４′に出力される。下りハイウエイを転送
されるデータはデマルチプレクサ２′によつて多
数の加入者線３′上に分配される。時分割交換機
は、第１図の時分割スイツチ８と第２図の時分割
スイツチ８′によりＴの部分を構成し、この時分
割スイツチ間に空間スイツチを配置することで
TST構成となる。

この従来の方式によれば、回線対応部の入力側
にも出力側にも非通話路データ専用の非通話路メ
モリ１０，１０′を必要とするため、システムの
価格が高いという問題ならびに、非通話路メモリ
１０，１０′を通話路メモリ９，９′とは別系統で
制御しなければならず、制御が複雑であるという
問題がある。

本発明はこれらの問題にかんがみてなされたも
のであり、その実施例を第３図ａないしｄ、第４
図ａ，ｂに基づいて説明する。

第３図は本発明の入力側の回線対応部およびこ
れに接続された時分割スイツチの一部を示すブロ
ツク回路図等であり、第４図は、本発明の出力側
の回線対応部およびこれに接続された時分割スイ
ツチの一部を示すブロツク回路図等である。第１
図と第３図ａにおいて異なるところは、第３図ａ
においては非通話路メモリ部が存在せず、ハイウ
エイ４上を転送される通話路データ５と非通話路
データ６は以下に述べる如く適切に制御されて共
に通話路メモリ９に格納されることである。マル
チプレクサ２からハイウエイ４に転送されるデー
タの形式の１例を第３図ｂに示す。このデータの
形式は従来方式において用いられてきたものと同
一であり、１フレームは128チヤンネルから構成
されており、120本の加入者線３からの通話路信
号A₀ないしA₁₁₉は１フレーム内の120チヤネルの
各々に割り当てられる。１フレーム内の残りの８
チヤネルにはそれぞれの加入者線３上を転送され
てきた、例えばオンフツク信号やオフフツク信号
の如き非通話路信号B₀ないしB₁₁₉のうち８本の加
入者線に対応する非通話路信号が割り当てられ
る。第３図ｂに示した１フレーム内の８チヤンネ
ルには非通話路信号B₀ないしB₇が割り当てられ
ている。すべての非通話路信号B₀ないしB₁₁₉をハ
イウエイ４にのせるために、データは１例として
第３図ｃに示すように15個のフレームからなるマ
ルチフレーム構成となつている。第３図ｃに示さ
れるように、フレーム０は非通話路信号B₀ない
しB₇を含んでおり、フレーム１は非通話路信号
B₈ないしB₁₅を含んでおり、そしてフレーム１４
は非通話路信号B₁₁₂ないしB₁₁₉を含んでいる。

通話路メモリ９のメモリサイクルは、第３図ａ
の実施例においては、第３図ｄに示されるよう
に、シーケンシヤル書込み、ランダム読み出
し、非通話路データ読み出し、およびランダ
ム読み出しの４つの段階で１タイムスロツトが構
成されている。ランダム読出しが，と２つあ
るのは、空間スイツチ側（第５図参照）が倍の多
重度になつている場合を想定したものである。

シーケンシヤル書き込みの段階は通話路データ
書き込みの段階と非通話路データ書き込みの段階
に分かれており、１フレーム、125μｓ周期で０
〜127までカウントするタイムスロツトカウンタ
１１が通話路データ書き込みを示す所定のカウン
ト数になると、即ちA₀〜A₁₁₉に対応するカウン
ト数８〜127になると、セレクタ２２は通話路デ
ータ用のシーケンシヤル書き込みアドレス
SQWAをアドレスセレクタ１３に与え、アドレ
スセレクタ１３からのアドレス指定によりフレー
ム毎の通話路データが順次書き込まれる。尚、ア
ドレス指定は、具体的例として、タイムスロツト
カウンタ１１からの７ビツトに通話路領域を示す
“１”ビツトを付加してアドレスを指定すること
により可能である。一方、タイムスロツトカウン
タ１１が非通話路データ書き込みを示す他の所定
カウント数になると、即ち、B₀〜B₇に対応する
カウント数０〜７になると、セレクタ２２は非通
話路データ用のシーケンシヤル書き込みアドレス
SQWAをアドレスセレクタ１３に与え、アドレ
スセレクタ１３からのアドレス指定によりフレー
ム毎の非通話路データが通話路メモリ９内に書き
込まれる。尚、この書込みアドレスは、例えば16
フレーム、2ms周期で（128×16＝）2048までカ
ウントするタイムスロツトカウンタ２１によつて
発生させる。この場合、前述の如く非通話路デー
タはマルチフレーム構成となつているので、フレ
ーム０からフレーム１４までの各々のフレーム内
の非通話路データは通話路メモリ９内の非通話路
データ用の異なるアドレスに格納されるようにシ
ーケンシヤル書き込みアドレスSQWAが指定さ
れる。具体的には、タイムスロツトカウンタ２１
の上位４ビツト（マルチフームのフレーム番号０
〜15を示す）と下位３ビツト（フレーム内の非通
話路データ用８チヤンネルの識別用）を用いて、
非通話路データ領域を指定する１ビツトを付加し
て書込みアドレスSQWAを指定できる。

ランダム読み出しの段階は従来方式と同様に、
保持メモリ１２からアドレスセレクタ１３に与え
られるランダム読み出しアドレスRRAに従つて
指定された通話路メモリ９内のアドレスから通話
路データが読み出される。読み出された通話路デ
ータはレジスタ２３を経由して次段の空間スイツ
チに転送される。

非通話路データ読み出しの段階においては、信
号制御装置１４からアドレスセレクタ１３に与え
られる非通話路データ読み出しアドレスに従つて
非通話路データが読み出され、読み出された非通
話路データは第２のレジスタ２４を経由して信号
制御装置１４に転送される。信号制御装置１４は
レジスタ２４からの非通話路データ６を受け取つ
て読出アドレスによつて指定した回線のオン／オ
フフツク等の状態を検出し、次の読み出しアドレ
スを決定する。

この後、段階で段階と同様のランダム読み
出しの段階を実行して１タイムスロツトが完了す
る。

第４図ａは本発明の出力側の回線対応部および
これに接続された時分割スイツチの一部を示すブ
ロツク回路図である。第４図ａは第３図と対称的
な構成をなしており、第３図と入出力を逆にした
動作を行う。前段の空間スイツ（第５図参照）か
ら転送されてきた通話路データ５′と信号制御装
置１４′からの非通話路データ６′はデータセレク
タ３１′に共に入力され、通話路メモリ９′のメモ
リサイクルに従つて書き込み、読み出しが行われ
る。第４図ａの実施例における通話路メモリ９′
のメモリサイクルの１例を第４図ｂに示す。第４
図ｂにおいて、１タイムスロツトはシーケンシ
ヤル読み出し、ランダム書き込み、非通話路
データの書き込み、およびランダム書込みから
構成されている。

タイムスロツトカウンタ１１，２１の動作は第
３図と同様であり、時分割スイツチからDMPX２
へ向かうハイウエイの構成は第３図ｃと同じであ
る。

シーケンシヤル読み出しの段階では、タイムス
ロツトカウタ１１が通話路データA₀〜A₁₁₉に対
応するカウント数８〜119のとき、通話路メモリ
９に格納されている通話路データが従来方式と同
様に順次読み出される。この場合、セレクタ２２
はアドレスセレクタ１３′に対してタイムスロツ
トカウンタ１１で発生される通話路データ読出し
用シーケンシヤル読み出しアドレスSQRAを与え
る。

またタイムスロツトカウンタ１１が非通話路デ
ータB₀〜B₇に対応する０〜７では、タイムスロ
ツトカウンタ２１で発生される非通話路データ読
出し用アドレスをアドレスセレクタ１３に対して
与える。

ランダム書き込みの段階では、保持メモリ１
２′からアドレスセレクタ１３′に与えられるラン
ダム書き込みアドレスRWAに従つて、通話路デ
ータ５′が通話路メモリ９′に格納される。

非通話路データの書き込み段階では、信号制御
装置が１４から非通話路データ書き込みアドレス
SWAがアドレスセレクタに与えられ、信号制御
装置１４からデータセレクタ３１′に与えられる
非通話路データ６′がアドレスSWAに従つて通話
路メモリ９′に書き込まれる。

第５図は、本発明をTST型時分割交換機に適
用した全体構成図である。図において、第３図
ａ、第４図ａに示す時分割スイツチ８，８′と回
線対応部１，１′を空間スイツチ（SSW）１６を
介して、対称的に配置させ、且つ下りハイウエイ
４′を折返して、１つの回線対応部１，１′に接続
収容したものを示している。尚、図示例は、１対
の上りハイウエイ４と下りハイウエイ４′に着目
して示し、通話路メモリ９，９′の通話路データ
格納領域を用いて、所定タイムスロツト間の入換
えを行なうとともに、非通話路データ格納領域は
交換制御に必要なデータを回線対応部１，１′と
信号制御装置４と間にて独立して行なわれ、且
つ、ハイウエイ間の交換は空間スイツチ１６にて
行なわれる。

〔発明の効果〕

以上の説明から明らかなように、本発明によれ
ば非通話路データ専用のメモリが不要となるの
で、通話路装置におけるメモリ数が減少し、従つ
て価格の低減化、制御の簡単化に有効である。

なお、前述の本発明の実施例においては、加入
者線数を120本、データの１フレームを８チヤン
ネルとしたが、本発明はこれに限るものではな
く、他の任意の加入者線数、チヤンネル数であつ
てもよい。

【図面の簡単な説明】

第１図は従来の時分割メモリ方式を説明するた
めの、入力側の回線対応部およびこれに接続され
た時分割スイツチの一部と非通話路専用メモリ部
を示すブロツク図、第２図は従来のブロツク回路
図であつて、出力側の回線対応部およびこれに接
続された時分割スイツチの一部と非通話路専用メ
モリ部を示すもの、第３図ａは本発明の入力側の
回線対応部およびこれに接続された時分割スイツ
チの一部を示すブロツク回路図、第３図ｂはデー
タの形式の１例を示す図、第３図ｃはマルチフレ
ーム構成のデータの形式の例を示す図、第３図ｄ
は本発明の実施例における通話路メモリのメモリ
サイクルを示す図、第４図ａは本発明の出力側の
回線対応部およびこれに接続された時分割スイツ
チの一部を示すブロツク回路図、第４図ｂは第４
図ａの実施例における通話路メモリ９′のメモリ
サイクルの１例を示す図、第５図は、本発明を適
用した時分割交換機全体構成図、である。 １，１′……回線対応部、２……マルチプレク
サ、２′……デマルチプレクサ、３，３′……加入
者線、４……上りハイウエイ、４′……下りハイ
ウエイ、５，５′……通話路データ、６，６′……
非通話路データ、８，８′……時分割スイツチ、
９，９′……通話路メモリ、１０，１０′……非通
話路メモリ、１１，１１′，２１，２１′……タイ
ムスロツトカウンタ、１２，１２′……保持メモ
リ、１３，１３′……アドレスセレクタ、１４…
…信号制御装置、２３，２４……レジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の加入者回線を接続する回線対応部と、 複数の通話用チヤネルと制御用チヤネルとを多
   重化したハイウエイにより前記回線対応部と接続
   され、前記加入者回線に対応する通話路メモリ
   と、 前記通話路メモリの書込み或いは読出し制御ア
   ドレスを格納するカウンタ及び保持メモリを備
   え、 前記カウンタ及び保持メモリから出力されるア
   ドレス情報により通話路メモリの書込み或いは読
   出しを制御して前記ハイウエイ上の通話用チヤネ
   ルの変換を行い、制御用チヤネルの情報は前記回
   線対応部と信号制御装置との間で送受信される時
   分割交換システムにおいて、 前記通話路メモリのエリアを通話情報を格納す
   る領域と、制御情報を格納する領域とに分け、 前記制御情報を格納する領域の書込み或いは読
   出し制御を、通話情報を格納する領域の書込み或
   いは読出し制御を行なうアドレスを指定するカウ
   ンタとは独立したカウンタによりアドレス指定す
   る手段を設け、 前記回線対応部と前記信号制御装置間の制御情
   報の送受信を、ハイウエイ上の制御用チヤネル及
   び通話路メモリを介して行い、前記通話路メモリ
   の前記制御情報を格納する領域に信号処理装置が
   直接アクセスすることを可能としたことを特徴と
   する時分割メモリ方式。