JPH0654908B2 - 多元交換方式 - Google Patents
多元交換方式Info
- Publication number
- JPH0654908B2 JPH0654908B2 JP59122542A JP12254284A JPH0654908B2 JP H0654908 B2 JPH0654908 B2 JP H0654908B2 JP 59122542 A JP59122542 A JP 59122542A JP 12254284 A JP12254284 A JP 12254284A JP H0654908 B2 JPH0654908 B2 JP H0654908B2
- Authority
- JP
- Japan
- Prior art keywords
- call
- time slot
- narrowband
- channel
- wideband
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 (a)産業上の利用分野 本発明は広帯域呼と狭帯域呼とを同時に交換処理する場
合の広帯域呼と狭帯域呼との多重化方式及び，この多重
化方式を用いて多重化された広帯域呼と狭帯域呼とを交
換処理する多元交換方式に関するものである。
合の広帯域呼と狭帯域呼との多重化方式及び，この多重
化方式を用いて多重化された広帯域呼と狭帯域呼とを交
換処理する多元交換方式に関するものである。
ニューメディアの出現と言う時代背景の下に，高速ファ
クシミリ，高速ファイル間転送，画像伝送などの広帯域
メディアが通信網内に占める割合が増加している。これ
ら広帯域メディアが通信網内において，既存の音声を主
体とする狭帯域メディアの交換システムと効率良く融合
し，新たな通信網を形成することが望まれている。
クシミリ，高速ファイル間転送，画像伝送などの広帯域
メディアが通信網内に占める割合が増加している。これ
ら広帯域メディアが通信網内において，既存の音声を主
体とする狭帯域メディアの交換システムと効率良く融合
し，新たな通信網を形成することが望まれている。
(b)従来技術 上記のように，広帯域呼と狭帯域呼とが混在した通信網
を形成する際に，その交換方式として次のような方式が
考えられる。
を形成する際に，その交換方式として次のような方式が
考えられる。
まず，第１の方式として狭帯域呼単位で統一して交換処
理を実行する方式が考えられる。例えば狭帯域呼として
2MB／Ｓ以下のものと，広帯域呼として32MB／Ｓのもの
を対象とした場合，広帯域呼の１タイムスロットに対し
て狭帯域呼の16タイムスロットが割り当てられることに
なる。
理を実行する方式が考えられる。例えば狭帯域呼として
2MB／Ｓ以下のものと，広帯域呼として32MB／Ｓのもの
を対象とした場合，広帯域呼の１タイムスロットに対し
て狭帯域呼の16タイムスロットが割り当てられることに
なる。
第２の方式として，広帯域呼単位で統一して交換処理を
実現する方式が考えられる。この場合狭帯域呼の伝送速
度を広帯域呼の伝送速度と一致させるための速度変換が
必要になる。
実現する方式が考えられる。この場合狭帯域呼の伝送速
度を広帯域呼の伝送速度と一致させるための速度変換が
必要になる。
(c)発明が解決しようとする問題点 上記の第１の方式では，広帯域呼について16個のマルチ
スロット交換となり，広帯域呼の出現回数が増加し，広
帯域呼及び狭帯域呼を含めた効率的な交換処理を実現す
ることはできず，通話路における呼損率が大きくなり，
広帯域呼及び狭帯域呼ともビジー（ブロック化現象）と
なりやすくなる。このような，ブロック化現象を抑制し
て効率的に交換処理を実行するにはスイッチング速度を
高速化することと，通話路メモリの書込み，読出し制御
を行うための時間スイチ制御メモリの容量を大きくする
必要がある。さらに，広帯域呼はタイムスロットを16個
使用することになり，分割したタイムスロットの時間順
序を保存しなければ，もとの広帯域呼のデータに復元す
ることができないため，交換処理もそれだけ複雑になっ
てしまう。
スロット交換となり，広帯域呼の出現回数が増加し，広
帯域呼及び狭帯域呼を含めた効率的な交換処理を実現す
ることはできず，通話路における呼損率が大きくなり，
広帯域呼及び狭帯域呼ともビジー（ブロック化現象）と
なりやすくなる。このような，ブロック化現象を抑制し
て効率的に交換処理を実行するにはスイッチング速度を
高速化することと，通話路メモリの書込み，読出し制御
を行うための時間スイチ制御メモリの容量を大きくする
必要がある。さらに，広帯域呼はタイムスロットを16個
使用することになり，分割したタイムスロットの時間順
序を保存しなければ，もとの広帯域呼のデータに復元す
ることができないため，交換処理もそれだけ複雑になっ
てしまう。
また上記第２の方式では，高速のデバイスによりすべて
の通話路を構成する必要がある。さらにハイウェイの多
重度を上げるためにはより高速のデバイスが必要にな
り，実質的にはそれほど多重度を上げることは不可能で
ある。その結果通話路における呼損率は悪化する。さら
に，伝送路上で狭帯域呼をそのまま低速度で伝送するこ
とは，伝送の使用率を著しく低下させるため，前記した
ように狭帯域呼の伝送速度を広帯域呼の伝送速度に変換
する必要がある。
の通話路を構成する必要がある。さらにハイウェイの多
重度を上げるためにはより高速のデバイスが必要にな
り，実質的にはそれほど多重度を上げることは不可能で
ある。その結果通話路における呼損率は悪化する。さら
に，伝送路上で狭帯域呼をそのまま低速度で伝送するこ
とは，伝送の使用率を著しく低下させるため，前記した
ように狭帯域呼の伝送速度を広帯域呼の伝送速度に変換
する必要がある。
以上のように，各方式とも，広帯域呼と狭帯域呼とを効
率的に交換処理するためには，部品点数が増大し，高速
デバイスが必要となり，さらには順序保存のため複雑な
制御が要求されるという問題があった。本発明はこのよ
うな問題点を解決することを目的とするものである。
率的に交換処理するためには，部品点数が増大し，高速
デバイスが必要となり，さらには順序保存のため複雑な
制御が要求されるという問題があった。本発明はこのよ
うな問題点を解決することを目的とするものである。
(d)問題点を解決するための手段 第１図は本発明の基本構成を示す図である。ハイウェイ
101上の広帯域呼及び狭帯域呼は混在して多重化されて
いる。この多重化方法は狭帯域呼のサンプリング周期に
一致する長さを低速フレームとし，該低速フレームをＮ
分割した広帯域呼のサンプリング周期に一致する長さを
高速フレームとしてハイウェイを構成し，該広帯域呼の
占める高速フレームの所定のタイムスロットが該低速フ
レーム内で周期的となるように配置するとともに，狭帯
域呼のデータを該ハイウェイ上に伝送する際には，狭帯
域呼のタイムスロットを該複数の広帯域呼のタイムスロ
ットを残すように選択するものである。ハイウェイ101
上の狭帯域呼が多重度ｍで多重化さている場合には，多
重度ｍの狭帯域呼の交換処理を行う狭帯域呼用通話路10
0に入力される。狭帯域呼用通話路101は通話路メモリ10
2と，この通話路メモリのタイムスロットの入換えの制
御を行う時間制御メモリ103,107および空間スイッチ104
のスイッチング制御を行う空間スイッチ制御メモリ105
とで構成されている。これらのメモリはいずれも，多重
度ｍのスイッチングに必要な動作時間のものである。狭
帯域呼が多重度ｍで多重化されている場合，広帯域呼は
多重度ｍ／Ｎである。この広帯域呼のタイムスロットは
広帯域呼用通話路200に入力され多重度ｍ／Ｎの交換処
理を行う。
101上の広帯域呼及び狭帯域呼は混在して多重化されて
いる。この多重化方法は狭帯域呼のサンプリング周期に
一致する長さを低速フレームとし，該低速フレームをＮ
分割した広帯域呼のサンプリング周期に一致する長さを
高速フレームとしてハイウェイを構成し，該広帯域呼の
占める高速フレームの所定のタイムスロットが該低速フ
レーム内で周期的となるように配置するとともに，狭帯
域呼のデータを該ハイウェイ上に伝送する際には，狭帯
域呼のタイムスロットを該複数の広帯域呼のタイムスロ
ットを残すように選択するものである。ハイウェイ101
上の狭帯域呼が多重度ｍで多重化さている場合には，多
重度ｍの狭帯域呼の交換処理を行う狭帯域呼用通話路10
0に入力される。狭帯域呼用通話路101は通話路メモリ10
2と，この通話路メモリのタイムスロットの入換えの制
御を行う時間制御メモリ103,107および空間スイッチ104
のスイッチング制御を行う空間スイッチ制御メモリ105
とで構成されている。これらのメモリはいずれも，多重
度ｍのスイッチングに必要な動作時間のものである。狭
帯域呼が多重度ｍで多重化されている場合，広帯域呼は
多重度ｍ／Ｎである。この広帯域呼のタイムスロットは
広帯域呼用通話路200に入力され多重度ｍ／Ｎの交換処
理を行う。
そして広帯域呼用通話路200と狭帯域呼用通話路100の出
力の内同一ハイウェイ上のデータをOR回路300にて結合
するようにするものである。
力の内同一ハイウェイ上のデータをOR回路300にて結合
するようにするものである。
(e)実施例 以下，本発明の１実施例を図面を参照しつつ，詳細に説
明する。第２図は本発明の１実施例を示す多元交換シス
テムのブロック構成図である。同図において，第１図と
同一部分は同一番号で示してあり，1,14は広帯域呼用の
多重化装置，3,5,9,11,16,18,22,24は通話路メモリ（SP
M），4,6,10,12,17,19,23,25は時間スイッチ制御メモリ
（SCM），7,20は空間スイッチ（HSW），8,21は空間スイ
ッチ制御メモリ，27は走査装置（SCN），28,29,30,31は
制御レジスタ，32は中央制御装置（CC），33は狭帯域メ
ディア端末，34は広帯域メディア端末，34,35は入ハイ
ウェイ，36,37は出ハイウェイである。第２図からもわ
かるように，狭帯域呼用交換機100,および広帯域呼用交
換機200はそれぞれTST構成の時分割交換機である。
明する。第２図は本発明の１実施例を示す多元交換シス
テムのブロック構成図である。同図において，第１図と
同一部分は同一番号で示してあり，1,14は広帯域呼用の
多重化装置，3,5,9,11,16,18,22,24は通話路メモリ（SP
M），4,6,10,12,17,19,23,25は時間スイッチ制御メモリ
（SCM），7,20は空間スイッチ（HSW），8,21は空間スイ
ッチ制御メモリ，27は走査装置（SCN），28,29,30,31は
制御レジスタ，32は中央制御装置（CC），33は狭帯域メ
ディア端末，34は広帯域メディア端末，34,35は入ハイ
ウェイ，36,37は出ハイウェイである。第２図からもわ
かるように，狭帯域呼用交換機100,および広帯域呼用交
換機200はそれぞれTST構成の時分割交換機である。
また、第３図は入ハイウェイ34,35上のフレーム構成示
す図である。
す図である。
広帯域メディア端末34の広帯域呼は多重化装置１にて多
重化され，その後段の多重化装置２にて狭帯域メディア
端末に狭帯域呼と多重化される。多重化装置２におい
て，どのように広帯域呼と狭帯域呼を多重化するか第３
図を参照して説明する。いまハイウェイ34の多重度をｍ
とし，狭帯域呼の伝送速度をRb／Ｓ，広帯域呼の伝送速
度をNRb／Ｓとする。ハイウェイ上の１フレームはフレ
ーム長１／Rs（狭帯域呼のサンプリング周期）を単位と
し，さらにこの１フレームはフレーム長１／NRs（広帯
域呼のサンプリング周期）を単位とするサブフレームで
構成されている。従って，広帯域呼の多重度はｍ／Ｎと
なる。このように広帯域呼と狭帯域呼とが混在したフレ
ーム構成において，広帯域呼の１タイムスロットは各サ
ブフレームの同一タイムスロットに周期的に現れるよう
に配置する。つまり，第３図に示す広１，広２のように
配置する。また、狭帯域呼は１フレームの１タイムスロ
ットを占有するが，周期的に配置される広帯域呼のタイ
ムスロットを残すように選択的に配置する。多重化装置
２において以上の如く、第３図示したようなフレーム構
成となるように多重制御を行う。これは、多重化装置２
に接続されている走査装置SCN27により、各広帯域呼，
狭帯域呼の送信状態を走査しながらこの情報を中央制御
装置CC32に送り，CC32の制御により，SCN27多重化装置
２におけるタイムスロットの入換え等の制御情報を送出
して、第３図のようなフレーム構成として，ハイウェイ
34上に送出する。なお多重化装置14については多重化装
置１，多重化装置15については多重化装置２と同様の動
作を行うので，説明は省略する。
重化され，その後段の多重化装置２にて狭帯域メディア
端末に狭帯域呼と多重化される。多重化装置２におい
て，どのように広帯域呼と狭帯域呼を多重化するか第３
図を参照して説明する。いまハイウェイ34の多重度をｍ
とし，狭帯域呼の伝送速度をRb／Ｓ，広帯域呼の伝送速
度をNRb／Ｓとする。ハイウェイ上の１フレームはフレ
ーム長１／Rs（狭帯域呼のサンプリング周期）を単位と
し，さらにこの１フレームはフレーム長１／NRs（広帯
域呼のサンプリング周期）を単位とするサブフレームで
構成されている。従って，広帯域呼の多重度はｍ／Ｎと
なる。このように広帯域呼と狭帯域呼とが混在したフレ
ーム構成において，広帯域呼の１タイムスロットは各サ
ブフレームの同一タイムスロットに周期的に現れるよう
に配置する。つまり，第３図に示す広１，広２のように
配置する。また、狭帯域呼は１フレームの１タイムスロ
ットを占有するが，周期的に配置される広帯域呼のタイ
ムスロットを残すように選択的に配置する。多重化装置
２において以上の如く、第３図示したようなフレーム構
成となるように多重制御を行う。これは、多重化装置２
に接続されている走査装置SCN27により、各広帯域呼，
狭帯域呼の送信状態を走査しながらこの情報を中央制御
装置CC32に送り，CC32の制御により，SCN27多重化装置
２におけるタイムスロットの入換え等の制御情報を送出
して、第３図のようなフレーム構成として，ハイウェイ
34上に送出する。なお多重化装置14については多重化装
置１，多重化装置15については多重化装置２と同様の動
作を行うので，説明は省略する。
このようにして多重化されたハイウェイ34上の情報は狭
帯域用交換機100，広帯域用交換機200に送られる。ハイ
ウェイ34上の情報の内，狭帯域呼が占めるタイムスロッ
トでは通話路メモリ３に分配され，広帯域呼の占めるタ
イムスロットでは通話路メモリ16に分配される。この分
配の制御はCC32により行われる。つまり，SCN27からの
情報により，狭帯域呼及び広帯域呼の占めるタイムスロ
ットを識別し，この識別した結果にもとずき制御レジス
タ29に時間制御メモリ4,17を制御するための情報を設定
する。制御レジスタ29には、時間制御メモリ4,17のアド
レスとともに，広帯域呼の占めるタイムスロットか，狭
帯域呼のしめるタイムスロットかを判別するためのフラ
グがセットされる。例えば，第３図に示すように，狭１
のタイムスロットであれば，制御レジスタ29のフラグビ
ットに１を立てるとともに，時間制御メモリ４のアドレ
スをセットする。したがって，時間制御メモリ４から読
出された通話路メモリ３のアドレスに狭１のタイムスロ
ットの情報が格納される。同様にして，広１がしめるタ
イムスロットであればCC32は制御レジスタ29にフラグビ
ットに０セットするとともに時間制御メモリ17のアドレ
スをセットする。したがって，広１のタイムスロットの
情報は時間制御メモリ17から読出された通話路メモリ１
６のアドレスに格納される。第３図に示した他のタイム
スロットについても同様である。また，ハイウェイ35か
ら送られてくる情報についても，CC32により制御レジス
タ28にセットされる情報にしたがって，時間制御メモリ
6,19が制御され，狭帯域呼の占めるタイムスロットは通
話路メモリ５の分配され，広帯域呼の占めるタイムスロ
ットは通話路メモリ１８に分配される。なお，上記の場
合，狭帯域用通話路メモリ3,5のサイクルタイムは，広
帯域用交換機200の通話路メモリ16,17のサイクルタイム
の１／Ｎである。
帯域用交換機100，広帯域用交換機200に送られる。ハイ
ウェイ34上の情報の内，狭帯域呼が占めるタイムスロッ
トでは通話路メモリ３に分配され，広帯域呼の占めるタ
イムスロットでは通話路メモリ16に分配される。この分
配の制御はCC32により行われる。つまり，SCN27からの
情報により，狭帯域呼及び広帯域呼の占めるタイムスロ
ットを識別し，この識別した結果にもとずき制御レジス
タ29に時間制御メモリ4,17を制御するための情報を設定
する。制御レジスタ29には、時間制御メモリ4,17のアド
レスとともに，広帯域呼の占めるタイムスロットか，狭
帯域呼のしめるタイムスロットかを判別するためのフラ
グがセットされる。例えば，第３図に示すように，狭１
のタイムスロットであれば，制御レジスタ29のフラグビ
ットに１を立てるとともに，時間制御メモリ４のアドレ
スをセットする。したがって，時間制御メモリ４から読
出された通話路メモリ３のアドレスに狭１のタイムスロ
ットの情報が格納される。同様にして，広１がしめるタ
イムスロットであればCC32は制御レジスタ29にフラグビ
ットに０セットするとともに時間制御メモリ17のアドレ
スをセットする。したがって，広１のタイムスロットの
情報は時間制御メモリ17から読出された通話路メモリ１
６のアドレスに格納される。第３図に示した他のタイム
スロットについても同様である。また，ハイウェイ35か
ら送られてくる情報についても，CC32により制御レジス
タ28にセットされる情報にしたがって，時間制御メモリ
6,19が制御され，狭帯域呼の占めるタイムスロットは通
話路メモリ５の分配され，広帯域呼の占めるタイムスロ
ットは通話路メモリ１８に分配される。なお，上記の場
合，狭帯域用通話路メモリ3,5のサイクルタイムは，広
帯域用交換機200の通話路メモリ16,17のサイクルタイム
の１／Ｎである。
このように，通話路メモリ3,5,16,17に格納された情報
は空間スイッチ7,20をへて接続すべき加入者が収容され
ている通話路メモリ9,11,22,24へ送られる。空間スイッ
チ20も空間スイッチ7よりＮ倍の速度のスイッチング時
間を有するものである。通話路メモリ9,11,22,24の書込
み，読出し制御も通話路メモリ3,5,16,17と同様に制御
レジスタ30,31の制御のもとで時間制御メモリ10,12,23,
25より読出されたアドレスにより行われる。
は空間スイッチ7,20をへて接続すべき加入者が収容され
ている通話路メモリ9,11,22,24へ送られる。空間スイッ
チ20も空間スイッチ7よりＮ倍の速度のスイッチング時
間を有するものである。通話路メモリ9,11,22,24の書込
み，読出し制御も通話路メモリ3,5,16,17と同様に制御
レジスタ30,31の制御のもとで時間制御メモリ10,12,23,
25より読出されたアドレスにより行われる。
以上のようにして，広帯域呼，狭帯域呼とを分離して交
換処理を行い，通話路メモリ9,22から読出された情報は
OR回路13にて合成され，ハイウェイ36に送られ，通話路
メモリ11,24から読出された情報はOR回路26で合成さ
れ，ハイウェイ37に送られる。ハイウェイ36,37のフレ
ーム構成は再び第３図のようになる。
換処理を行い，通話路メモリ9,22から読出された情報は
OR回路13にて合成され，ハイウェイ36に送られ，通話路
メモリ11,24から読出された情報はOR回路26で合成さ
れ，ハイウェイ37に送られる。ハイウェイ36,37のフレ
ーム構成は再び第３図のようになる。
このような構成によれば，前述したように広帯域呼通話
路はｍ／Ｎのチャネル多重度による交換処理でよいた
め，通話路を２段構成としたことによるハード増はそれ
ほど多くならない。そして，例えば狭帯域呼，広帯域呼
の伝送速度を2Mbps,32Mbps(n=16)とし，ハイウェイ，通
話路メモリ空間スイッチの動作速度を512Mbps(n=256)と
した時，従来技術の項で説明した，第１の方式，第２の
方式に比べ，通話路規模1024チャネル（狭帯域呼換
算）の場合第１の方式に比べ１／４，第２の方式に比べ
１／２，通話路規模が2048チャネルの時，第１の方式
に比べ１／６，第２の方式に比べ１／２のコストです
み，非常に経済的である。
路はｍ／Ｎのチャネル多重度による交換処理でよいた
め，通話路を２段構成としたことによるハード増はそれ
ほど多くならない。そして，例えば狭帯域呼，広帯域呼
の伝送速度を2Mbps,32Mbps(n=16)とし，ハイウェイ，通
話路メモリ空間スイッチの動作速度を512Mbps(n=256)と
した時，従来技術の項で説明した，第１の方式，第２の
方式に比べ，通話路規模1024チャネル（狭帯域呼換
算）の場合第１の方式に比べ１／４，第２の方式に比べ
１／２，通話路規模が2048チャネルの時，第１の方式
に比べ１／６，第２の方式に比べ１／２のコストです
み，非常に経済的である。
(f)発明の効果 以上説明したように，本発明によれば，ハイウェイ上に
広帯域呼と狭帯域呼とを混在させて多重化し，広帯域呼
は広帯域用交換機にて交換処理し，狭帯域呼は狭帯域用
交換機にて交換処理するように構成しているため，前述
したように非常に経済的である。
広帯域呼と狭帯域呼とを混在させて多重化し，広帯域呼
は広帯域用交換機にて交換処理し，狭帯域呼は狭帯域用
交換機にて交換処理するように構成しているため，前述
したように非常に経済的である。
また，広帯域呼の速度変換及び狭帯域呼の速度変換を行
わず，狭帯域呼の１フレーム内に広帯域呼のサブフレー
ムを設けて，所定のタイムスロットに周期的に広帯域呼
を配置し，狭帯域呼は広帯域呼のタイムスロットが残る
ように選択的に配置しているため，広帯域呼の１タイム
スロットをそのまま送信しており，広帯域呼の順序保存
制御を行う必要がない。
わず，狭帯域呼の１フレーム内に広帯域呼のサブフレー
ムを設けて，所定のタイムスロットに周期的に広帯域呼
を配置し，狭帯域呼は広帯域呼のタイムスロットが残る
ように選択的に配置しているため，広帯域呼の１タイム
スロットをそのまま送信しており，広帯域呼の順序保存
制御を行う必要がない。
第１図は本発明の基本的構成図，第２図は本発明の１実
施例を示す図，第３図はハイウェイ上のフレーム構成を
示す図である。 図において，2,15は多重化装置，28,29.30,31は制御メ
モリ，32は中央制御装置，100は狭帯域用交換機，200は
広帯域用交換機である。
施例を示す図，第３図はハイウェイ上のフレーム構成を
示す図である。 図において，2,15は多重化装置，28,29.30,31は制御メ
モリ，32は中央制御装置，100は狭帯域用交換機，200は
広帯域用交換機である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 俊二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 下江 敏夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭51−94704（ＪＰ，Ａ) 特開 昭57−79793（ＪＰ，Ａ)
Claims (1)
- 【請求項１】狭帯域呼と、前記狭帯域呼の整数倍の帯域
を有する広帯域呼とを同時に交換処理する多元交換方式
であって、 前記狭帯域呼のサンプリング周期に一致する長さを低速
フレームとし、該低速フレームを分割した前記広帯域呼
のサンプリング周期に一致する長さを高速フレームとし
てハイウェイ（１０１）を構成し、 前記低速フレーム内の任意のタイムスロットの入れ換え
を行う狭帯域呼用通話路（１００）と、前記高速フレー
ム内の任意のタイムスロットの入れ換えを行う広帯域呼
用通話路（２００）と、前記狭帯域呼用通話路（１０
０）と前記広帯域呼用通話路（２００）とを共通に制御
する制御レジスタ（２８〜３１）を備え、 前記狭帯域呼用通話路（１００）は、前記タイムスロッ
ト単位幅で格納する通話路メモリ（１０２，１０６）
と、前記制御レジスタ（２８〜３１）により前記低速フ
レーム周期にて前記通話路メモリ（１０２，１０６）の
タイムスロットの入れ換え制御を行う保持メモリ（１０
３，１０７，１０５）からなり、 前記広帯域呼用通話路（２００）は、前記タイムスロッ
ト単位幅で格納する通話路メモリ（２０１，２０５）
と、前記制御レジスタ（２８〜３１）により前記高速フ
レーム周期にて前記通話路メモリ（２０１，２０５）の
タイムスロットの入れ換え制御を行う保持メモリ（２０
２，２０６，２０４）からなり、 前記広帯域呼のタイムスロットは前記狭帯域呼の低速フ
レーム内で周期的に配置し、前記狭帯域呼のタイムスロ
ットは前記広帯域呼のタイムスロットを残して配置した
前記ハイウェイ（１０１）上のタイムスロットのうち、
広帯域呼のタイムスロットは前記広帯域呼用通話路（２
００）に分配し、狭帯域呼のタイムスロットは前記狭帯
域呼用通話路（１００）に分配して交換処理を行うこと
を特徴とする多元交換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122542A JPH0654908B2 (ja) | 1984-06-14 | 1984-06-14 | 多元交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122542A JPH0654908B2 (ja) | 1984-06-14 | 1984-06-14 | 多元交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615655A JPS615655A (ja) | 1986-01-11 |
| JPH0654908B2 true JPH0654908B2 (ja) | 1994-07-20 |
Family
ID=14838448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122542A Expired - Lifetime JPH0654908B2 (ja) | 1984-06-14 | 1984-06-14 | 多元交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654908B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01152840A (ja) * | 1987-12-09 | 1989-06-15 | Nec Corp | 通話路バス競合制御方式 |
| JPH10178451A (ja) | 1996-10-17 | 1998-06-30 | Fujitsu Ltd | ハイブリッド交換機、交換機、及びこれらの交換機におけるｓｔｍデータ再配置方法 |
| JP4910063B2 (ja) | 2010-06-30 | 2012-04-04 | 株式会社東芝 | 磁気記録再生装置および浮上制御方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194704A (ja) * | 1975-02-18 | 1976-08-19 | ||
| JPS5779793A (en) * | 1980-11-05 | 1982-05-19 | Nec Corp | Multi-dimension traffic time division exchanger |
-
1984
- 1984-06-14 JP JP59122542A patent/JPH0654908B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615655A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU637250B2 (en) | Traffic shaping method and circuit | |
| JP3002727B1 (ja) | Ｔｓ接続を用いた可変速度ｔｄｍ交換方式 | |
| JPH024054A (ja) | ハイブリッドパケット交換方法および装置 | |
| CA2111432C (en) | Asynchronous transfer mode (atm) switch fabric | |
| JPS596555B2 (ja) | 多速度デ−タのための時分割交換方式 | |
| US3967070A (en) | Memory operation for 3-way communications | |
| EP0126484B1 (en) | Time switch in a time division switching network | |
| JPS5854540B2 (ja) | 放送能力を具えた会議システム | |
| EP0537743B1 (en) | Switching method for a common memory based switching field and the switching field | |
| US4245339A (en) | Telecommunication switching network having a multistage reversed trunking scheme | |
| JPH0654908B2 (ja) | 多元交換方式 | |
| CA2300889C (en) | A device and a method for switching data frames | |
| JP3009745B2 (ja) | 信号情報のチャンネル同期交換の方法 | |
| GB2097631A (en) | Time division telephone switching systems | |
| JPS5814120B2 (ja) | 時分割交換センタ用信号転送方式 | |
| US6044078A (en) | Method of and system for exchanging information of payload fields of ATM cells | |
| US4392223A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
| US4399533A (en) | Dual rail time and control unit for a T-S-T-digital switching system | |
| JP2600494B2 (ja) | 分割ｈチャンネル交換伝送方式 | |
| JPS6130799B2 (ja) | ||
| JPS63240292A (ja) | 時間スイツチ | |
| JPS61140300A (ja) | 時分割多重時間スイツチ回路 | |
| JPH06121354A (ja) | 周波数分割・時分割型光スイッチ | |
| JPS5927518B2 (ja) | 時分割交換機 | |
| JPS6031395B2 (ja) | 時分割交換方式 |