JPS5927518B2

JPS5927518B2 - 時分割交換機

Info

Publication number: JPS5927518B2
Application number: JP13708276A
Authority: JP
Inventors: 博昭佐藤; 拓人小島; 進実服部; 健一行松
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1976-11-13
Filing date: 1976-11-13
Publication date: 1984-07-06
Also published as: JPS5361204A

Description

【発明の詳細な説明】本発明は、スイッチ用のバッファ・メモリと信号処理装
置用のバッファ・メモリを共通の保持メモリで並列に制
御するようにした時分割交換機に関するものである。

入ハイウェイと出ハイウェイとの間に、１フレーム分の
加入者データを格納するバッファ・メモリを設けるとと
もに、このバッファ・メモリのアドレスを保持するメモ
リを設さて、カウンタの制御により保持メモリの出力で
バッファ・メモリからデータを読出し、あるいはバッフ
ァ・メモリにデータを書込むようなメモリ・スイッチ形
時分割交換機はよく知られている。

第１図はメモリ・スイッチ形時分割交換機の系統図、第
２図は第１図におけるメモリ・スイッチの詳細ブロック
図である。

各端末１からの加入者回線１０は集線装置またはマルチ
プレクサ２に接続され、時分割多重化された後、多重伝
送路３で時分割交換機４に接続される。

時分割交換機４の高速多重装置５は、ランダムに入力す
る多重伝送路３の多重化チャネルを人ハイウェイ８に多
重化して出力する。また、高速分離装置６は、出ハイウ
ェイ９に読出されてきたデータを各タイム・ス頭ノトに
対応する多重伝送路３に分離して送出する。時分割スイ
ツチ７は、１フレーム分の加入者データを格納するバツ
フア・メモリ１１、アドレス保持メモ１川３、ハイウエ
イ８，９に同期したクロツクおよびカウンタ１４、およ
びセレクタ１２を具備しており、バツフア・メモリ１１
のアドレス番号はハイウエイ８，９の１フレーム中のタ
イム・スロツト番号と対応がとられている。

入ハイウエイ８からのタイム・スロツトｔ１のデータを
、出ハイウエイ９のタイム・スロツトＴ２に、また、人
ハイウエイ８のタイム・スロツトＴ２のデータを出ハイ
ウエイ９のタイム・スロツトｔ１にそれぞれ変換する場
合、まず、保持メモ１川３のアドレスｔ１にはＴ２を、
アドレスＴ２にはｔ１をデータとして書込んでおく。ハ
イウエイ８のデータに同期したタイミングにより、セレ
クタ１２はカウンタ１４からの出力（リード指令）と保
持メモリ１３からの出力（ライト・アドレス）とを選択
してバツフア・メモ１川１に供給する。すなわち、人ハ
イウエイ８のタイム・スロツトｔ１のデータは、このタ
イム・スロツト番号に相当する保持メモｌ月３のアドレ
スｔ１にしたがつて、バツフアメモＩ川、１のアドレス
Ｔ２に格能され、またタイム・スロツトＴ２のデータは
、保持メモ１川３のアドレスＴ２にしたがつてバツフア
・メモＩ月１のアドレスｔ１に格納される。そして、書
込まれたデータはカウンタ１４によつて、出ハイウエイ
９のタイム・スロツトｔ１にはＴ２のデータが、タイム
・スロツトＴ２にはｔ１のデータが順次読出される。こ
のようにして、入ハイウエイ８のタイム・スロツトｔ１
のデータは、出ハイウエイ９のタイムスロツトＴ２に、
また入ハイウエイ８のタイム・スロツトＴ２のデータは
、出ハイウエイ９のタイム・スロツトｔ１にそれぞれ変
換できる。

次に、ダイヤル信号の受信、サービス信号の送．″信等
の処理を行うための受信データは、高速分離装置６で分
離された後、信号処理装置１５内のバツフア・メモリ１
６に格納され、さらに共通制御装置１８に転送されて処
理される。

又送信データは共通制御装置１８から転送され、バツフ
ア・メ４モリ１６に格納され、高速多重装置５に出さ
れる。アドレス保持メモリ１７は多重伝送路上の１フレ
ーム中の各タイム・スロツト番号に対応したアドレス領
域を具備し、例えば、ハイウエイ８，９のタイム．スロ
ツトＴ２のデータが格納されたバツフア・メモリ１６の
アドレスｎをアドレス保持メモＩ川７のアドレスＴ２に
書込んでおき、タイム・スロツトＴ２でアドレスＴ２の
内容ｎをバツフア・メモリ１６に供給して、アドレスｎ
の領域からハイウエイ８，９上のデータを共通制御装置
１８との間で送受信する。このように従来の方式におい
ては、時分割スイツチ７のバツフア・メモリ１１とこの
アドレスを保持するスイツチ・メモリ１３、および信号
処理装置１５のバツフア・メモリ１６とこのアドレスを
保持するメモリ１７をそれぞれ設ける必要があるため、
きわめて高価となる。

そして、ダイヤル信号を受信するとき又はサービス信号
を送信するときは、時分割スイツチ７を通してスイツチ
動作を行なつた後に、信号処理装置１５に接続するから
非能率的であり、また時分割スイツチ７のバツフア・メ
モリ１１は、スイツチ開始の際に残留中の不確定データ
が出ハイウエイ９に送出されるため、端末に誤つた情報
が伝えられたり、これを抑圧しても局内遅延等が生じる
欠点があり、さらにバツフア・メモリ１１のアドレスが
タイム・スロツト番号と対応づけられているため、バツ
フア・メモＩ川１の容量およびアドレス保持メモＩ月３
の容量は大きくなり、経済性に欠けていた。本発明は、
このような欠点を解消するため、経済性に優れ、信号処
理の迅速化が可能で、かつトラヒツタ量に応じた増設が
容易であり、端末に対してサービス性を向上できるよう
なメモリ・スイツチ方式の時分割交換機の提供を目的と
するものである。そこで、本発明は、本発明者等により
提案された特願昭５０−１３１６４２号公報記載のメモ
リ・スイツチ方式を用いてバツフア・メモリおよび保持
メモリを構成し、かつこの保持メモリを呼対応の時分割
スイツチ用バツフア・メモリと、通信要求呼の信号制御
用バツフア・メモリに共用することにより、前記の目的
を実現した。

以下、図面により、本発明の実施例を説明する。

第３図はそのプロツク構成図であつて、第１図における
時分割交換機４の内部構成を示す。複数の多重伝送路３
を通して、データが高速多重装置５に入力されると、高
速多重装置５は各多重伝送路３の多重化チヤネルを１つ
または複数の人カハイウエイ８に多重化して送出する。
高速データの場合には、各タイム・スロツトで構成され
る１フレーム中に、１つの呼に対して２個以上が多重化
される。１本または複数本の入ハイウエイ８は、第１の
バツフγ・メモリ２０と第２のバツフア・メモリ２１に
並列に接続され、さらに両バツフア・メモリ２０，２１
からの１本または複数本の出ハイウエイ９は、高速分離
装置６に並列接続される。

第１のバツフア・メモリ２０は、通信中呼を接続するた
めの呼対応のメモリであり、第２のバツフア・メモリ２
１は、通信要求呼の信号処理を行うためのメモリであつ
て、両バツフア・メモリ２０，２１に対して共通のアド
レス保持メモリ２２が設けられる。いま、人ハイウエイ
８はタイム・スロツトｔ１とＴ２で、上り下り対になつ
ているデータが、出ハイウエイ９に変換されて出力され
るものとする。

この変換を行うため、保持メモリ２２のアドレスｔ１・
Ｔ２の両方にｍを書込んでおく。ここで、ｍはタイム・
スロツト番号と特に対応していない。入ハイウエイ８上
のタイム・スロツトｔ１のデータは、保持メモリ２２の
アドレスｔ１に書かれているｍにしたがつて、第１また
は第２のバツフア・メモリ２０，２１のいずれか、ある
いは両方のアドレスｍに書込まれる。これらの識別は、
保持メモリ２２のアドレスｔ１にｍとともに書込まれて
いるメモリ指定ビツトＡ，ｂにより決定される。すなわ
ち、加入者相互の通信中呼のときには、メモリ指定ビツ
トはａとなつて、第１バツフア・メモリ２０のアドレス
ｍにデータが書込まれ、ダイヤル信号受信、局間制御信
号受信等のときには、メモリ指定ビツトはｂとなつて、
第２バツフア・メモリ２１のアドレスｍにデータが書込
まれ、通話中に終話を監視するときには、メモリ指定ビ
ツトＡ，ｂとなつて、第１と第２のバツフア・メモリ２
０，２１の両方のアドレスｍよデータが書込まれる。タ
イム・スロツトＴ２になると、保持メモリ２２のアドレ
スＴ２に書込まれているｍにしたがつて、第１あるいは
第２バツフア・メモリ２０，２１のアドレスｍが指定さ
れる。アドレスｍの領域には、タイム・スロツトｔ１の
とき書込まれたデータが格納されているので、このデー
タが出ハイウエイ９に読出されていると同時に、人ハイ
ウエイ８のタイム・スロツトＴ２のデータが同一の領域
（アドレスｍ）にランダム書込みされる。タイム・スロ
ツトＴ２のとき書込まれたデータは、タイム・スロツト
ｔ１のとき保持メモリ２２のアドレスｔ１に読出される
と同時に、人ハイウエイ８のタイム・スロツトＴ，のデ
ータが書込まれる。この動作を繰返すことにより、土り
下り一対のデータは、バツフア・メモリ２０，２１の同
一のアドレスを用いてスイツチされる。

同一のアドレスを上り、下りに共用するので、第１バツ
フア・メモリのワード数は従来の半分ですむ。さらに、
１フレーム中に、１つの呼に対して複数個のタイム・ス
ロツトを含むように多重化される高速データの場合も、
同じようにして同一のアドレスで書込みまたは読出しが
行われる。そして、読出しも書込みも同一アドレスを用
いるので、選択用のセレクタは不要である。なお、第２
バツフア・メモリ２１に格納された受信データは、共通
制御装置１８に転送されて信号処理が行われ、格納され
たときと同一のタイム・スロツトで送信データが同一の
領域に戻される。このように、両バツフア・メモリ２０
，２１のアドレスを示す保持メモリ２２は、一方または
両方のバツフア・メモリ２０，２１を制御でき、しかも
両方とも同一アドレス、同一内容でよいため、保持メモ
リの容量を格段に減少でき、さらに信号処理の際、第２
バツフア・メモリ２１のみを通るだけでスイツチも行わ
れるので、きわめて能率的である。

第４図は、信号処理を行う第２バツフア・メモリの構成
を示す説明図、第５図は第４図の各プロツクの説明図で
ある。

第２バツフア・メモリ２１は、信号制御のためのデータ
を格納するが、メモリ領域を有効に利用するために、全
体をＡ，Ｂ，Ｃの３つのプロツタに大きく分け、所定の
交換処理シーケンスに対応して各プロツクのメモリ・サ
イズを決定する。

例えば、ダイヤル信号受信、サービス信号受信の処理は
複雑であるが、トランクの数は少くてよいので、ビツト
方向が大きく、アドレス方向が小さいＡプロツクに入れ
る。また、局間信号の受信処理は、ダイヤル信号の処理
ほど複雑ではないが、発生頻度も少くないので、ビツト
方向が中、アドレス方向も中であるＢプロツクに入れる
。さらに、回線起呼、終話状態監視等は、状態を検出す
るのみで処理はきわめて簡単であるが、その頻度はきわ
めて多いので、ビツト方向が小で、アドレス方向が大の
Ｃプロツクに入れる。このようにして、第４図に示すよ
うに、アドレス方向にＯ−１番地をＡプロツク、ｉ＋１
〜ｊ番地をＢプロツク、ｊ＋１〜ｋ番地をＣプロツクと
して、第２バツフア・メモリを構成すれば、信号処理の
機能も選択することができる。以上説明したように、特
許請求の範囲第１項に記載された発明は次のような効果
を有する。

すなわち、共通のアドレス保持メモリで、通信中呼を接
続するための第１のバツフア・メモリと通信要求呼の信
号制御のための第２のバツフア・メモリの両方を同時に
制御することができ、しかも信号制御のデータは第２の
バツフア・メモリのみを通すのみでよいから、きわめて
経済的、能率的である。また、バツフア・メモリはアド
レス番号とタイム・スロツト番号との直接的な対応がな
いため、トラヒツク量に応じて自由にメモリ・サイズを
設定できるとともに、増設も可能であり、データ交換の
ように速度の異なるデータに対しては非常に有利となる
。さらに、高速データの局内遅延も減少するから加入者
に対するサービス性は向上する。また、信号制御の機能
を時分割スイツチを通してスイツチ動作を行なつた後に
おこなう方式でないため、通信中の呼の終話を能率的に
監視することができる。なお、特許請求の範囲第２項に
記載された発明は、第１項記載の発明に対し、さらに、
上記第２のバツフア・メモリを、回線起呼、終話状態監
視、ダイヤル信号受信または局間信号制御等の所定の交
換処理シーケンスに対応してメモリ・サイズを設定し、
該交換処理シーケンスに対応した第２のバツフア・メモ
リ・エリアを選択するようにしてあるため、特許請求の
範囲第１項記載の発明の上記の効果の他に、さらにメモ
リ特に第２のメモリの有効利用を図ることができる効果
がある。

【図面の簡単な説明】

第１図は代表的なメモリ・スイツチ形時分割交換機の系
統図、第２図は第１図におけるメモリ・スイツチの詳細
プロツク図、第３図は本発明の一実施例を示す時分割交
換機のプロツク図、第４図は第３図における第２バツフ
ア・メモリの構成図、第５図は第４図における各プロツ
クの説明図である。１：端末、２：マルチプレクサまたは集線装置、３：多
重伝送路、４：時分割交換機、５：高速多重装置、６：
高速分離装置、７：時分割スイツチ、８：入ハイウエイ
、９：出ハイウエイ、１０：加入者回線、１１：バツフ
ア・メモリ、１２：セレクタ、１３：メモリ・スイツチ
、１４：カウンタ、１５：信号処理装置、１６：バツフ
ア・メモ１八１７：アドレス保持メモリ、１８：共通制
御装置、２０：第１のバツフア・メモリ、２１：第２の
バツフア・メモリ、２２：共通のアドレス保持メモリ。

Claims

【特許請求の範囲】１複数の時分割多重伝送路が接続された時分割交換機
において、各多重伝送路の多重化チヤネルを１つまたは
複数の高速バスに多重化し、該高速バス上に、通信中呼
を接続するための呼対応の第１のバッファ・メモリと、
通信要求呼の信号制御のための第２のバッファ・メモリ
を設け、該第１および第２のバッファ・メモリのアドレ
スを示す共通の保持メモリで、両バッファ・メモリの一
方または両方を制御することにより、交換処理動作を行
うことを特徴とする時分割交換機。２時分割多重伝送路の多重化チャネルを１つまたは複
数の高速バスに多重化し、該高速バス上に、通信中呼を
接続するための呼対応の第１のバッファ・メモリと、通
信要求呼の信号制御のための第２のバッファ・メモリを
設け、該第１および第２のバッファ・メモリのアドレス
を示す共通の保持メモリで両バッファ・メモリの一方ま
たは両方を制御する時分割交換機において、上記第２の
バッファ・メモリを、回線起呼、終話状態監視、ダイヤ
ル信号受信または局間信号制御等の所定の交換処理シー
ケンスに対応してメモリ・サイズを設定し、該交換処理
シーケンスに対応した第２のバッファ・メモリ・エリア
を選択することを特徴とする時分割交換機。