JP2504736B2 - 時分割通信システム - Google Patents

時分割通信システム

Info

Publication number
JP2504736B2
JP2504736B2 JP60117136A JP11713685A JP2504736B2 JP 2504736 B2 JP2504736 B2 JP 2504736B2 JP 60117136 A JP60117136 A JP 60117136A JP 11713685 A JP11713685 A JP 11713685A JP 2504736 B2 JP2504736 B2 JP 2504736B2
Authority
JP
Japan
Prior art keywords
communication
control
circuit
transmission
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60117136A
Other languages
English (en)
Other versions
JPS61274537A (ja
Inventor
洋 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60117136A priority Critical patent/JP2504736B2/ja
Publication of JPS61274537A publication Critical patent/JPS61274537A/ja
Application granted granted Critical
Publication of JP2504736B2 publication Critical patent/JP2504736B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 (発明の関連分野) 本発明は、送信端から受信端への通信を提供する時分
割通信システムに関する。
(従来技術及びその問題点) 送信端から受信端への通信を提供する通信システムと
しては、代表的なものとして2つある。1つは、送信端
から受信端との間に回線を設定し通信を行なうものであ
り、今1つは、ユーザ情報にアドレス情報を付加してパ
ケットにし通信を行なうものである。前者の通信システ
ムとしては、米国特許番号4253179号「タイムディビジ
ョンディジタルスイッチングシステム(Time division
digital switching system)」がある。かかる通信シス
テムは、回線交換制御により通信路を設定するものであ
り、かかる通信路、即ち、回線の設定・復旧は送信端か
らの要求に応じ中央制御装置がその都度行なっている。
本例は、電話通信のように、一定の帯域を有しかつ保留
時間の長い通信を提供するのに適している。即ち、64kb
/sの回線を送信端と受信端の間で設定すればよく、ま
た、保留時間が長いので、回線の設定・復旧のための処
理に時間がかかっても通信システムのスループットは大
きくは低下しない。しかし、大容量の通信、保留時間の
短かい通信を提供するのには適さない。例えば、1Mb/s
の通信を行ないたい送信端及び受信端は64kb/sの回転ポ
ートを16個備えなければならず、通信システムの複雑化
・大規模をもたらす。また、保留時間が短かくなり回線
の設定・復旧のための処理時間と同程度あるいはそれ以
下になると、スループットの低下を招く。
これに対し、アイ・イー・イー・イーグローバルテレ
コミュニケーションズコンファレンスレコードグローブ
コム′83(IEEE Global Telecommunications Conferenc
e Record,GLOBECOM′83),に掲載された論文「ア シ
ンクロナス トリガード パケット ループ フォーワ
ィドバンド マンド マルチプル サービスィズコミュ
ニケーションズ(A synchronously triggered packet l
oop for wideband and multiple services communicati
ons)」に記載にされているパケット通信システムがあ
る。かかる通信システムにおいては、送信端のユーザ情
報に、受信端を特定するアドレス情報を付加し交換を行
なう。このパケット交換方式においては、種々の帯域の
通信を効率良く提供することができるが、送信端でパケ
ットの組立、受信端でパケットの分解のために時間がか
かり、電話通信のように遅延時間に制約のある通信を収
容するのには適さない。
(発明の目的) 本発明の高速に通信路の設定を行なうことができ、保
留時間の短かい通信を効率的に収容する通信システムを
提供することにある。
本発明の別の目的は、種々の帯域の通信を収容する通
信システムを提供することにある。
本発明の更に別の目的は、音声などのような即時系の
通信とデータのような待時系の通信を統合する通信シス
テムを提供することにある。
本発明のもう1つの目的は、即時系の通信に対し、遅
延時間を短かくすることのできる通信システムを提供す
ることにある。
(発明の構成) 本発明の時分割通信システムは周期T3(=T1+T2)毎
に通信制御を行なう。第1の期間T1において、各送信端
は、送信権を獲得した後、アドレス情報を送出する。通
信網はこのアドレス情報にもとづき、N個の時分割され
た通信路を設定する。送信端においては送信権を獲得し
た時刻あるいはタイムスロット番号を記憶保持する。一
方、受信端においては、受信した時刻あるいはタイムス
ロット番号を記憶保持する。第2の期間T2においては、
送信端は記憶・保持された通信路設定情報にもとづきユ
ーザ情報の送信を行ない、受信端も通信路設定情報によ
りユーザ情報の受信を行なう。
大容量の通信を行ないたい送信端は複数個の通信路を
占有して通信を行なう。また、即時系の通信は期間T1
おいて、待時系の通信に対して優先して送信権の獲得を
行なう。
(実施例) はじめに多重伝送装置に本発明を実施した例について
説明する。
第1図は、本発明の第1の実施例を示すブロック図で
ある。本図の多重伝送装置は送信装置1,受信装置2及び
伝送路3とから成る。送信装置1は送信端11,12,13を収
容し、多重化回路14,同期回路15,多重制御回路16とから
成る。同期回路15は制御信号151により送信端11,12,13
の選択回路113,123,133の選択入力の切替え制御を行な
う。送信端11の選択回路113の入力にはアドレス回路111
と送信バッファ112が接続されている。送信端12,13も同
様の構成となっている。第2図に多重制御回路16の詳細
を示す。この多重制御回路16は、カウンタ164,制御メモ
リ162,プロセッサ163より構成される。
以上の構成を有する送信装置1の動作について第3図
を参照しながら説明する。送信装置1はフレーム周期T
で各送信端からの送信データを時分割多重して送信を行
なうが、マルチフレーム周期(N1+N2)Tを単位にして
送信制御を行なう。即ち期間N1Tでアドレス情報の送信
を行ない、期間N2Tでユーザ情報の送信を行なう。同期
回路15は、期間N1TとN2Tとを切りわけるために、制御
信号151を各送信端の選択回路に供給する(第3図
(a))。送信端11の選択回路113は制御信号151のレベ
ルが1のときアドレス回路111の出力を選択し、レベル
が0のとき送信バッファ112の出力を選択する。期間N1
Tにおいては、アドレス回路111は相手受信端あるいは
送信端と相手受信端との対を特定するアドレス情報AD1
を送出し、期間N2Tにおいては送信バッファ112はユー
ザ情報INF1を送出する。
今、フレーム周期Tを100usecとし8個の8ビットタ
イムスロットとから成りうち1つは同期信号に用い、マ
ルチフレーム周期を、1msecとしN1=2,N2=8とする。
従って、マルチフレーム周期において、1つのタイムス
ロットを割りあてられると8ビット×N2=64ビットまで
のユーザ情報が送出できる。従ってm個のタイムスロッ
トを用いれば64mビットまでのユーザ情報を送出でき
る。あるマルチフレーム周期において、第2図に示すプ
ロセッサ163は送信端11,12,13に各各1個、2個、4個
のタイムスロットを割りあて第4図に示すように、各タ
イムスロットに対応した制御メモリ162にメモリセルに
送信端11,12,13のアドレスU1,U2,U3を書きこむ。なお、
本図において、SYNは同期回路15のアドレスでありこの
制御メモリ162には固定的に書きこまれている。カウン
タ164は、周期Tで動作し、制御メモリ162はタイムスロ
ット毎に書かれている送信端のアドレスを出力する。こ
の出力された制御信号161は多重化回路14の制御入力に
供給される。このときの制御信号161を第3図(b)に
示す。
同期回路15は各フレームの最初のタイムスロットにお
いて送信を行ない、マルチフレームの最初のフレームで
マルチフレーム同期信号MFを送出し、それ以外のフレー
ムではフレーム同期信号Fを送出する。送信端11は2番
目のタイムスロットで送信を行なう。マルチフレームの
最初のN1(=2)個のフレームでアドレス情報AD1を送
出し残りのN2(=8)個のフレームでユーザ情報INFO1
を送出する。このときの伝送路3上の信号を第3図
(c)に示す。
16ビットのアドレス情報AD1は8ビットのAD11とAD12
に分割され期間N1Tで送出され、64ビットのユーザ情報
INFO1は8ビットのINF101…,INF108に分割され期間N2
Tで送出される。アドレス情報AD1とユーザ情報INFO1
時分割多重して送出された伝送路3上の信号フレームと
の関係を第3図(d)に示す。
以上、1つのタイムスロットを用いた送信について説
明したが、この2倍のユーザ情報を送出する場合は2つ
のタイムスロットを用いて送信を行なう。送信端12の送
信を例にして多元情報の送信について説明する。128ビ
ットのINFO2はINF201,INF202,…,INF215,INF216の1
6個の8ビットデータに分割され、期間N2Tにおいて各
フレームの第3番目と第4番目のタイムスロットを用い
て送信する。この場合、アドレス情報AD2はAD21とAD22
と2個の8ビットデータに分割し期間N1Tにおいて送出
されるが、はじめのフレームの第3番目と第4番目のタ
イムスロットで共にAD21,次のフレームで共に、AD22
送出する。送信端31からの4倍のユーザ情報を送出する
場合も同じである。即ち、256ビットのINFO3は32個の8
ビットデータINF301,INF302,…,INF331INF332に分割
して送出し、16ビットのアドレス情報AD3はAD31,AD32
に分割し、第3図(d)に示すように送出する。
次に受信装置2について説明する。受信装置2におい
て、入力された伝送路3上の信号は同期回路25と分離回
路27に供給される。同期回路25はマルチフレーム同期信
号MF及びフレーム同期信号Fを検出する。分離回路27
は、伝送路3上の信号のうちアドレス情報を展開制御回
路26に供給し、ユーザ情報を展開回路24に供給する。
展開制御回路26の詳細を第5図に示す。カウンタ264
は、同期回路25において検出されたマルチフレーム同期
信号MFにもとづく制御信号251により初期化される。カ
ウンタ出力のうち出力265は、制御メモリ265のアドレス
入力に供給され、アドレスの制御を行なう。一方、出力
263は、マルチフレーム周期(N1+N2)Tのうち期間N1
TとN2Tを与える。制御出力263は分離回路27の制御入
力に供給され、アドレス情報とユーザ情報の分離を制御
する。分離されたアドレス情報271は展開制御回路26に
供給されユーザ情報272は展開回路24に供給される。制
御出力263は展開回路24にも供給され、期間N1Tにおい
て展開回路24を禁止状態にする。
第5図の展開制御回路26においては、制御メモリ262
は、制御出力263により期間N1Tで書きこみ状態、期間N
2Tで読みだし状態になる。従って、期間N1Tにおいて
アドレス情報271を入力し、制御メモリ262のメモリセル
には第6図に示すように各タイムスロットに対応したア
ドレス情報が格納される。期間N2Tでは、格納されたア
ドレス情報が周期Tでタイムスロット毎に読みだされ、
制御信号261として展開回路24に供給される。展開回路2
4に供給されるアドレス情報と、分離回路27から供給さ
れるユーザ情報とは対応しているので、各送信端からの
ユーザ情報は所定の受信端21,22,23に受信される。
本実施例において、音声通信のような連続通信に対す
る遅延時間について第7図を用いて説明する。音声PCM
は信号は同図(a)に示すように周期T1(=125usec)
で生起する。生起した音声PCM信号はユーザ情報の一部
(例えば、第3図のINFO1の中の1つ)として期間N2
で伝送される。これを同図(b)に示す。この場合、同
図(a)の斜線部で示した周期の信号は、同図(b)に
示すように伝送路でアドレス部(N1T)を送信している
期間待たされ、アドレス部の転送が終わってから送信さ
れます。従って、同図(c)に示すように(N1+1)T1
程度の遅延が生じます。このように、本発明では、音声
信号の遅延時間を最大で(N1+1)T1程度にすることが
できます。
今、N1=2としているので遅延時間は375usecとな
る。従来のパケット伝送の場合は、最低でも時間(N2
1)T1程度、即ち1125usec遅れるので、従来のパケット
伝送より遅延時間を短くすることができる。
本実施例では、マルチフレーム周期でアドレス情報を
変えることができるので、多重伝送の回線の切換えを高
速に行なうことができる。更に、複数のタイムスロット
を占有することにより多元情報の伝送も実現できる。
本発明の第2の実施例について第8図及び第9図を参
照しながら説明する。第8図は本実施例に用いる送信装
置を示すものであり、第1の実施例においては、プロセ
ッサ163が多重回線の制御を行なっていたのに対し、本
実施例では各送信端が分散してかかる制御を行なうもの
である。
送信端11は制御部114を具備し、この制御部114はアド
レス回路111の制御を行なうと共に、送信バッファ112に
送信すべきデータが到着すると送信要求を制御線115を
介し多重化制御回路16に通知する。送信端12,13も同一
の構成を有し、制御線125,135により送信要求を通知す
る。多重化制御回路16は送信端11,12,13からの送信要求
を入力し、送信許可を与える送信端のアドレスを出力す
るアービタ165とカウンタ164,制御メモリ162とから構成
される。
アービタ165は第9図(a)に示す同期回路15の制御
信号153により各マルチフレームの最初のフレームのみ
動作状態となり、制御メモリ162は、この最初のフレー
ムのみ書きこみ状態となり残りのフレームでは読みだし
状態となる。今送信端11,12,13にそれぞれ64ビット、12
8ビット、256ビットのユーザ情報の送信要求が生じたと
する。第9図(b)に示す制御信号152によりカウンタ1
64は初期化されると共に、アービタ165は同期回路15の
アドレスSYNを出力する。この出力されたアドレスは制
御線161により多重化回路14に供給されると共に書きこ
み状態にある制御メモリ162に書きこまれる。
カウンタ164は初期化されているので、第4図に示さ
れる位置にアドレスSYNが書かれる。同時に同期回路15
から多重化回路14を介し伝送路3にマルチフレーム同期
信号MFが送出される。
次のタイムスロットからはアービタ165は、各送信端
への送信許可制御を開始する。はじめに送信端11に送信
を許可すべくアドレスU1を出力する。これも制御メモリ
162の2番目のセルに書きこまれると同時に多重化回路1
4に供給され、送信端11はアドレス情報AD11を送出す
る。送信端11の送信すべきユーザ情報の長さは64ビット
であり、これは、1タイムスロットを1マルチフレーム
の間占有すれば送信できる長さである。従って、送信端
11は1タイムスロット分の送信が終了すると送信要求を
下げる。次に、アービタ165は送信端12に送信許可を与
えるべくアドレスU2を出力する。送信端12のユーザ情報
は128ビットなので2タイムスロット占有した後送信要
求を下げる。更に、次に送信端13に送信許可が行なわれ
る。アービタ165は最初のフレーム期間が経過すると、
動作を停止する。第9図(c),(d),(e)及び
(f)に制御線115,125,135上の送信要求と、多重化回
路14への制御信号を示す。制御メモリ162はこの期間は
書きこみ状態となっており、最初のフレーム期間が終了
した段階では第4図に示すデータが格納される。次のフ
レームからは、制御メモリ162は読みだし状態となり、
第1の実施例と全く同じ動作を行なう。
以上のように、本実施例によれば、多重回線の割りあ
ては、各送信端の送信要求に対し、実時間で処理でき
る。
本発明の第3の実施例について説明する。本実施例
は、即時系の通信と待時系の通信とを優先制御により統
合するものであり、第10図に本実施例に用いる送信装置
を示す。第10図の送信装置は第8図の送信装置に優先制
御回路17が加わったもので、優先制御回路17の構成を第
11図に示す。優先制御回路17において、カウンタ172は
マルチフレームの開始と同時に制御信号153により初期
化され、最優先レベルを優先度信号171として全ての送
信端に出力する。各送信端はこの優先度信号171と自己
の送出すべきユーザ情報の優先度とを比較し、優先度信
号171の示すレベルの方が低ければ送信要求を行なう。
従って、最初は最優先度のユーザ情報を有する送信端
のみ送信が許可される。かかる優先度の通信が全て終了
すると、送信要求は無くなり、具体的には制御線115,12
5,135は全て0となり、NORゲート173の出力は1とな
る。これによりカウンタ172は計数可能状態となり、優
先度信号171の示すレベルを1つ下げる。このとき、か
かる優先度の送信要求があれば、NORゲート173は計数を
それ以上進めない。この優先レベルの通信が全て終了す
ると再びNORゲート173の出力は1になり、カウンタ172
は計数を更に1つ進め優先度を下げる。
以上の優先制御をマルチフレームの最初のフレームに
おいて行なう。このフレームにおける回線の割りあては
多重化制御回路16内の制御メモリ162に保持されている
ので残りのフレームにおいては優先制御を行なう必要は
ない。
この優先制御によれば、高優先度の通信が終了すれば
ただちに低優先度の通信が可能となる。従って、高優先
度を音声通信のような即時系の通信を割りあて、低優先
度をデータ通信のような待時系の通信にわりあてれば、
両通信を効率良く統合できる。
第12図に本発明に用いる受信装置の別の例用いた第4
の実施例を示す。受信端21は、アドレス回路211,受信バ
ッファ212,ゲート213,制御部214から構成される。受信
端22,23も同じ構成を有する。
同期回路25は、期間N1Tを与える制御信号251を全て
の受信端に供給する。受信端21においては、制御部214
は期間N1Tに受信される信号、即ち全てのアドレス情報
にもとづき、自己の受信すべきタイムスロットの時間位
置を特定すると共に、受信すべきアドレス情報をアドレ
ス回路211に供給する。制御部214は期間N2Tにおいて特
定されたタイムスロットにおいてのみゲート213を導通
状態にする。従って、自分宛てのユーザ情報のみ受信バ
ッファ212に受信される。本実施例によれば、受信端に
おいてもアドレス情報を保持することができる。
なお、以上の実施例において、周期T毎にフレーム同
期信号Fが挿入されているが、かかる同期信号は必ずし
も必要ではなく第13図に示すようにマルチフレーム同期
信号MFのみ同期のための信号として与え、これを基準に
して、第1の期間N1Tと第2の期間N2Tを与えることも
できる。
第14図に本発明の第5の実施例を示す。本実施例は本
発明を交換システムに適用したものである。本実施例
は、端末インタフェイス回路31,32,33制御回路316,タイ
ミング回路315及びバス30とから構成される。制御回路3
16は第8図の多重化制御回路16と同一の構成である。端
末インタフェイス回路31は第8図に示す送信端と同一構
成の送信端11と第12図に示す受信端と同一構成の受信端
21とデコーダ11とから成る。端末インタフェイス回路3
2,33もこれと同じ構成である。
タイミング回路315は、マルチフレーム周期で動作
し、端末インタフェイス回路31,32,33にアドレス情報を
送出する第1の期間とユーザ情報を送出する第2の期間
を与えるものである。更に、タイミング回路315は、第
8図の同期回路15が多重化制御回路16に対し行なってい
るタイミング制御と同じ制御を制御回路316に対し行な
っている。各端末インタフェイス回路に設けられている
デコーダ例えば端末インタフェイス回路31のデコーダ31
1は、制御回路316より出力される送信を許可された端末
インタフェイス回路のアドレスを入力し、自己のアドレ
スと比較し一致していれば送信端11を起動させる。即ち
第8図の実施例においては、伝送路3への信号の送出を
多重化回路14を介し行なっていたのに対し、本実施例で
は、バス30上での多重化制御を分散配置されたデコーダ
により実施している。
従って、多重伝送システムと同じ方法により各送信端
と受信端との間で通信が実施される。
(発明の効果) (1) マルチフレーム周期毎に通信路の設定をできる
ので、保留時間の短かい通信を効率的に収容できる。
(2) 帯域に応じ複数のタイムスロットを占有するこ
とができるので多元通信を容易に提供できる。
(3) 即時系の通信と待時系の通信とを優先制御によ
り統合できる。
(4) 即時系通信に対しては、通信網内における遅延
時間をマルチフレーム周期より短かくすることができ
る。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示す図、第2図は第1
の実施例に用いる多重化制御回路の構成を示す図、第3
図は、第1の実施例における多重伝送フレームを示す
図、第4図は、第1の実施例に用いる多重化制御回路内
の制御メモリの格納データの例を示す図、第5図は第1
の実施例に用いる展開制御回路の構成を示す図、第6図
は第1の実施例に用いる展開制御回路内の制御メモリの
格納データの例を示す図、第7図は、第1の実施例にお
ける伝送遅延を示す図、第8図は本発明の第2の実施例
に用いる送信装置の構成を示す図、第9図は第2の実施
例の動作タイミングを示す図、第10図は本発明の第3の
実施例に用いる送信装置の構成を示す図、第11図は第3
の実施例の送信装置内の優先制御回路の構成を示す図、
第12図は本発明の第4の実施例に用いる受信装置の構成
を示す図、第13図は、本発明による多重伝送フレームの
別の構成例を示す図、第14図は本発明の第5の実施例を
示す図である。 図において、1は送信装置、2は受信装置、3は伝送
路、11,12,13は送信端、21,22,23は受信端、15,25は同
期回路、16,26,316,114,214は制御回路、14は多重化回
路、24は展開回路、27は分離回路、111,211はアドレス
回路、112,212はバッファ、113は選択回路、164,264,17
2はカウンタ、162,262はメモリ、163はプロセッサ、165
はアービタ、17は優先制御回路、173,213はゲート、31,
32,33は端末インタフェイス回路、315はタイミング回
路、311はデコーダを示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の送信端が通信網で接続された送信装
    置と複数の受信端が通信網で接続された受信装置との間
    の伝送路における時分割通信方法において、 N個(N≧2)のアドレス情報を通信するためのフレー
    ム周期TのN1倍(N1≧2)の第1の期間と、前記アドレ
    ス情報に対応したN個のユーザ情報を通信するためのフ
    レーム周期TのN2倍(N2≧2)の第2の期間とからなる
    期間をマルチフレーム周期とし通信制御を行い、 前記第1の期間において、前記N個のアドレス情報の各
    々を1/N1に分割して、N1個のフレームに多重し、 前記第2の期間において、前記N個のユーザ情報の各々
    を1/N2に分割して、N2個のフレームに多重して時分割通
    信を行うことにより、 前記送信装置と前記受信装置との間の前記伝送路にN個
    の通信路を設定し、このN個の通信路を用いてN個のユ
    ーザの情報の通信を、前記通信網で接続された前記送信
    端と前記受信端とで行うことを特徴とする時分割通信方
    法。
  2. 【請求項2】前記通信制御として多重伝送制御を行うこ
    とを特徴とする特許請求の範囲第1項に記載の時分割通
    信方法。
  3. 【請求項3】前記通信制御として交換制御を行うことを
    特徴とする特許請求の範囲第1項に記載の時分割通信方
    法。
JP60117136A 1985-05-30 1985-05-30 時分割通信システム Expired - Lifetime JP2504736B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60117136A JP2504736B2 (ja) 1985-05-30 1985-05-30 時分割通信システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60117136A JP2504736B2 (ja) 1985-05-30 1985-05-30 時分割通信システム

Publications (2)

Publication Number Publication Date
JPS61274537A JPS61274537A (ja) 1986-12-04
JP2504736B2 true JP2504736B2 (ja) 1996-06-05

Family

ID=14704341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60117136A Expired - Lifetime JP2504736B2 (ja) 1985-05-30 1985-05-30 時分割通信システム

Country Status (1)

Country Link
JP (1) JP2504736B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777369B2 (ja) * 1987-01-23 1995-08-16 日本電気株式会社 時分割多重信号の受信方法
JPH0666755B2 (ja) * 1987-02-17 1994-08-24 日本電気株式会社 タイムスロツト割当方式
JPH08149104A (ja) * 1994-11-17 1996-06-07 Nec Corp 時分割多重通信方式

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620352A (en) * 1979-07-28 1981-02-25 Nippon Telegr & Teleph Corp <Ntt> Communicating method by variable allocation time-division multiple access
JPS5846745A (ja) * 1981-09-14 1983-03-18 Nec Corp デジタル通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5620352A (en) * 1979-07-28 1981-02-25 Nippon Telegr & Teleph Corp <Ntt> Communicating method by variable allocation time-division multiple access
JPS5846745A (ja) * 1981-09-14 1983-03-18 Nec Corp デジタル通信装置

Also Published As

Publication number Publication date
JPS61274537A (ja) 1986-12-04

Similar Documents

Publication Publication Date Title
JP2615297B2 (ja) リング通信システム
US4701907A (en) Dynamically reconfigurable time-space-time digital switch and network
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
JP2527931B2 (ja) 通信回路網
CZ285106B6 (cs) Způsob přenosu dat z periferie do radiotelefonu a zařízení k provádění způsobu
JPH0388450A (ja) 通信装置
JPS62189895A (ja) 狭帯域チヤネルを持つ通信網を通じて広帯域通信施設を確立するための方法と装置
JPH0476280B2 (ja)
JPH0758881A (ja) コンピュータシステム
US4430734A (en) Demultiplexer circuit
JP2504736B2 (ja) 時分割通信システム
US5430708A (en) Control channel terminating interface and its testing device for sending and receiving signal
JPH07193554A (ja) 多重化装置
JP3009745B2 (ja) 信号情報のチャンネル同期交換の方法
JP2002502167A (ja) 複数チャネル加入者線カード
KR910005471B1 (ko) 디지탈버튼전화장치
JP3158758B2 (ja) 端末アダプタ装置とデータ伝送方法
KR100266256B1 (ko) 프로세서와 디바이스들 간의 통신 장치
JP2630117B2 (ja) Isdnインタフェース回路
JPH0669181B2 (ja) 通信システム
JP3008435B2 (ja) 高速度電気通信リンクの設定方法及びその端末装置
JP3202691B2 (ja) Isdnインタフェース制御用lsi
JPS5927518B2 (ja) 時分割交換機
JP2535812B2 (ja) 時分割交換機
JP2586444B2 (ja) 時分割交換装置