JP2002502167A

JP2002502167A - 複数チャネル加入者線カード

Info

Publication number: JP2002502167A
Application number: JP2000529103A
Authority: JP
Inventors: プラマー，ウイリアム・エム; クレツカ，ルドルフ・ビー，サード
Original assignee: アルカテル・ユー・エス・エイ・ソーシング、エル・ピー
Priority date: 1998-01-27
Filing date: 1999-01-21
Publication date: 2002-01-22
Also published as: EP1051877A1; WO1999038352A1; TW407414B; AU2465199A

Abstract

(57)【要約】加入者バス信号をディジタルループキャリアマトリックスと通信する加入者バスインタフェースと、加入者バス信号と広帯域通信信号との間でマッピングするマッピング回路と、広帯域通信信号を外部ネットワークと通信する複数のスパンと、マッピング回路および複数のスパンインタフェースの動作を制御するプロセッサノードとを含む通信チャネルユニットカード。

Description

【発明の詳細な説明】

【０００１】（背景）本発明は、通信で使用される複数チャネル加入者線カードに関する。

【０００２】通信の初期には、単一の情報チャネルを搬送するのに１本の銅線が使用された
。コストの大部分が物理リンクの材料および構築にあるため、以来、電話技術者
は、複数の通信チャネルを単一の物理リンクにまとめる方法を開発してきた。ア
ナログ信号およびパルス符号変調（ＰＣＭ）ディジタル信号の複数ストリームを
それぞれ単一のストリームに多重化するために、周波数分割多重化（ＦＤＭ）お
よび時分割多重化（ＴＤＭ）が考案された。ディジタル信号の場合、時分割多重
化の階層は、ＤＳ（ＤｉｇｉｔａｌＳｉｇｎａｌ）０〜ＤＳ４として表され、
ここで、ＤＳ０は単一の０．００６４Ｍｂ／ｓチャネル、ＤＳ１は２４個のＤＳ
０を共に多重化したもの、ＤＳ２は９６個のＤＳ０を共に多重化したもの、ＤＳ
３は６７２個のＤＳ０を共に多重化したもの、ＤＳ４は４０３２個のＤＳ０を共
に多重化したものである。階層ＤＳ１〜ＤＳ４はまた、伝送に銅媒体を使用する
ときにはＴ１、Ｔ２、Ｔ３、Ｔ４とも呼ばれる。

【０００３】国際通信連合ＣＣＩＴＴのＧ．７００シリーズ勧告に基づく同種の時分割多重
化方式は、Ｅ１またはＣＥＰＴ−１と呼ばれる３２チャネルフォーマットを使用
するものであり、この場合、各チャネルは、ＤＳ０（０．０６４Ｍｂ／ｓ）信号
に対応する。したがって、Ｅ１信号は共に多重化された３２個のＤＳ０に、Ｅ２
は共に多重化された１２８個のＤＳ０に、Ｅ３は共に多重化された５１２個のＤ
Ｓ０に、Ｅ４は共に多重化された２０４８個のＤＳ０に基づく。

【０００４】中央端末（ＣＴ）にあるディジタルループキャリア（ＤＬＣ）は、加入者電話
線からの複数のアナログ信号およびディジタル信号を、単一の多重ディジタル信
号、例えばＴ１／Ｅ１信号に、多重化できるマルチプレクサである。遠隔端末（
ＲＴ）に位置するミラーＤＬＣは、多重化されたＴ１／Ｅ１信号を、加入者電話
線を介して伝送するのに適した形に復号することができる。このデータフローは
また、ＲＴからＣＴへの逆方向でも起こる。

【０００５】各ＤＬＣは本質的に、標準的な制御、メモリ、パワーなどの構成要素と、さら
に加入者電話線からのアナログ信号およびディジタル信号をフォーマット済みデ
ィジタルデータ信号に変換するいくつかのインタフェースカード（ラインカード
）も含む専用コンピュータである。異なるタイプのインタフェースカードは、異
なるタイプの加入者電話線にサービスする。インタフェースカードの例には、ア
ナログ電話線用のＰＯＴＳ（ＰｌａｉｎＯｌｄＴｅｌｅｐｈｏｎｅＳｅｒ
ｖｉｃｅ）カード、光ファイバ回線用のＦＯＸカード、ＩＳＤＮ（ディジタル総
合サービス網）回線用のＩＳＤＮカード、およびいくつかの他の広帯域サービス
オプションカードが含まれる。適切なインタフェースカードが加入者電話線信号
をフォーマット済みディジタルデータ信号に変換した後、中央端末にあるＤＬＣ
は、時分割多重化によって単一のＥ１信号を構築する。遠隔端末で、ＤＬＣはＥ
１信号を復号して、フォーマット済みディジタルデータをインタフェースカード
に送達し返す。インタフェースカードは、フォーマット済みディジタルデータを
、加入者電話線を介した伝送に適した形に変換する。これらの回線（例えば標準
的なシールドなしツイストペア）を介した伝送に対する最も成熟した技術は、Ｈ
ＤＳＬである。ＨＤＳＬは、中央局と顧客の構内との両方に特別な電子装置を必
要とし、従来の技術によるよりもずっと速く、ずっと低いコストでＴ１／Ｅ１ロ
ーカルループ回路の供給を可能にする。

【０００６】（概要）一般に様々な実施態様で、本発明は、以下の特性の１つまたは複数を含むこと
ができる。複数チャネル加入者線カードは、加入者バス信号をディジタルループ
キャリアマトリックスと通信する加入者バスインタフェース、加入者バス信号と
広帯域通信信号との間でマッピングするマッピング回路、広帯域通信信号を外部
ネットワークと通信する複数のスパン（ｓｐａｎ）、マッピング回路および複数
のスパンインタフェースの動作を制御するプロセッサノードを含む。

【０００７】スパンは、外部ネットワークから受信した着信信号から広帯域通信信号を再生
することができる。

【０００８】スパンは、外部ネットワークを介して送信されるべき広帯域通信信号に対して
フレーム指示およびフォーマット化の機能を実行することができる。

【０００９】マッピング回路は、複数の奇数および偶数チャネルを使用して、到着する広帯
域通信信号を加入者バス信号にマッピングすることができる。

【００１０】一般に別の態様では、マッピング回路はまた、３つまでの偶数チャネルを結合
することによって、かつ、対応する奇数チャネルを維持することによって、到着
する広帯域通信信号を加入者バス信号にマッピングすることもできる。

【００１１】マッピング回路は、１つの偶数チャネルを分離することによって、かつ、対応
する奇数チャネルを維持することによって、出発する加入者バス信号を広帯域通
信信号にマッピングすることができる。

【００１２】マッピング回路は、特定用途向けＩＣ（ＡＳＩＣ）として実現することができ
る。

【００１３】広帯域通信信号は、Ｅ１またはＴ１信号を含むことができる。

【００１４】ディジタルループキャリアマトリックスは、帯域幅／プロセッサ／タイミング
（ＢＰＴ）カードを含むことができる。

【００１５】一般に別の態様では、通信チャネルユニットカードは、加入者バス信号をディ
ジタルループキャリアマトリックスと通信する第１の通信手段と、加入者バス信
号と広帯域通信信号との間でマッピングする手段と、広帯域通信信号を外部ネッ
トワークと通信する第２の通信手段と、マッピング手段および第１、第２の通信
手段の操作を制御する手段とを含む。

【００１６】第２の通信手段は、外部ネットワークから受信した着信信号から広帯域通信信
号を再生することができる。

【００１７】第２の通信手段は、外部ネットワークを介して送信すべき広帯域通信信号に対
してフレーム指示およびフォーマット化機能を実行することができる。

【００１８】マッピング手段は、複数の奇数および偶数チャネルを使用して、到着する広帯
域通信信号を加入者バス信号にマッピングすることができる。

【００１９】マッピング手段は、３つまでの偶数チャネルを結合することによって、かつ、
対応する奇数チャネルを維持することによって、到着する広帯域通信信号を加入
者バス信号にマッピングすることができる。

【００２０】マッピング手段は、１つの偶数チャネルを分離することによって、かつ、対応
する奇数チャネルを維持することによって、出発する加入者バス信号を広帯域通
信信号にマッピングすることができる。

【００２１】マッピング手段は、特定用途向けＩＣ（ＡＳＩＣ）として実現することができ
る。

【００２２】広帯域通信信号は、Ｅ１またはＴ１信号を含むことができる。

【００２３】ディジタルループキャリアマトリックスは、帯域幅／プロセッサ／タイミング
（ＢＰＴ）カードを含むことができる。

【００２４】一般に別の態様では、通信チャネルユニットカードの構成方法は、加入者バス
信号をディジタルループキャリアマトリックスと通信する加入者バスインタフェ
ースを提供するステップと、加入者バス信号と広帯域通信信号との間でマッピン
グするマッピング回路を提供するステップと、広帯域通信信号を外部ネットワー
クと通信する複数のスパンを提供するステップと、マッピング回路および複数の
スパンインタフェースの動作を制御するプロセッサノードを提供するステップと
を含む。

【００２５】様々な実施態様で、本発明は、以下の利点の１つまたは複数を提供することが
できる。本明細書で述べるハードウェアおよびソフトウェアのセットアップは、
各カードの容量を増加させる。各遠隔端末または中央端末は、ハードウェアまた
はソフトウェアの大幅なアップグレードなしにその容量を増加させることができ
、したがって回線ごとのコストを削減することができる。

【００２６】さらに、３本のＥ１回線が１つのプロセッサおよび１つのＡＳＩＣを共有する
こともできる。また、加入者バスインタフェース（ＳＢＩ）信号の送受信に使用
されるチャネルは、より少なくなる。従来の構成では、３つのＥ１信号の送信は
６本のチャネルを要するが、本明細書で述べる技術を使用すれば、３つのＥ１信
号の送信は４本のチャネルしか要しない。回線を４本維持するのは、６本維持す
るよりも経済的である。さらに、質の低下がない。メッセージベースであるため
、複数チャネルカードは、ＣＡＳシステムよりもさらに良いサービス品質を有す
る。

【００２７】本発明の他の特性および利点は、後続の説明、図面、および特許請求の範囲か
ら明らかになろう。

【００２８】（詳細な説明）図１に示すように、通信システム２は、ディジタルループキャリア（ＤＬＣ）
４を含む。ディジタルループキャリア４は、金属、ファイバ、または他の適した
通信媒体１２を介して１つまたは複数の遠隔端末（ＲＴ）８、１０に結合される
中央局端末（ＣＴ）６を含む。ディジタルループキャリア４は、呼の制御および
管理の信号を送達することにより、システム２に対する送達ユニットとして機能
する。電話サービス機器１４、１６、１８などの加入者装置は、中央局端末６お
よび遠隔端末８、１０にそれぞれ結合することができる。中央局端末６はまた、
ローカルエクスチェンジキャリア（ＬＥＣ）ネットワーク２２にも結合される。
中央局端末６は、クラス５スイッチなどのスイッチ２０を通してＬＥＣネットワ
ーク２２に結合することができる。異なる実施態様で、スイッチ２０およびＬＥ
Ｃネットワーク２２は、ＩＴＵ通信標準などのメッセージ指向信号、またはＣＡ
Ｓ（ＣｈａｎｎｅｌＡｓｓｏｃｉａｔｅｄＳｉｇｎａｌｉｎｇ）などのビッ
ト指向信号を使用するプロトコルに従って動作する。その他のメッセージ指向お
よびビット指向のプロトコルも、代わりにまたは追加的に使用することができる
。

【００２９】図２に示すように、中央局端末６、および端末８などの遠隔端末は、スロット
２６、３６などの１つまたは複数のチャネルユニットカードスロットをそれぞれ
有する。スロット２６、３６は、加入者線４８およびＬＥＣネットワーク線４６
に、またそれらからデータ信号を搬送するチャネルユニットカードを収容する。
加入者線４８は、電話機１６（図１）などの加入者装置に結合される。ＬＥＣネ
ットワーク線４６は、ＬＥＣネットワーク２２（図１）に結合される。チャネル
ユニットカードは、着信加入者線データ信号をフォーマット済みディジタルデー
タに変換し、フォーマット済みディジタルデータを、加入者線を介する伝送に適
したデータ信号に変換する。

【００３０】異なるチャネルユニットカードは、異なる種類の狭帯域（例えばＰＯＴＳ、Ｃ
ＯＩＮ、ＵＶＧ／ＥＷＧ、４線式Ｅ＆Ｍ、汎用４線式、基本インタフェースユニ
ット）、および広帯域（ＩＳＤＮ、ＤＳ１Ｕ、Ｔ１Ｕ、ＡＤＳ１Ｕ、ＡＴ１Ｕ、
Ｅ１、Ｅ１短距離、Ｅ１長距離およびＥ１Ｃｏｎｃ）加入者線を処理する。図
２に示すように、例えばＰＯＴＳカード５０が、遠隔端末８にある、加入者装置
に接続するためのチャネルユニットカードスロット３６の１つに挿入される。同
様に、Ｅ１カード５２が、中央局端末６にある、ＬＥＣネットワーク２２に信号
を結合するためのチャネルユニットカードスロット２６の１つに挿入される。Ｅ
１カードは、各チャネルまたはタイムスロットが毎秒６４キロビット（Ｋｂ／ｓ
）すなわちＤＳ０の信号に対応する３２個のチャネルを使用する、２メガビット
カードである。スロット２６、３６はまた、同じか異なるタイプの追加のチャネ
ルユニットカードを収容することもできる。

【００３１】図２にさらに示すように、中央局端末６および遠隔端末８のそれぞれはまた、
伝送カードを収容する１つまたは複数の伝送カードスロット３０、４０も含む。
伝送カードは、端末６、８が通信媒体１２を介して通信できるようにする。伝送
カードは、通信媒体１２用の信号と端末６、８が理解し処理することのできる電
気信号との間の変換を処理する。

【００３２】異なる伝送カードは、異なる通信媒体をサポートする。例えばＥ１カードは、
金属媒体を介した通信をサポートするのに使用することができ、光学ラインユニ
ットカードは、光ファイバ通信用に使用することができる。Ｅ１フォーマットは
、例えば国際通信連合ＣＣＩＴＴのＧ．７００シリーズ勧告に基づく時分割多重
化（ＴＤＭ）技術に使用することができる。

【００３３】中央局端末６および遠隔端末８はそれぞれ、少なくとも１つの帯域幅アロケー
タ／プロセッサ／タイミングユニット（ＢＰＴ）カード２８、３８を含む。各Ｂ
ＰＴカード２８、３８は、スロット２６または３６中のそれぞれのチャネルユニ
ットカードからフォーマット済みディジタル信号を収集し、それらを時間領域多
重（ＴＤＭ、ｔｉｍｅｄｏｍａｉｎｍｕｌｔｉｐｌｅｘｅｄ）信号に多重化
する。次いで、多重化された信号は、それぞれスロット３０および４０中の伝送
カードを経由し、伝送媒体１２を介して送信することができる。ＢＰＴカード２
８、３８はまた、それぞれの伝送カードからＴＤＭ信号を受け取る。ＢＰＴカー
ド２８、３８は、受け取ったＴＤＭ信号を多重化解除して、スロット２６、３６
中のそれぞれのチャネルユニットカードに送達するためにそれらをルーティング
する。それぞれの加入者バスインタフェース３２、４２は、スロット２６または
３６中のチャネルユニットカードとそれらに対応するＢＰＴカード２８または３
８との間で信号を送るのに使用される。同様に、オクタル（８つの）バス３４、
４４は、スロット３０、４０中の伝送カードとそれらに対応するＢＰＴカード２
８、３８との間で信号を送るのに使用される。

【００３４】一般に、ＢＰＴカード２８などの各ＢＰＴカードは、マイクロプロセッサやマ
イクロコントローラなどのプロセッサ５４、ならびに様々な形の関連メモリ５６
を含む。メモリ５６には、電気的消去書込み可能な読出専用メモリ（ＥＥＰＲＯ
Ｍ）などのフラッシュメモリ５８、ならびにランダムアクセスメモリ（ＲＡＭ）
や読出専用メモリ（ＲＯＭ）など他のタイプのメモリを含めることができる。Ｂ
ＰＴカード３８は、ＢＰＴカード２８と同様のものとすることができる。ＢＰＴ
カード２８、３８のさらなる詳細は、例えば、本発明の譲受人に譲渡された１９
９７年１１月１４日出願の「ＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓＴｅｒｍ
ｉｎａｌ」という名称の米国特許出願に記載されており、この全文を参照により
本明細書に組み込む。

【００３５】図３に示すように、Ｅ１カードは、Ｅ１フォーマットで信号を受信して、それ
らを加入者バスインタフェース（ＳＢＩ）フォーマットに再マッピングし、また
その逆も行う。Ｅ１カードは、加入者バスインタフェース（ＳＢＩ）１１０、１
０８と、プロセッサノード１１６と、スパンインタフェース１１４との間の標準
Ｅ１インタフェースとして機能する特定用途向けＩＣ（ＡＳＩＣ）１００を含む
。「スパン」とは、１つの中央局を別の中央局に、あるいは１つの端局を別の端
局に接続する、高速ディジタルシステムの部分について言う。各カードは、４つ
までの単密度ＳＢＩか、２つまでの倍密度ＳＢＩを利用して、３つまでのＥ１ス
パンをサポートすることができる。カードは、出発ＳＢＩバス１０２および到着
ＳＢＩバス１０４を有し、それらに従ってＥ１信号を送信および受信する。バス
は両方とも、ＳＢクロック／制御１０６によって管理される。保護バス１０８は
、通常は待機モードで、メインバス１１０に対するバックアップとして機能する
。メインバス１１０が利用できなくなった場合、信号は保護バス１０８を通して
ルーティングされることになる。さらに、ＡＳＩＣ１００は、ＢＰＴカード２８
、３８（図２）のうちの１つに８ＫＨｚ同期参照１１２を提供し、プロセッサノ
ード１１６に外部割込み１５０を提供する。さらに、ＡＳＩＣ１００は、加入者
バスに使用されるデータリンク層プロトコルである加入者バスデータリンク（Ｓ
ＢＤＬ）、およびリセット検出を生成する。ＡＳＩＣ１００はまた、任意選択で
、ＥＥＰＲＯＭ３０２（図５）を介して、圧伸変換（Ａ−ｌａｗからｕ−ｌａｗ
へ、またｕ−ｌａｗからＡ−ｌａｗへ）、およびプログラム可能伝送レベルポイ
ント（ＴＬＰ）調節を行う。

【００３６】スパンインタフェース１１４は、Ｅ１信号１１８を送信および受信する３つの
異なる回路を含む。３つのＥ１信号１１８は、受信されると、処理される（すな
わち、ディジタル化、フレーム指示、および時分割多重化される）。次いで、処
理された信号は、６本の到着ＴＤＭバス１２２を介してＡＳＩＣ１００に送られ
る。出発の場合には、ＡＳＩＣ１００からのＳＢＩ信号１０２は、６本の出発Ｔ
ＤＭバス１２０を介してスパンインタフェースに移動する。クロック／制御は、
ＡＳＩＣ１００によって、クロック／制御バス１２４を介してスパンインタフェ
ースに送られる。スパンインタフェース１１４はまた、ＡＳＩＣ１００に受領ク
ロック１２６およびフレーマ割込み１２８も提供する。

【００３７】プロセッサノード１１６は、主にこのカードのコントローラとして機能する。
このノードは、スパンインタフェース１１４およびＡＳＩＣ１００とインタフェ
ースして、マイクロプロセッサ制御バス１３７およびアドレスバス１３６を経由
しＳＢＤＬを介してこれらの機能を供給および制御し、状況を監視し、ＢＰＴカ
ード２８、３８（図２）のうちの１つと通信する。供給および制御するデータは
、マイクロプロセッサデータバス１３８上で、プロセッサノードとＡＳＩＣとス
パンインタフェースとの間を移動する。メッセージベースのアプリケーションの
場合、ＡＳＩＣ１００は、Ｅ１スパンのソフトウェア選択可能チャネルをＴＤＭ
バス１３０との間で再マッピングする。このタイプのアプリケーションにはハイ
レベルデータリンク制御（ＨＤＬＣ）を使用することができる。ＨＤＬＣは、ポ
イントツーポイントおよびマルチポイント通信に対するリンク層プロトコル標準
であり、この場合、制御情報は常に同じ位置に置かれ、制御に使用される特有の
ビットパターンはデータを表すときに使用されるものとは極端に異なり、そのた
めにエラーが起こりにくい。ＡＳＩＣ１００によって送出および受領されるデー
タストリーム中にあるＨＤＬＣプロトコルメッセージは、メモリに対して直接メ
モリアクセス（ＤＭＡ）され、割込みが生成される。このプロセスは、ＴＤＭク
ロック／制御バス１３２によって維持される。フラッシュ制御３１２、フラッシ
ュアドレス３０８、およびフラッシュデータ３１０は、ＡＳＩＣ１００がＥＥＰ
ＲＯＭ３０２にアクセスできるようにする。割込み１５０は、ＡＳＩＣ１００か
らプロセッサノード１１６に送られる。プロセッサノード１１６はまた、ＬＥＤ
制御１４２を介してフロントパネルＬＥＤ１４０も制御する。

【００３８】電源モニタ／リセットジェネレータ１４４は、電源投入および低電圧の状況の
ときにリセットパルス１４８を提供する。ジェネレータ１４４はまた、プロセッ
サ１１６にハードリセット１４６も提供する。

【００３９】図４に示すように、スパンインタフェース１１４は３つの等しい回路（スパン
Ａ、Ｂ、Ｃ）を含み、これらはそれぞれ、ラインインタフェースユニット（ＬＩ
Ｕ）／フレーマ２００およびフロントエンド２０２を含む。３つの回路が等しい
ため、本明細書では、同じ記述が他の２つにも当てはまるという理解のもとに１
つだけについて述べる。

【００４０】送信方向では、ＡＳＩＣ１００からの出発ＴＤＭバス１２０がＬＩＵ／フレー
マ２００に入力される。フレーマ部分およびＬＩＵ部分は、単一のチップ上にあ
ってよい。フレーマは、受信機がチャネルおよびタイムスロットを識別できるよ
うにフレーム指示ビットを挿入し、ＬＩＵは、フレーマが物理回線とインタフェ
ースできるようにする。ＴＤＭデータおよび信号は、変換されてＬＩＵトランス
ミッタにルーティングされ、Ｅ１信号のアナログ形である差分ＡＭＩ（ａｌｔｅ
ｒｎａｔｅｍａｒｋｉｎｖｅｒｓｉｏｎ）データとして、２１０を介してフ
ロントエンド２０２に出力される。ＡＭＩは、スパン送信２１２を介してＬＥＣ
ネットワーク線４６（図２）などの伝送媒体に送られる。受信方向では、ＬＩＵ
受信機が、スパン受信２１６を経由したフロントエンド２０２からのＡＭＩデー
タ入力２１４を受け取る。次いで、ＬＩＵ／フレーマ２００のフレーマ部分は、
得られたデータおよび信号情報をＴＤＭストリームにフォーマットし、到着ＴＤ
Ｍバス２１８を介してストリームを送る。フロントエンド２０２は、送信線およ
び受信線を露出環境から守る。システム同期化のために使用される再生ラインレ
ートクロック１２６、およびスパン割込み１２８が、ＡＳＩＣ１００に出力され
る。ＡＳＩＣ１００（図３）は、マイクロプロセッサ制御バス１３７、アドレス
バス１３６、およびデータバス１３８を介してアクセスできるレジスタセットを
通して制御される。ＡＳＩＣ１００からのクロック／制御１２４信号は、３つの
スパン全てに同期を提供する。ＯＮＥＳＥＣバスは、スパンＡのフレーマからＯ
ＮＥＳＥＣ信号２２４を搬送して、それをスパンＢおよびＣに送達する。この信
号は、スパンの状況報告を同期化するのに使用される。

【００４１】図５に示すように、プロセッサノード１１６（図３）は、Ｍｏｔｏｒｏｌａ
ＭＣ６８ＭＨ３６０ＱｕａｄＩｎｔｅｇｒａｔｅｄＣｏｍｍｕｎｉｃａｔ
ｉｏｎｓＣｏｎｔｒｏｌｌｅｒ（ＱＵＩＣＣ）などのマイクロプロセッサ３０
０、５１２ｋｂフラッシュＥＥＰＲＯＭなどのＥＥＰＲＯＭ３２０、および４Ｍ
ｂＤＲＡＭなどのＤＲＡＭ３０４を含む。クロック３０６、例えば４ＭＨｚ発振
器が、マイクロプロセッサ３００に入力される。マイクロプロセッサ３００は、
８つの汎用チップセレクトでメモリを制御する。ＡＳＩＣ１００は、マイクロプ
ロセッサ３００を使用して、すべてのメモリおよび周辺装置にインタフェースす
る。したがって、ベースアドレスメモリマップがソフトウェアを介して構成され
るため、ハードウェアは、固定アドレスデコーディングを提供する必要がない。
ＥＥＰＲＯＭ３０２は、ＡＳＩＣ１００に対する構成メモリおよびルックアップ
テーブルを含む。ＥＥＰＲＯＭ３０２はまた、マイクロプロセッサ３００に対す
るブートコードおよび不揮発性構成記憶域も含む。構成アドレスおよびデータの
ピンが、フラッシュアドレスバス３０８およびフラッシュデータ３１０バスに接
続される。ＡＳＩＣ１００は、フラッシュ制御バス３１２を使用して、様々な構
成要素へのアクセスを制御する。ＤＲＡＭ３０４は、マイクロプロセッサ３００
に揮発性コード／データ記憶域を提供する。

【００４２】図６に示すように、ＡＳＩＣ１００は７つのブロックに分割される。すなわち
、データ４０２、信号４０４、通信４０６、プロセッササポート４０８、ＳＢＩ
４１０、タイムスロット多重化／多重化解除４１２、およびネットワーク同期化
４１４である。

【００４３】データブロック４０２は、データ３１０、アドレス３０８、制御３１２のバス
を通してＥＥＰＲＯＭ３０２とインタフェースし、ＳＢＩフォーマットとＥ１フ
ォーマットとの間でＴＤＭデータチャネルをマッピングする。ＴＤＭマッピング
は以下のように説明される。

【００４４】信号ブロック４０４は、信号変換ＲＡＭ、信号データＲＡＭ、およびＥ１とＳ
ＢＩとの間での信号のマッピングを含む。このブロックは、必要なＣＡＳビット
を挿入する。このブロックは、メッセージベースの信号（例えばＶ５．１）には
使用されない。ＣＡＳが使用されるときは、Ｅ１バス４３４がＣＡＳ信号ビット
を搬送する。

【００４５】通信ブロック４０６は、タイムスロット交換（ＴＳＩ、ｔｉｍｅｓｌｏｔｉ
ｎｔｅｒｃｈａｎｇｅ）を行う。どのＥ１またはＳＢＩのどのチャネルも、２本
のＴＤＭバス１３０の６４個のチャネルのいずれかにマッピングすることができ
る。ＴＳＩのセットアップに加え、ソフトウェアもまた、マッピングされた各チ
ャネルをトランスペアレント（例えばＳＢＤＬ）かＨＤＬＣのいずれかとして供
給する。ＳＢＤＬに対して供給された場合、ＡＳＩＣ１００（図３）は、適切な
ＳＢＤＬ処理を行う。ＡＳＩＣ１００（図３）は、ソフトウェアから供給されて
、３つの１次ＳＢＩに対して３つまでのＳＢＤＬチャネルを扱うことができる。
通信ブロックもまた、Ｅ１およびＳＢＩ通信チャネルをマッピングする。これら
のチャネルは、メッセージベースのシステム中のＡＳＩＣ１００とプロセッサノ
ード１１６（図３）との間で通信するのに使用される。

【００４６】プロセッササポートブロック４０８は、セットアップ中、アドレスデコード中
、およびメモリデコード中に使用される。このブロックは、フレーマ１２８およ
びマイクロプロセッサインタフェースによって生成された割込みを含めた割込み
を処理する。これはまた、状況および制御レジスタも管理する。プロセッササポ
ートブロック４０８は、マイクロプロセッサ制御バスおよびアドレスバス１３６
、１３７を介してマイクロプロセッサ３００（図５）と通信し、前述のように割
込み１５０およびデータ１３８を送る。

【００４７】タイムスロット多重化／多重化解除ブロック４１２は、図６に示すように、チ
ャネルカウンタとソフトウェア仮制御の組合せを使用して、内部ＴＤＭパスをマ
ッピングする。例えば、顧客の音声／データは、次の順番でパスを移動する。す
なわち、正規Ｅ１１２０、１２２、Ｅ１データ４３６、ＳＢＩデータ４３８、
および正規ＳＢＩ４４０である。Ｅ１およびＳＢＩ信号ビットを搬送する信号バ
ス４３４、４４４と、Ｅ１およびＳＢＩ通信ビットを搬送する通信バス１３０、
４４２が、必要に応じて挿入／変換される。

【００４８】同期化ブロック４１４は、３つの主要な機能を実行する。すなわち、（１）ソ
フトウェアによって選択されたスパンから受信されたクロックを得て、受信され
たクロックをメインバスと保護バス１１２の両方に送られる８ＫＨｚ信号に分け
る。（２）マイクロプロセッサクロック／フレーム４３０を生成する。（３）Ｅ
１クロック／フレーム４３２を生成する。同期化ブロック４１４はまた、クロッ
ク信号をＳＰＡＮ１２６およびＳＢＩ４３４から受け入れる。

【００４９】ＳＢＩ４１０は、それによってプロセッサ間通信、信号、および顧客音声／デ
ータがラインカード１００とマトリックス（例えばＢＰＴ２８、３８）との間で
渡されるシリアルバスである。ＳＢＩメインバス１１０および保護バス１０８は
、ＳＢＩをマトリックスに接続する。

【００５０】図７に示すように、一般的なＳＢＩ信号は、奇数５００および偶数５１０のチ
ャネルに配置されている。ＳＢＩ信号の全てのタイムスロットは、対応するＥ１
タイムスロットからマッピングされる。いくつかのタイムスロットが予約される
ため、いくつかのフレームは、利用できる対応するタイムスロット（すなわち０
、４、１２、１６、２０、２４、２８）を有しない。これらのフレームは、図７
に示すように偶数チャネル５１０中に配置され、この図７は、単一のＥ１信号に
対するＳＢＩ信号フォーマットを表す。

【００５１】図８に示すように、前述したブロックのソフトウェアおよびハードウェアサポ
ートを使用して、３重Ｅ１マッピングがＡＳＩＣブロック１００中で行われる。
概して言えば、３重Ｅ１マッピングは、３つの偶数Ｅ１チャネルを１つのＳＢＩ
チャネルにマッピングする。チャネルの、予約、ＳＢＤＬ、ＳＢＩサービス要求
（ＳＲＱ）、および信号のタイムスロットは、単一のＥ１の場合とほぼ同じ方式
でセットアップされる。３つの奇数ＳＢＩチャネルは、単一のＥ１チャネルであ
るかのように、同じように再マッピングされる。単一のＥ１の場合には偶数チャ
ネル上のフレーム２、３、６、７などは使用されなかったため、３つのＥ１信号
は、この場合、同じ偶数チャネルを共有する。第２のＥ１信号の置換されたタイ
ムスロットは、フレーム２や６などに再マッピングされ、第３のＥ１信号は、フ
レーム３や７などを使用する。この結果、３つのＥ１スパンがＳＢＩフォーマッ
トで４本の回線を使用して送信される。

【００５２】本明細書で述べたこの方法および技術は、Ｔ１ＬＩＵ／フレーマおよび適した
ソフトウェアの変形形態を含むＴ１システムなど、他の構成における他の信号に
適用することもできる。他の実施形態は、頭記の特許請求の範囲に含まれる。

【図面の簡単な説明】

【図１】分散ローカルサービス交換システムのブロック図である。

【図２】ディジタルループキャリアの部分ブロック図である。

【図３】チャネルユニットカードの機能ブロック図である。

【図４】スパンインタフェースの機能ブロック図である。

【図５】プロセッサノードの機能ブロック図である。

【図６】特定用途向けＩＣ（ＡＳＩＣ）の機能ブロック図である。

【図７】一般的なＥ１信号のＳＢＩフォーマットへの変換を示す図である。

【図８Ａ】Ｅ１カードによって生成されたメッセージ指向ＳＢＩ信号のフォーマットの１
つを示す図である。

【図８Ｂ】Ｅ１カードによって生成されたメッセージ指向ＳＢＩ信号のフォーマットの１
つを示す図である。

【図８Ｃ】Ｅ１カードによって生成されたメッセージ指向ＳＢＩ信号のフォーマットの１
つを示す図である。

【図８Ｄ】Ｅ１カードによって生成されたメッセージ指向ＳＢＩ信号のフォーマットの１
つを示す図である。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１２年２月２日（２０００．２．２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【発明の名称】複数チャネル加入者線カード

【特許請求の範囲】

【発明の詳細な説明】

【０００６】国際出願ＷＯ９８／００９４２は、Ｅ１信号を所定数のＤＳ１信号の論理空間
にマッピングすることを実現する装置および方法を述べている。ＷＯ９８／００
９４２によれば、第１のＥ１信号の一部である、選択された２４個のＤＳ０信号
は、論理空間中の第１のＤＳ１信号の空間にマッピングされる。次いで、第１の
Ｅ１信号の８つのＤＳ０信号は、論理空間中の第２のＤＳ１信号の空間にマッピ
ングされる。定義された論理空間に応じて、定義された論理空間中の所定数のＤ
Ｓ１信号空間が埋まるまで、同様に追加のＥ１信号を２つのＤＳ１信号の論理空
間にマッピングすることもできる。

【０００７】１９９４年１０月１１日発行の米国特許第５３５５３６２号は、広帯域および
狭帯域のサービスをサポートするＳＯ−ＮＥＴベースのディジタル加入者ループ
キャリアシステムを含む通信ネットワークを述べている。‘３６２特許は、ディ
ジタル加入者ループキャリアシステムを、システムの共通機能を実行するため、
およびシステムと中央局またはローカルディジタルスイッチとの間で加入者デー
タを転送する共通モジュールを含むものとして述べている。さらに、加入者に結
合される少なくとも１つのサービス定義モジュールを、加入者をシステムにイン
タフェースするものとして述べている。共通モジュールおよびサービス定義モジ
ュールは、共通バックプレーンによって結合される。

【０００８】（概要）一般に様々な実施態様で、本発明は、以下の特性の１つまたは複数を含むこと
ができる。複数チャネル加入者線カードは、加入者バス信号をディジタルループ
キャリアマトリックスと通信する加入者バスインタフェース、加入者バス信号と
広帯域通信信号との間でマッピングするマッピング回路、広帯域通信信号を外部
ネットワークと通信する複数のスパン、マッピング回路および複数のスパンイン
タフェースの動作を制御するプロセッサノードを含む。

【０００９】スパンは、外部ネットワークから受信した着信信号から広帯域通信信号を再生
することができる。

【００１０】スパンは、外部ネットワークを介して送信されるべき広帯域通信信号に対して
フレーム指示およびフォーマット化の機能を実行することができる。

【００１１】マッピング回路は、複数の奇数および偶数チャネルを使用して、到着する広帯
域通信信号を加入者バス信号にマッピングすることができる。

【００１２】一般に別の態様では、マッピング回路はまた、３つまでの偶数チャネルを結合
することによって、かつ、対応する奇数チャネルを維持することによって、到着
する広帯域通信信号を加入者バス信号にマッピングすることもできる。

【００１３】マッピング回路は、１つの偶数チャネルを分離することによって、かつ、対応
する奇数チャネルを維持することによって、出発する加入者バス信号を広帯域通
信信号にマッピングすることができる。

【００１４】マッピング回路は、特定用途向けＩＣ（ＡＳＩＣ）として実現することができ
る。

【００１５】広帯域通信信号は、Ｅ１またはＴ１信号を含むことができる。

【００１６】ディジタルループキャリアマトリックスは、帯域幅／プロセッサ／タイミング
（ＢＰＴ）カードを含むことができる。

【００１７】一般に別の態様では、通信チャネルユニットカードは、加入者バス信号をディ
ジタルループキャリアマトリックスと通信する第１の通信手段と、加入者バス信
号と広帯域通信信号との間でマッピングする手段と、広帯域通信信号を外部ネッ
トワークと通信する第２の通信手段と、マッピング手段および第１、第２の通信
手段の操作を制御する手段とを含む。

【００１８】第２の通信手段は、外部ネットワークから受信した着信信号から広帯域通信信
号を再生することができる。

【００１９】第２の通信手段は、外部ネットワークを介して送信すべき広帯域通信信号に対
してフレーム指示およびフォーマット化機能を実行することができる。

【００２０】マッピング手段は、複数の奇数および偶数チャネルを使用して、到着する広帯
域通信信号を加入者バス信号にマッピングすることができる。

【００２１】マッピング手段は、３つまでの偶数チャネルを結合することによって、かつ、
対応する奇数チャネルを維持することによって、到着する広帯域通信信号を加入
者バス信号にマッピングすることができる。

【００２２】マッピング手段は、１つの偶数チャネルを分離することによって、かつ、対応
する奇数チャネルを維持することによって、出発する加入者バス信号を広帯域通
信信号にマッピングすることができる。

【００２３】マッピング手段は、特定用途向けＩＣ（ＡＳＩＣ）として実現することができ
る。

【００２４】広帯域通信信号は、Ｅ１またはＴ１信号を含むことができる。

【００２５】ディジタルループキャリアマトリックスは、帯域幅／プロセッサ／タイミング
（ＢＰＴ）カードを含むことができる。

【００２６】一般に別の態様では、通信チャネルユニットカードの構成方法は、加入者バス
信号をディジタルループキャリアマトリックスと通信する加入者バスインタフェ
ースを提供するステップと、加入者バス信号と広帯域通信信号との間でマッピン
グするマッピング回路を提供するステップと、広帯域通信信号を外部ネットワー
クと通信する複数のスパンを提供するステップと、マッピング回路および複数の
スパンインタフェースの動作を制御するプロセッサノードを提供するステップと
を含む。

【００２７】様々な実施態様で、本発明は、以下の利点の１つまたは複数を提供することが
できる。本明細書で述べるハードウェアおよびソフトウェアのセットアップは、
各カードの容量を増加させる。各遠隔端末または中央端末は、ハードウェアまた
はソフトウェアの大幅なアップグレードなしにその容量を増加させることができ
、したがって回線ごとのコストを削減することができる。

【００２８】さらに、３本のＥ１回線が１つのプロセッサおよび１つのＡＳＩＣを共有する
こともできる。また、加入者バスインタフェース（ＳＢＩ）信号の送受信に使用
されるチャネルは、より少なくなる。従来の構成では、３つのＥ１信号の送信は
６本のチャネルを要するが、本明細書で述べる技術を使用すれば、３つのＥ１信
号の送信は４本のチャネルしか要しない。回線を４本維持するのは、６本維持す
るよりも経済的である。さらに、質の低下がない。メッセージベースであるため
、複数チャネルカードは、ＣＡＳシステムよりもさらに良いサービス品質を有す
る。

【００２９】本発明の他の特性および利点は、後続の説明、図面、および特許請求の範囲か
ら明らかになろう。

【００３０】（詳細な説明）図１に示すように、通信システム２は、ディジタルループキャリア（ＤＬＣ）
４を含む。ディジタルループキャリア４は、金属、ファイバ、または他の適した
通信媒体１２を介して１つまたは複数の遠隔端末（ＲＴ）８、１０に結合される
中央局端末（ＣＴ）６を含む。ディジタルループキャリア４は、呼の制御および
管理の信号を送達することにより、システム２に対する送達ユニットとして機能
する。電話サービス機器１４、１６、１８などの加入者装置は、中央局端末６お
よび遠隔端末８、１０にそれぞれ結合することができる。中央局端末６はまた、
ローカルエクスチェンジキャリア（ＬＥＣ）ネットワーク２２にも結合される。
中央局端末６は、クラス５スイッチなどのスイッチ２０を通してＬＥＣネットワ
ーク２２に結合することができる。異なる実施態様で、スイッチ２０およびＬＥ
Ｃネットワーク２２は、ＩＴＵ通信標準などのメッセージ指向信号、またはＣＡ
Ｓ（ＣｈａｎｎｅｌＡｓｓｏｃｉａｔｅｄＳｉｇｎａｌｉｎｇ）などのビッ
ト指向信号を使用するプロトコルに従って動作する。その他のメッセージ指向お
よびビット指向のプロトコルも、代わりにまたは追加的に使用することができる
。

【００３１】図２に示すように、中央局端末６、および端末８などの遠隔端末は、スロット
２６、３６などの１つまたは複数のチャネルユニットカードスロットをそれぞれ
有する。スロット２６、３６は、加入者線４８およびＬＥＣネットワーク線４６
に、またそれらからデータ信号を搬送するチャネルユニットカードを収容する。
加入者線４８は、電話機１６（図１）などの加入者装置に結合される。ＬＥＣネ
ットワーク線４６は、ＬＥＣネットワーク２２（図１）に結合される。チャネル
ユニットカードは、着信加入者線データ信号をフォーマット済みディジタルデー
タに変換し、フォーマット済みディジタルデータを、加入者線を介する伝送に適
したデータ信号に変換する。

【００３２】異なるチャネルユニットカードは、異なる種類の狭帯域（例えばＰＯＴＳ、Ｃ
ＯＩＮ、ＵＶＧ／ＥＷＧ、４線式Ｅ＆Ｍ、汎用４線式、基本インタフェースユニ
ット）、および広帯域（ＩＳＤＮ、ＤＳ１Ｕ、Ｔ１Ｕ、ＡＤＳ１Ｕ、ＡＴ１Ｕ、
Ｅ１、Ｅ１短距離、Ｅ１長距離およびＥ１Ｃｏｎｃ）加入者線を処理する。図
２に示すように、例えばＰＯＴＳカード５０が、遠隔端末８にある、加入者装置
に接続するためのチャネルユニットカードスロット３６の１つに挿入される。同
様に、Ｅ１カード５２が、中央局端末６にある、ＬＥＣネットワーク２２に信号
を結合するためのチャネルユニットカードスロット２６の１つに挿入される。Ｅ
１カードは、各チャネルまたはタイムスロットが毎秒６４キロビット（Ｋｂ／ｓ
）すなわちＤＳ０の信号に対応する３２個のチャネルを使用する、２メガビット
カードである。スロット２６、３６はまた、同じか異なるタイプの追加のチャネ
ルユニットカードを収容することもできる。

【００３３】図２にさらに示すように、中央局端末６および遠隔端末８のそれぞれはまた、
伝送カードを収容する１つまたは複数の伝送カードスロット３０、４０も含む。
伝送カードは、端末６、８が通信媒体１２を介して通信できるようにする。伝送
カードは、通信媒体１２用の信号と端末６、８が理解し処理することのできる電
気信号との間の変換を処理する。

【００３４】異なる伝送カードは、異なる通信媒体をサポートする。例えばＥ１カードは、
金属媒体を介した通信をサポートするのに使用することができ、光学ラインユニ
ットカードは、光ファイバ通信用に使用することができる。Ｅ１フォーマットは
、例えば国際通信連合ＣＣＩＴＴのＧ．７００シリーズ勧告に基づく時分割多重
化（ＴＤＭ）技術に使用することができる。

【００３５】中央局端末６および遠隔端末８はそれぞれ、少なくとも１つの帯域幅アロケー
タ／プロセッサ／タイミングユニット（ＢＰＴ）カード２８、３８を含む。各Ｂ
ＰＴカード２８、３８は、スロット２６または３６中のそれぞれのチャネルユニ
ットカードからフォーマット済みディジタル信号を収集し、それらを時間領域多
重（ＴＤＭ、ｔｉｍｅｄｏｍａｉｎｍｕｌｔｉｐｌｅｘｅｄ）信号に多重化
する。次いで、多重化された信号は、それぞれスロット３０および４０中の伝送
カードを経由し、伝送媒体１２を介して送信することができる。ＢＰＴカード２
８、３８はまた、それぞれの伝送カードからＴＤＭ信号を受け取る。ＢＰＴカー
ド２８、３８は、受け取ったＴＤＭ信号を多重化解除して、スロット２６、３６
中のそれぞれのチャネルユニットカードに送達するためにそれらをルーティング
する。それぞれの加入者バスインタフェース３２、４２は、スロット２６または
３６中のチャネルユニットカードとそれらに対応するＢＰＴカード２８または３
８との間で信号を送るのに使用される。同様に、オクタル（８つの）バス３４、
４４は、スロット３０、４０中の伝送カードとそれらに対応するＢＰＴカード２
８、３８との間で信号を送るのに使用される。

【００３６】一般に、ＢＰＴカード２８などの各ＢＰＴカードは、マイクロプロセッサやマ
イクロコントローラなどのプロセッサ５４、ならびに様々な形の関連メモリ５６
を含む。メモリ５６には、電気的消去書込み可能な読出専用メモリ（ＥＥＰＲＯ
Ｍ）などのフラッシュメモリ５８、ならびにランダムアクセスメモリ（ＲＡＭ）
や読出専用メモリ（ＲＯＭ）など他のタイプのメモリを含めることができる。Ｂ
ＰＴカード３８は、ＢＰＴカード２８と同様のものとすることができる。ＢＰＴ
カード２８、３８のさらなる詳細は、例えば、本発明の譲受人に譲渡された１９
９７年１１月１４日出願の「ＴｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓＴｅｒｍ
ｉｎａｌ」という名称の米国特許出願に記載されている。

【００３７】図３に示すように、Ｅ１カードは、Ｅ１フォーマットで信号を受信して、それ
らを加入者バスインタフェース（ＳＢＩ）フォーマットに再マッピングし、また
その逆も行う。Ｅ１カードは、加入者バスインタフェース（ＳＢＩ）１１０、１
０８と、プロセッサノード１１６と、スパンインタフェース１１４との間の標準
Ｅ１インタフェースとして機能する特定用途向けＩＣ（ＡＳＩＣ）１００、を含
む。「スパン」とは、１つの中央局を別の中央局に、あるいは１つの端局を別の
端局に接続する、高速ディジタルシステムの部分について言う。各カードは、４
つまでの単密度ＳＢＩか、２つまでの倍密度ＳＢＩを利用して、３つまでのＥ１
スパンをサポートすることができる。カードは、出発ＳＢＩバス１０２および到
着ＳＢＩバス１０４を有し、それらに従ってＥ１信号を送信および受信する。バ
スは両方とも、ＳＢクロック／制御１０６によって管理される。保護バス１０８
は、通常は待機モードで、メインバス１１０に対するバックアップとして機能す
る。メインバス１１０が利用できなくなった場合、信号は保護バス１０８を通し
てルーティングされることになる。さらに、ＡＳＩＣ１００は、ＢＰＴカード２
８、３８（図２）のうちの１つに８ＫＨｚ同期参照１１２を提供し、プロセッサ
ノード１１６に外部割込み１５０を提供する。さらに、ＡＳＩＣ１００は、加入
者バスに使用されるデータリンク層プロトコルである加入者バスデータリンク（
ＳＢＤＬ）、およびリセット検出を生成する。ＡＳＩＣ１００はまた、任意選択
で、ＥＥＰＲＯＭ３０２（図５）を介して、圧伸変換（Ａ−ｌａｗからｕ−ｌａ
ｗへ、またｕ−ｌａｗからＡ−ｌａｗへ）、およびプログラム可能伝送レベルポ
イント（ＴＬＰ）調節を行う。

【００３８】スパンインタフェース１１４は、Ｅ１信号１１８を送信および受信する３つの
異なる回路を含む。３つのＥ１信号１１８は、受信されると、処理される（すな
わち、ディジタル化、フレーム指示、および時分割多重化される）。次いで、処
理された信号は、６本の到着ＴＤＭバス１２２を介してＡＳＩＣ１００に送られ
る。出発の場合には、ＡＳＩＣ１００からのＳＢＩ信号１０２は、６本の出発Ｔ
ＤＭバス１２０を介してスパンインタフェースに移動する。クロック／制御は、
ＡＳＩＣ１００によって、クロック／制御バス１２４を介してスパンインタフェ
ースに送られる。スパンインタフェース１１４はまた、ＡＳＩＣ１００に受領ク
ロック１２６およびフレーマ割込み１２８も提供する。

【００３９】プロセッサノード１１６は、主にこのカードのコントローラとして機能する。
このノードは、スパンインタフェース１１４およびＡＳＩＣ１００とインタフェ
ースして、マイクロプロセッサ制御バス１３７およびアドレスバス１３６を経由
しＳＢＤＬを介してこれらの機能を供給および制御し、状況を監視し、ＢＰＴカ
ード２８、３８（図２）のうちの１つと通信する。供給および制御するデータは
、マイクロプロセッサデータバス１３８上で、プロセッサノードとＡＳＩＣとス
パンインタフェースとの間を移動する。メッセージベースのアプリケーションの
場合、ＡＳＩＣ１００は、Ｅ１スパンのソフトウェア選択可能チャネルをＴＤＭ
バス１３０との間で再マッピングする。このタイプのアプリケーションにはハイ
レベルデータリンク制御（ＨＤＬＣ）を使用することができる。ＨＤＬＣは、ポ
イントツーポイントおよびマルチポイント通信に対するリンク層プロトコル標準
であり、この場合、制御情報は常に同じ位置に置かれ、制御に使用される特有の
ビットパターンはデータを表すときに使用されるものとは極端に異なり、そのた
めにエラーが起こりにくい。ＡＳＩＣ１００によって送出および受領されるデー
タストリーム中にあるＨＤＬＣプロトコルメッセージは、メモリに対して直接メ
モリアクセス（ＤＭＡ）され、割込みが生成される。このプロセスは、ＴＤＭク
ロック／制御バス１３２によって維持される。フラッシュ制御３１２、フラッシ
ュアドレス３０８、およびフラッシュデータ３１０は、ＡＳＩＣ１００がＥＥＰ
ＲＯＭ３０２にアクセスできるようにする。割込み１５０は、ＡＳＩＣ１００か
らプロセッサノード１１６に送られる。プロセッサノード１１６はまた、ＬＥＤ
制御１４２を介してフロントパネルＬＥＤ１４０も制御する。

【００４０】電源モニタ／リセットジェネレータ１４４は、電源投入および低電圧の状況の
ときにリセットパルス１４８を提供する。ジェネレータ１４４はまた、プロセッ
サ１１６にハードリセット１４６も提供する。

【００４１】図４に示すように、スパンインタフェース１１４は３つの等しい回路（スパン
Ａ、Ｂ、Ｃ）を含み、これらはそれぞれ、ラインインタフェースユニット（ＬＩ
Ｕ）／フレーマ２００およびフロントエンド２０２を含む。３つの回路が等しい
ため、本明細書では、同じ記述が他の２つにも当てはまるという理解のもとに１
つだけについて述べる。

【００４２】送信方向では、ＡＳＩＣ１００からの出発ＴＤＭバス１２０がＬＩＵ／フレー
マ２００に入力される。フレーマ部分およびＬＩＵ部分は、単一のチップ上にあ
ってよい。フレーマは、受信機がチャネルおよびタイムスロットを識別できるよ
うにフレーム指示ビットを挿入し、ＬＩＵは、フレーマが物理回線とインタフェ
ースできるようにする。ＴＤＭデータおよび信号は、変換されてＬＩＵトランス
ミッタにルーティングされ、Ｅ１信号のアナログ形である差分ＡＭＩ（ａｌｔｅ
ｒｎａｔｅｍａｒｋｉｎｖｅｒｓｉｏｎ）データとして、２１０を介してフ
ロントエンド２０２に出力される。ＡＭＩは、スパン送信２１２を介してＬＥＣ
ネットワーク線４６（図２）などの伝送媒体に送られる。受信方向では、ＬＩＵ
受信機が、スパン受信２１６を経由したフロントエンド２０２からのＡＭＩデー
タ入力２１４を受け取る。次いで、ＬＩＵ／フレーマ２００のフレーマ部分は、
得られたデータおよび信号情報をＴＤＭストリームにフォーマットし、到着ＴＤ
Ｍバス２１８を介してストリームを送る。フロントエンド２０２は、送信線およ
び受信線を露出環境から守る。システム同期化のために使用される再生ラインレ
ートクロック１２６、およびスパン割込み１２８が、ＡＳＩＣ１００に出力され
る。ＡＳＩＣ１００（図３）は、マイクロプロセッサ制御バス１３７、アドレス
バス１３６、およびデータバス１３８を介してアクセスできるレジスタセットを
通して制御される。ＡＳＩＣ１００からのクロック／制御１２４信号は、３つの
スパン全てに同期を提供する。ＯＮＥＳＥＣバスは、スパンＡのフレーマからＯ
ＮＥＳＥＣ信号２２４を搬送して、それをスパンＢおよびＣに送達する。この信
号は、スパンの状況報告を同期化するのに使用される。

【００４３】図５に示すように、プロセッサノード１１６（図３）は、Ｍｏｔｏｒｏｌａ
ＭＣ６８ＭＨ３６０ＱｕａｄＩｎｔｅｇｒａｔｅｄＣｏｍｍｕｎｉｃａｔ
ｉｏｎｓＣｏｎｔｒｏｌｌｅｒ（ＱＵＩＣＣ）などのマイクロプロセッサ３０
０、５１２ｋｂフラッシュＥＥＰＲＯＭなどのＥＥＰＲＯＭ３２０、および４Ｍ
ｂＤＲＡＭなどのＤＲＡＭ３０４を含む。クロック３０６、例えば４ＭＨｚ発振
器が、マイクロプロセッサ３００に入力される。マイクロプロセッサ３００は、
８つの汎用チップセレクトでメモリを制御する。ＡＳＩＣ１００は、マイクロプ
ロセッサ３００を使用して、すべてのメモリおよび周辺装置にインタフェースす
る。したがって、ベースアドレスメモリマップがソフトウェアを介して構成され
るため、ハードウェアは、固定アドレスデコーディングを提供する必要がない。
ＥＥＰＲＯＭ３０２は、ＡＳＩＣ１００に対する構成メモリおよびルックアップ
テーブルを含む。ＥＥＰＲＯＭ３０２はまた、マイクロプロセッサ３００に対す
るブートコードおよび不揮発性構成記憶域も含む。構成アドレスおよびデータの
ピンが、フラッシュアドレスバス３０８およびフラッシュデータ３１０バスに接
続される。ＡＳＩＣ１００は、フラッシュ制御バス３１２を使用して、様々な構
成要素へのアクセスを制御する。ＤＲＡＭ３０４は、マイクロプロセッサ３００
に揮発性コード／データ記憶域を提供する。

【００４４】図６に示すように、ＡＳＩＣ１００は７つのブロックに分割される。すなわち
、データ４０２、信号４０４、通信４０６、プロセッササポート４０８、ＳＢＩ
４１０、タイムスロット多重化／多重化解除４１２、およびネットワーク同期化
４１４である。

【００４５】データブロック４０２は、データ３１０、アドレス３０８、制御３１２のバス
を通してＥＥＰＲＯＭ３０２とインタフェースし、ＳＢＩフォーマットとＥ１フ
ォーマットとの間でＴＤＭデータチャネルをマッピングする。ＴＤＭマッピング
は以下のように説明される。

【００４６】信号ブロック４０４は、信号変換ＲＡＭ、信号データＲＡＭ、およびＥ１とＳ
ＢＩとの間での信号のマッピングを含む。このブロックは、必要なＣＡＳビット
を挿入する。このブロックは、メッセージベースの信号（例えばＶ５．１）には
使用されない。ＣＡＳが使用されるときは、Ｅ１バス４３４がＣＡＳ信号ビット
を搬送する。

【００４７】通信ブロック４０６は、タイムスロット交換（ＴＳＩ、ｔｉｍｅｓｌｏｔｉ
ｎｔｅｒｃｈａｎｇｅ）を行う。どのＥ１またはＳＢＩのどのチャネルも、２本
のＴＤＭバス１３０の６４個のチャネルのいずれかにマッピングすることができ
る。ＴＳＩのセットアップに加え、ソフトウェアもまた、マッピングされた各チ
ャネルをトランスペアレント（例えばＳＢＤＬ）かＨＤＬＣのいずれかとして供
給する。ＳＢＤＬに対して供給された場合、ＡＳＩＣ１００（図３）は、適切な
ＳＢＤＬ処理を行う。ＡＳＩＣ１００（図３）は、ソフトウェアから供給されて
、３つの１次ＳＢＩに対して３つまでのＳＢＤＬチャネルを扱うことができる。
通信ブロックもまた、Ｅ１およびＳＢＩ通信チャネルをマッピングする。これら
のチャネルは、メッセージベースのシステム中のＡＳＩＣ１００とプロセッサノ
ード１１６（図３）との間で通信するのに使用される。

【００４８】プロセッササポートブロック４０８は、セットアップ中、アドレスデコード中
、およびメモリデコード中に使用される。このブロックは、フレーマ１２８およ
びマイクロプロセッサインタフェースによって生成された割込みを含めた割込み
を処理する。これはまた、状況および制御レジスタも管理する。プロセッササポ
ートブロック４０８は、マイクロプロセッサ制御バスおよびアドレスバス１３６
、１３７を介してマイクロプロセッサ３００（図５）と通信し、前述のように割
込み１５０およびデータ１３８を送る。

【００４９】タイムスロット多重化／多重化解除ブロック４１２は、図６に示すように、チ
ャネルカウンタとソフトウェア仮制御の組合せを使用して、内部ＴＤＭパスをマ
ッピングする。例えば、顧客の音声／データは、次の順番でパスを移動する。す
なわち、正規Ｅ１１２０、１２２、Ｅ１データ４３６、ＳＢＩデータ４３８、
および正規ＳＢＩ４４０である。Ｅ１およびＳＢＩ信号ビットを搬送する信号バ
ス４３４、４４４と、Ｅ１およびＳＢＩ通信ビットを搬送する通信バス１３０、
４４２が、必要に応じて挿入／変換される。

【００５０】同期化ブロック４１４は、３つの主要な機能を実行する。すなわち、（１）ソ
フトウェアによって選択されたスパンから受信されたクロックを得て、受信され
たクロックをメインバスと保護バス１１２の両方に送られる８ＫＨｚ信号に分け
る。（２）マイクロプロセッサクロック／フレーム４３０を生成する。（３）Ｅ
１クロック／フレーム４３２を生成する。同期化ブロック４１４はまた、クロッ
ク信号をＳＰＡＮ１２６およびＳＢＩ４３４から受け入れる。

【００５１】ＳＢＩ４１０は、それによってプロセッサ間通信、信号、および顧客音声／デ
ータがラインカード１００とマトリックス（例えばＢＰＴ２８、３８）との間で
渡されるシリアルバスである。ＳＢＩメインバス１１０および保護バス１０８は
、ＳＢＩをマトリックスに接続する。

【００５２】図７に示すように、一般的なＳＢＩ信号は、奇数５００および偶数５１０のチ
ャネルに配置されている。ＳＢＩ信号の全てのタイムスロットは、対応するＥ１
タイムスロットからマッピングされる。いくつかのタイムスロットが予約される
ため、いくつかのフレームは、利用できる対応するタイムスロット（すなわち０
、４、１２、１６、２０、２４、２８）を有しない。これらのフレームは、図７
に示すように偶数チャネル５１０中に配置され、この図７は、単一のＥ１信号に
対するＳＢＩ信号フォーマットを表す。

【００５３】図８に示すように、前述したブロックのソフトウェアおよびハードウェアサポ
ートを使用して、３重Ｅ１マッピングがＡＳＩＣブロック１００中で行われる。
概して言えば、３重Ｅ１マッピングは、３つの偶数Ｅ１チャネルを１つのＳＢＩ
チャネルにマッピングする。チャネルの、予約、ＳＢＤＬ、ＳＢＩサービス要求
（ＳＲＱ）、および信号のタイムスロットは、単一のＥ１の場合とほぼ同じ方式
でセットアップされる。３つの奇数ＳＢＩチャネルは、単一のＥ１チャネルであ
るかのように、同じように再マッピングされる。単一のＥ１の場合には偶数チャ
ネル上のフレーム２、３、６、７などは使用されなかったため、３つのＥ１信号
は、この場合、同じ偶数チャネルを共有する。第２のＥ１信号の置換されたタイ
ムスロットは、フレーム２や６などに再マッピングされ、第３のＥ１信号は、フ
レーム３や７などを使用する。この結果、３つのＥ１スパンがＳＢＩフォーマッ
トで４本の回線を使用して送信される。

【００５４】本明細書で述べたこの方法および技術は、Ｔ１ＬＩＵ／フレーマおよび適した
ソフトウェアの変形形態を含むＴ１システムなど、他の構成における他の信号に
適用することもできる。他の実施形態は、頭記の特許請求の範囲に含まれる。

【図面の簡単な説明】

【図４】スパンインタフェースの機能ブロック図である。

【図５】プロセッサノードの機能ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷＦターム(参考） 5K028 CC02 CC05 KK03 LL12 RR02 SS23 SS24 5K049 AA02 AA08 AA18 BB01 BB02 BB04 BB11 BB21 CC03 CC06 CC11 CC17 DD05 FF01 FF33 5K050 AA17 AA19 BB01 BB02 BB03 BB06 BB11 BB12 BB14 CC02 CC04 CC09 DD21 DD30 EE23 EE25 FF13 FF15 FF16 GG10 GG12 HH03

Claims

【特許請求の範囲】

【請求項１】加入者バス信号をディジタルループキャリアマトリックスと
通信する加入者バスインタフェースと、加入者バス信号と広帯域通信信号との間でマッピングするマッピング回路と、広帯域通信信号を外部ネットワークと通信する複数のスパンと、前記マッピング回路および前記複数のスパンインタフェースを制御するプロセ
ッサノードとを含む通信チャネルユニットカード。
【請求項２】前記スパンが、前記外部ネットワークから受信した着信信号
から前記広帯域通信信号を再生する請求項１に記載の通信チャネルユニットカー
ド。
【請求項３】前記スパンが、前記外部ネットワークを介して送信すべき広
帯域通信信号に対してフレーム指示およびフォーマット化の機能を実行する請求
項１に記載の通信チャネルユニットカード。
【請求項４】前記マッピング回路が、複数の奇数および偶数チャネルを使
用して、到着する広帯域通信信号を加入者バス信号にマッピングする請求項１に
記載の通信チャネルユニットカード。
【請求項５】前記マッピング回路が、３つまでの偶数チャネルを結合する
ことによって、かつ、対応する奇数チャネルを維持することによって、到着する
広帯域通信信号を加入者バス信号にマッピングする請求項１に記載の通信チャネ
ルユニットカード。
【請求項６】前記マッピング回路が、１つの偶数チャネルを分離すること
によって、かつ、対応する奇数チャネルを維持することによって、出発する加入
者バス信号を広帯域通信信号にマッピングする請求項１に記載の通信チャネルユ
ニットカード。
【請求項７】前記マッピング回路が、特定用途向けＩＣ（ＡＳＩＣ）とし
て実現される請求項１に記載の通信チャネルユニットカード。
【請求項８】前記広帯域通信信号が、Ｅ１またはＴ１信号を含む請求項１
に記載の通信チャネルユニットカード。
【請求項９】前記ディジタルループキャリアマトリックスが、帯域幅／プ
ロセッサ／タイミング（ＢＰＴ）カードを含む請求項１に記載の通信チャネルユ
ニットカード。
【請求項１０】加入者バス信号をディジタルループキャリアマトリックス
と通信する第１の通信手段と、加入者バス信号と広帯域通信信号との間でマッピングする手段と、広帯域通信信号を外部ネットワークと通信する第２の通信手段と、前記マッピング手段および前記第１、第２の通信手段の動作を制御する手段と
を含む通信チャネルユニットカード。
【請求項１１】前記第２の通信手段が、前記外部ネットワークから受信し
た着信信号から前記広帯域通信号を再生する請求項１０に記載の通信チャネルユ
ニットカード。
【請求項１２】前記第２の通信手段が、前記外部ネットワークを介して送
信すべき広帯域通信信号に対してフレーム指示およびフォーマット化の機能を実
行する請求項１０に記載の通信チャネルユニットカード。
【請求項１３】前記マッピング手段が、複数の奇数および偶数チャネルを
使用して、到着する広帯域通信信号を加入者バス信号にマッピングする請求項１
０に記載の通信チャネルユニットカード。
【請求項１４】前記マッピングする手段が、３つまでの偶数チャネルを結
合することによって、かつ、対応する奇数チャネルを維持することによって、到
着する広帯域通信信号を加入者バス信号にマッピングする請求項１０に記載の通
信チャネルユニットカード。
【請求項１５】前記マッピング手段が、１つの偶数チャネルを分離するこ
とによって、かつ、対応する奇数チャネルを維持することによって、出発する加
入者バス信号を広帯域通信信号にマッピングする請求項１０に記載の通信チャネ
ルユニットカード。
【請求項１６】前記マッピング手段が、特定用途向けＩＣ（ＡＳＩＣ）と
して実現される請求項１０に記載の通信チャネルユニットカード。
【請求項１７】前記広帯域通信信号が、Ｅ１またはＴ１信号を含む請求項
１０に記載の通信チャネルユニットカード。
【請求項１８】前記ディジタルループキャリアマトリックスが、帯域幅／
プロセッサ／タイミング（ＢＰＴ）カードを含む請求項１０に記載の通信チャネ
ルユニットカード。
【請求項１９】加入者バス信号をディジタルループキャリアマトリックス
と通信する加入者バスインタフェースを提供するステップと、加入者バス信号と広帯域通信信号との間でマッピングするマッピング回路を提
供するステップと、広帯域通信信号を外部ネットワークと通信する複数のスパンを提供するステッ
プと、前記マッピング回路および前記複数のスパンインタフェースの動作を制御する
プロセッサノードを提供するステップとを含む通信チャネルユニットカード構成
方法。
【請求項２０】前記スパンが、前記外部ネットワークから受信した着信信
号から広帯域通信信号を回復する、請求項１９に記載の通信チャネルユニットカ
ード構成方法。
【請求項２１】前記スパンが、前記外部ネットワークを介して送信すべき
広帯域通信信号に対してフレーム指示およびフォーマット化の機能を実行する請
求項１９に記載の通信チャネルユニットカード構成方法。
【請求項２２】前記マッピング回路が、複数の奇数および偶数チャネルを
使用して、到着する広帯域通信信号を加入者バス信号にマッピングする請求項１
９に記載の通信チャネルユニットカード構成方法。
【請求項２３】前記マッピング回路が、３つまでの偶数チャネルを結合す
ることによって、かつ、対応する奇数チャネルを維持することによって、到着す
る広帯域通信信号を加入者バス信号にマッピングする請求項１９に記載の通信チ
ャネルユニットカード構成方法。
【請求項２４】前記マッピング回路が、１つの偶数チャネルを分離するこ
とによって、かつ、対応する奇数チャネルを維持することによって、出発加入者
バス信号を広帯域通信信号にマッピングする請求項１９に記載の通信チャネルユ
ニットカード構成方法。
【請求項２５】前記マッピング回路が、特定用途向けＩＣ（ＡＳＩＣ）と
して実現される請求項１９に記載の通信チャネルユニットカード構成方法。
【請求項２６】前記広帯域通信信号が、Ｅ１またはＴ１信号を含む請求項
１９に記載の通信チャネルユニットカード構成方法。
【請求項２７】前記ディジタルループキャリアマトリックスが、帯域幅／
プロセッサ／タイミング（ＢＰＴ）カードを含む請求項１９に記載の通信チャネ
ルユニットカード構成方法。