TW407414B - Multiple-channel subscriber line card - Google Patents

Multiple-channel subscriber line card Download PDF

Info

Publication number
TW407414B
TW407414B TW88101924A TW88101924A TW407414B TW 407414 B TW407414 B TW 407414B TW 88101924 A TW88101924 A TW 88101924A TW 88101924 A TW88101924 A TW 88101924A TW 407414 B TW407414 B TW 407414B
Authority
TW
Taiwan
Prior art keywords
signal
patent application
telecommunication
scope
item
Prior art date
Application number
TW88101924A
Other languages
English (en)
Inventor
William M Plummer
Rudolph Benedict Klecka
Original Assignee
Alcatel Usa Sourcing Lp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel Usa Sourcing Lp filed Critical Alcatel Usa Sourcing Lp
Application granted granted Critical
Publication of TW407414B publication Critical patent/TW407414B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13003Constructional details of switching devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103Memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106Microprocessor, CPU
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292Time division multiplexing, TDM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299Bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332Logic circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322Integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q2213/00Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13381Pair-gain system, digital loop carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Telephonic Communication Services (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

—--40rM14-- 五、發明說明(1) 本發明是有關於一種使用在電信設備中之多通道用戶 線路卡* 在早期的電信通訊中,使用一銅纜線做為一單一訊息 通道。由於材枓及連線的架設佔了大部份的成本,所以電 信工程師開始發展出很多方法將數個電信通道合併於一單 一個連線上。頻分多路(FDM)及時分多路(TDM)方法分別被 發明出來,並用以將數個類比和脈衝碼變調(PCM)數位信 號多工處理成一條信號流。對數位信號來說,時分多路架 構是用DSO(Digital Signal)至DS4來表示,其中DSO是一 單一的0. 064Mb/s通道、DS1是24個DSO同時執行多工處 理、DS2是96個DS0同時執行多工處理、DS3是672個DS0同 時執行多工處理以及DS4是4 032個DS0同時執行多工處理。 在使用銅製媒介執行傳輸時,DS1至DS4也被稱為ΤΙ、T2、 T3 及T4。 另一種類似的時分多路設計是以國際電信聯盟(ΙΤϋ) CCITT 之G.700 Series Recommedations 為依據,使用了32 通道的格式,被稱為E1或CEPT-1,其中每一個通道對應一 個DS0信號。所以E1信號是32個DS0同時執行多工處理、E2 是128個DS0同時執行多工處理、E2是512個DS0同時執行多 工處理以及E2是2048個DS0同時執行多工處理。 v 一位於於總局終端(CT)之數位環形載波系統(dlC)是 一種可以將來自用戶電話線的類比及數位信號多工處理成 單一多工數位信號(如T1/E1信號)之多工處理器。—位於 遠端終端(RT)之鏡射DLC可以將此多工處理的Ei/τι信號解
第4頁 五、發^説明(2)"""407414 碼成另一種適當之形式,以在用戶電話線上傳輸。這些資 料流也以相反的方向從RT傳送至CT。 DLC基本上是一種特殊用途的電腦,具有標準控制、 記憶、電源等組件’還具有數個介面卡(線路卡),以將來 自用戶電話線的類比及數位信號轉換成格式化的數位資料 信號。不同型式的介面卡用於不同型式的用戶電話線。介 面卡的例子有類比電話線路用之p〇TS(Plain Old 光纖綠路用之FOX卡
Telephone Service)卡 用之I SDN卡及數種其他寬頻服務所使用之線路卡。在合適 的介面卡將用戶電話線信號轉換成格式化之數位信號後, 在總局終端的DLC經由時分多路處理產生了—個μ信號。 在遠端終端,DLC將E1解碼以送出格式化數位資料至介面 卡。介面卡將此格式化數位資料轉換成可在用戶電話線上 之格式。這些線路所使用最成熟的傳輸技術為肋讥。 μ ιΐϋ用戶端均需特殊電子技術的hdsl可以使ti/ei區 J性的環路傳輸得更快’而其成本卻較舊式方法減少很 發明目的 在不同的實施例中 概言之 個或一個以上之賠料 免 不知月可以具有以下- 環形恭Ak 特 一多通道用戶線路卡具有—盥數七 面、-執行ΓΓΐϊ?匯流排信號之用戶匯流排介 電路、複數個與外接網路傳腎=信信號間轉換的轉相 以及-控制轉換電路和該電:信號之跨接單元, —碍接單疋介面之操作的處理累 ________________ 五、發明說明⑶ -- 節點。 該竣^接單元可以將接收自外接網路之信號回復為 頻電信#號。 該#跨接單元可以執行寬頻電信信现的 之功能’以在外接網路上傳送寬頻電信信號。 轉換電路可將送入之寬頻電信信號利用複數個奇由 及偶通道轉換成用戶匯流排信號。 一舷而言,本發明之另一項特徵,轉換電路亦可肩 組合三裯偶通道且保留相對的奇通道而將送入之寬頻售 信號轉換成用戶匯流排信號。 、轉換電路可藉由分割一偶通道且保留相對的奇通驾 將送出之用戶匯流排信號轉換成寬頻電信信號。 轉換電路可以是特殊應用積體電路(ASIC)。 寬頻電信信號可以包含£ 1或T丨信號β 數位環路載波矩陣系統可以包括一頻寬處理器及 時卡。 概言之,本發明另一特徵係一種電信通道單元卡, ί i ϊ位環路载波矩陣系統傳輸用戶匯流排信號的第一 i 細用戶匯流排信號與寬頻電信信號間的轉換裝置 述轉換裝:傳冑寬頻電信肖號的第二通信《置以及控散 轉j裝置、第―、第二通信裝置之操作的裝置。 頻電ίίΐ信裝置可以將接收自外接網路的信號回復為 第二通信裝置可以執行寬頻電信信號的框組與格3 寬 化 道 由 信 而 計 具 通 寬 五、發明說明(4^ Ϊ074Ι4 " 化’以在外接網路中傳送此信號。 轉換裝置可以利用複數個奇通道與偶通道而將送入的 寬頻電信信號轉換成用戶匯流排信號。 , 轉換電路亦可藉由組合三個偶通道且保留相對的奇通 道而將送入之寬頻電信信號轉換成用戶匯流排信號。 轉換電路可藉由分割一偶通道且保留相對的奇通道而 將送出之用戶匯流排信號轉換成寬頻電信信號。 轉換電路可以是特殊應用積體電路(ASIC) » 寬頻電信信號可以包含以或71信號。 數位環路载波矩陣系統可以包括一頻寬、處理器及計j 時卡。 概s之’本發明之另一特徵係一種組成電信通道單元 卡的方法’包括提供能與一數位環路載波矩陣系統傳輸用 戶^流排信號的用戶匯流排介面、提供能執行用戶匯流排 信號及寬頻電信信號間轉換的轉換電路、提供能與一外接 網路傳輪寬頻電信信號的複數個跨接單元'以及提供一控 制轉換電路及跨接單元介面的處理器節點。
U 在許多的實施例中,本發明有以下一個或一個以上的 優點。上述軟、硬體的設置增加了每個卡的能量。每個遠 端或總局終端可以不需&、硬體的升級就能增加其能量, 如此便降低每條線的成本。 此外’二條E1線可以共用一處理器及一ASIC。同時, 也,,了較少的通道來發射及接收用戶匯流排介面信號。 在舊式的配置中,傳送三個E1信號要用到六個通道,不過
4^414 五、發明說明(5) 若使用此處所提之技術,傳送三個E1信號只需四個通道。 維護四條線是比維護六條線要經濟的。再者,其品質也不 會下降。以訊息傳輸的角度來看,多通道卡甚至比as系 統有更高品質的服務。 本發明其他的特徵與優點詳述於以下之說明、圖式與 申請專利範圍。 圖式簡要說明 圖1係一分配式區域服務交換系統之方塊圖。 圖2係一數位環路載波系統之部份方塊圖。 圖3係一通道單元卡之方塊圖。 圖4係一跨接單元介面之方塊圖。 圖5係一處理器節點之方塊圖。 圖6係一特殊應用積體電路(ASIC)之方塊圖。 圖7顯示了E1信號成為SBI格式之轉換。 圖8顯示了一由E1卡產生且為訊息導向之SBI信號中的 一種格式。 實施例 如圖1所示,一電信系統2包括了 一數位環路载波系統 (DLC)4。DLC 4包括了一總局終端(CT)6經由金屬、光纖或 其他合宜的通訊媒介12耦合至一個或更多的遠端終端8、 1 0。DLC 4執行通話控制、信號管理並對總局提供通話處 理的功能。用戶裝置,如電話服務設備14、16、18可以耦 合至總局終端6及遠端終端8、10。總局終端6耦合至一帘 内交換載波網路(LEC) 22。總局終端6亦可經由一交換器
第8頁 五、發明說明ΤΙ) 4U丨m 一 -—· 20(如第五級之交換器)耦合至市内交換載波網路 (LEC)22。在許多實施例中,交換器20與LEC網路22是依據 一使用了訊息導向發信方式(如ITU電信標準)或位元導向 發心方式(如CAS)之通訊協定來運作的。其他訊息導向及 位元導向通訊協定可以取代或額外使用。 如圖2所示’總局終端6及遠端終端,如終端8,具有 一個或一個以上之通道單元卡插槽,如插槽26、36 ^插槽 26、36接受在用戶線路48及LEC網路線路46間傳送資料信 號之單元通道卡。用戶線路48耦合至用戶裝置,如電話機 1 6(圖1 )。LEC網路線路46耦合至LEC網路22 (圖1)。通道單 j 元卡將送入之用戶線路資料信號轉換為格式化資料並將格 式化資料再轉換為適於在用戶線路上傳輸之資料信號形 式。 不同的通道單元卡用於不同的窄頻(如POTS、COIN、 UVG/EWG 'Four-Wire E&M 'Universal Four-Wire 'Basic Rate Interface Unit)及寬頻(ISDN、DS1U、T1U、 ADS1U 、AT1U 、El 、El Short Haul 、El Long Haul 、
El Cone)用戶線路。如圖2所示,舉例來說,一POTS卡50插 入在遠端終端8中之一插槽36,以與一用戶裝置連接。同 樣的,一E1卡52插入在總局終端6中之一單元通道卡插槽 26,以將信號連接至LEC網路22。E1卡是是一個2M位元卡 且使用了 32個通道,每一個通道或時隙都與一個64kb/s或 DS0之信號相對應。插槽26、36也可以接受另外不同型式 或相同型式的通道單元卡。
第9頁 五、發明說明(7) 如圖2所示’每一個總局終端6或遠端終端8也包含了 一個或一個以上的傳輸卡插槽、4〇以接受傳輸卡。傳輸 卡使終端6、8可以在通信媒介12上進行通訊。傳輸卡執行 通信媒介1 2上之信號與終端6、8能夠讀取及處理之信號間 的轉換。 不同的傳輸卡支援不同的通信媒介βΕ1卡,舉例來 說’可以支援金屬媒介上之通訊,而光纖單元通道卡可以 支援光纖通訊。Ε1格式可配合以ITU CCITT,s G. 700 Series Recommendations為基礎之TDM技術來使用。 總局终端6及遠端終端8都具有至少一個頻寬分配器、 處理器及計時單元卡(BPT)28、38。每一個BPT卡28、38從 插槽26或36中其相對之通道單元卡收集格式化數位信號並 將這些信號多工處理成一 TDM信號。該TDM信號便可以經由 插槽30及40中的傳輸卡在傳輸媒介12上傳送。BPT卡28、 38也從它們相對的傳輸卡接收TDIi信號。bpt卡28、38解調 接收到之TDM信號並選擇其路由以傳送至在插槽26、36中 相對應的通道單元卡。相對的用戶匯流排介面32、42係用 以在插槽26或36中之通道單元卡與相對的BPT卡28或38之 間傳送信號。同樣的,八線匯流排34、44係用以在插槽 30、40中之傳輸卡與相對之βΡΤ卡28或38間傳送信號。 一般而言,每一個ΒΡΤ卡,如ΒΡΤ卡28,具有一處理器 54 ’如微處理器或微控制器,以及不同形式的相關記憶體 56。記憶體56可包括快閃記憶體58,如EEPR0M以及其他類 坚的記憶體,如RAM及ROM。ΒΡΤ卡38可以與ΒΡΤ卡28是類似
第10頁 五、發明說明(8) 4U'V414 的。BPT卡28及38在一標題為「電信終端」、申請日為 1 997年11月14曰的美國專利申請案中有詳細的說明β 如圖3所示’El卡接受El格式的信號並將其再轉換為 用戶匯流排介面格式’反之亦然^ E1卡具有一做為在用戶 匯流排介面(SBI)llO、108、處理器節點116及一跨接單元 介面Π4間之標準E1介面的ASIC 100。「跨接單元」是指 在高速數位系統中連接總局與總局,或終端局與終端局的 部份。每一個卡可以使用四個單密度的SBI或兩個雙密度 的SBI來支援三個E1跨接單元。每個卡也都有輸出SBI匯流 排102及輸入SBI匯流排104以發送及接收E1信號。兩種匯 流排都受到一SB時衝脈波與控制信號1 〇 6之控制。一備用 匯流排1 0 8,通常位於待命狀態,做為主匯流排丨丨〇的備用 匯流排。甘果主匯流排11 〇無法使用,信號將由備用匯流 排108來導通。此外,AS 1C 100對BPT卡其中之一提供了一 個8kHz同步標準信號112,以及對處理器節點^ 6提供了一 外中斷k號1 5 0。再者,A S IC 1 0 0產生一回復備測及一 用戶匯流排資料鏈(SBDL),係一種用戶匯流排所使用之資 料鏈層通訊協定^ASIC 1〇〇也執行壓擴(companding)轉換
(A-law 至u~law 以及u-law 至A-law)及經由一EEPROM 302 執 行傳輪位準點(TLP)之調整。 b 跨接單元介面114具有三個用以發送及接收三個£1信 號118的相同電路。在接收時,這三個以信號118被處理 (如數位化、框組及時分多路處理)。接著,處理後之信號 經由六個輸入TDM匯流排122送至AS 1C 100。在輪出情況
第11頁
407-4U 五 '發明說明(9) 下,來自AS 1C 100的SB I信號102經由六個輸出TDM匯流排 1 2 0到達跨接單元介面。AS ][ c】〇 〇將時衝脈波與控制信號 經由時衝脈波與控制匯流排1 24送出。跨接單元介面1丨4也 對入81(:1〇〇提供接收時衝脈波126及框組器中斷(^]:3託]: interrupts)信號 128。
處理器節點116主要係做為這種卡的控制器做使用。 這個節點與跨接單元介面114 &ASIC 1〇〇交接,以供應及 控制它們的操作、監控狀態及經由一微處理控制匯流排 137及一位址匯流排136在別儿上與Βρτ卡28、38(圖2)中之 一進行通訊。這些供應及控制操作的資料在一微處理器資 料匯流排138上於處理器節點、ASIC及跨接單元介面間傳 輸。在訊息導向的應用中,AS 1C 100在E1跨接單元的通道 及TDM匯流排130間來回執行再轉換。高速通訊用傳輸控制 (HDLC)適用於此種形式之應用。HDLC係一點對點及多點通 訊使用之資料鏈層通訊協定’其中控制訊息是置於同樣的 位置且控制信號所使用之位元形式與代表資料的位元形式 完全不同而避免錯誤發生的可能性。位於ASIC 1〇〇所發送 及接收之資料流中的HDLC通訊協定訊息是直接被接達於記 憶體(DMA)且產生一中斷信號。這個過程由一 TI)M時衝脈波 及控制匯流排1 3 2來維持^ —快閃控制信號31 2,快閃位址 信號308及快閃資料信號31〇使ASIC 100可以對EEPROM 302 執行存取。中斷信號15 0從AS 1C 100被送至處理器節點 116。處理器節點116也經由LED控制信號142控制面板LED 140 。
第12頁 -4W444___ 五、發明說明(10) 一電源供應監視器/回復產生器144在電源開啟及低電 壓狀態下時提供一回復脈衝148。產生器144也提供一強回 復信號146至處理器116。 如圖4所示’跨接單元介面114具有三個相同電路(跨 接單元Α、β及C) ’每一個均具有一線路介面單元(LIU) /框 組器200及一前端處理單元202。由於三個電路是相同的, 以下只針對一個做描述。 在發送信號時,來自AS 1C 100的輸出TDM匯流排120是 LIU/框組器200之輸入。框組器部份及LIU部份可以位於同 一晶片上。框組器將框組位元加入,使接收器可以識別出 通道與時隙,以及L IU允許了框組器與實體線路交接^ TM 資料及發信被轉換且導通至LIU發射器,並輸出210至前端 處理單元202而做為係E1信號之類比形式的傳號交替反轉 (AMI)資料。AMI載於一跨接單元發射信號2 12上而傳送至 一發射媒介’如LEC網路線路46(圖2)。在接收信號時, LIU接收器經由跨接單元接收信號接收來自前端處理單元 202之AMI資料輸入信號214 °LIU/框組器200之框組器的部 份接著就將得到的資料及發信訊息格式化為—TDM資料流 並在輸出TDM匯流排2 1 8上送出此資料流。前端處理單元 202使發射及接收線路避免處於曝露之環境下。使用於系 統同步之回復線路時衝脈波126及跨接單元中斷信號128被 輸出至ASIC 100。ASIC 100(圖3)是經由* —暫存器組來控 制’該暫存器組可經由微處理器控制匯流排1 3 7、位址匯 流排136及資料匯流排138。來自ASIC 100之時衝脈波及控
IH1 第13頁
制^號124維持所有三個跨接單元的同步β —ONESEC匯流 排負载了來自跨接單元A框組器的〇NESEC信號224並將其送 至跨接單元B及c。這個信號係用以將跨接單元的狀態通知 同步化。 如圖5所示,處理器節點116(圖w具有—微處理器 3〇〇 ,如Motorola MC68MH360 Quad Integrated Communication Controller(QUICC) 、EEPR0M 320(如 512kb 之快閃EEPROM)及一DRAM 304 (如4Mb DRAM)。一時衝
脈波產生器306 ’如4MHz之振盪器,係微處理器300之輸 入。微處理器3 0 0以八個一般用途的晶片選擇器來控制記 憶體。ASIC 1〇〇使用微處理器30〇以和所有的記憶體及周 邊裝置交接。如此,由於基本位址記憶映射係由軟體製 成’所以硬體不需提供固定的位址編碼。EEpR〇M3〇2包含 了 AS I C 1 0 0的結構資料及對照表’同時也包含了開機碼及 提供了微處理器300 —不變性結構記憶資料的儲存裝置。 結構位址及資料的接腳係連接至快閃位址匯流排3〇8及快 閃資料匯流排3 1 0。AS IC 1 0 0使用快閃控制匯流排31 2來控 制對多種元件之存取。DRAM 304對微處理器300提供了易 失性之資料及碼之儲存裝置。
如圖6所示,ASIC 100被分割成七個方塊:資料4〇2、 發信404、通訊406、處理器支援40 8 ' SB I 410、時隙多工 處理/解調412及網路同步414。 資料方塊402藉由資料信號310、位址信號3〇8及控制 信號312匯流排與EEPR0M 302交接,並執行TDM資料通道在
^07414 五、發明說明(12) SBI格式及E1格式之間的轉換。以下將說明TDM轉換。 發信方塊404包括了發信轉譯ram、發信資料RAM及信 號在E1及SBI間之對應。此方塊加入了必要的CAS位元,且 不適用於訊息導向的發信方式(如V5. 1)。當CAS被使用 時,E1匯流排434負載這些CAS發信位元。 通訊方塊406執行時隙互換(了81)。任何£1或361的通 道可以轉換至兩個TDM匯流排130的64個通道中的任何一 個。除了建構時隙交換之外,軟體也可以支援每一個對應 的通道而使用SBDL或HDLC。在支援SBDL的情況下,ASIC 1〇〇(圖3)執行適當的處理。AS 1C 100(圖3)可以藉由軟體 的支援而處理三個主SBI的三個SBDL通道。通訊方塊也將 E1及SB I通訊通道對映起來。這些通道係在一訊息導向系 統中’用以執行ASIC 100與處理器節點116間之通訊。 處理器支援方塊408在建構、位址解碼及記憶解碼期 間被用到。這個方塊負責處理中斷信號,其中包括了由框 組器128及微處理器介面所產生的中斷信號。它也管理狀 態及控制暫存器。處理器支援方塊4〇8經由微處理器控制 及位址匯流排136、137與徵處理器300(圖5)進行通訊,並 送出上述之中斷信號150及資料信號138。 時隙多工處理/解調方塊412使用了通道計數器及軟體 支援控制而執行内部TDM路徑間之轉換,如圖6所示。舉例 病說,用戶的語音/資料之傳送路徑如下:Ei proper 120、122—El data 436 —SBI data 438 —SBI Proper 440。載有El及SBI發信位元之發信匯流排434、444及載有
第15頁 407414 五、發明說明(13) E1及SBI通訊位元之通訊匯流排13〇、442在需要時可以加 入/轉譯。 同步方塊414執行五個主要的功能:(ι)將從軟體選擇 的跨接單元所得到之接收時衝脈波分割成一8kHz的信號, 同時被送至主匯流排及備用匯流排112。(2)產生微處理器 時衝脈波及樞組信號430。(3)產生E1時衝脈波及框組信號 432。同步方塊414也接受來自跨接單元126及SB I 4 34之方 塊信號。 SB I 41 0係一序列匯流排,内部處理器通訊、發信及 用戶語音/資料都是經由此匯流排而在線路卡1 0 0及一矩陣 ^ 系統(如BPT 28、38)間傳送。SBI主匯流排110及備用匯流 ' 排1 08將SBI連接至該矩陣系統。 如圖7所示,一典型之SBI信號被放置於奇通道500及 偶通道510中。SBI信號中所有的時隙都由相對的E1時隙轉 換而來。由於某些時隙被保留著,有些框格無法取得相對 的時隙(即0、4、1 2、1 6、2 0、24、28)。這些框格被放置 於偶通道510中,如圖7所示,顯示了 一單一 信號之SBI ' 信號格式。
U 如圖8所示,由於使用上述軟、硬體支援的方塊’在 ASIC 100中可進行三倍轉換。明白的說’二倍以轉換即 是將三個E1偶通道轉換至一個SBI通道。通道中那些保留 的、SBDL、SBI用戶要求及發信時隙係用與單一E1之情形 下大致相同的方式來建構的。三個SBI奇通道以單一E1通 道的方式進行再轉換。由於偶通道的框格2、3、6、7、等
第16頁 五、發明說明(14) 等在單一E1的情形下是閒置的,此時三個E1信號共用同一 個偶通道。第二E1信號中被置換的時隙被再轉換至框格2 及6等等,而第三E1信號使用框格3及7等等。結果,三個 E1跨接單元藉由四條SB I格式的線路發送出去。 此處所述之方法及技巧也適用於其他結構中的信號, 如具有T1 LIU /框組器及適當之軟體修正後的T1系統。其 他的實施例包含於以下申請專利範圍中。
I 第17頁

Claims (1)

  1. 六 申請專利範圍 信通道單元卡,包括: 流排公. 位環路載波矩陳备^ 平糸统進行 1· 一種電,〇 單元卡,包 用戶匯流排介面,與—數 流排信號之傳給· ^ 丹一数位環路萤波拓由/ 用戶匯流排信號之傳輪; 戰矩陣糸统進行一轉換電路,執行用玲藤4 ±#. 订用户匯流排信號及寬頻#俨A之轉換; % k信號間
    複數跨接單元 輸;以及 一處理器節點 之操作。 與一外接網路執行寬頻電作 。踝之傳 控制該轉換電路及該等跨 牧早7L介面 2.如申請專利範圍第1項所述之電信通道單元卡,龙 中邊f跨接單兀將接收自該外接網路之信號回復為寬頻電 信信號。 I 3^·如申請專利範圍第1項所述之電信通道單元卡,其 中該等跨接單元執行寬頻電信信號的框組及格式化功能以 在該外接網路上進行傳送。 4·如申請專利範圍第1項所述之電信通道單元卡’其 中該轉換電路使用複數個奇通道及偶通道將輸入之寬頻電 信信號轉換為用戶匯流排信號。 5.如申請專利範圍第1項所述之電信通道單元卡’其 中該轉換電路藉由組合三個偶通道並保留相對之奇通道而 將輸入之寬頻電信信號轉換為用戶匯流排倌號* ° 6-如申請專利範圍第1項所述之電信通遂單兀卡、.’其 中該轉換電路藉由分割一偶通道並保留相對之奇通運而將 輸出之用戶匯流排信號轉換為寬頻電信信號β
    第18頁 六、申請專利範圍 ' *- 7. 如申請專利範圍第1項所述之電信通道單元卡,其 中該轉換電路係使用一特殊應用積體電路(ASIC)來達成'。 8. 如申請專利範圍第1項所述之電信通道單元卡,其 中該寬頻電信信號包括E1或T1信號^ 9. 如申請專利範圍第丨項所述之電信通道單元卡,其 中該數位環路载波矩陣系統包括一頻寬、處理器及計時卡 (BPT)。 10. —種電信通道單元卡,包括: 第一通sfl裝置,與一數位環路载波矩陣系統進行用戶 匯流排信號之傳輸; 一轉換裝置’執行用戶匯流排信號及寬頻電信信號間 之轉換; 第二通訊裝置’與一外接網路執行寬頻電信信號之傳 輸;以及 一控制裝置,控制該轉換裝置及該第一、第二通訊裝 置之操作。 11·如申請專利範圍第10項所述之電信通道單元卡, 其中該第二通訊裝置將接收自該外接網路之信號回復為寬 頻電信信號。 1 2.如申請專利範圍第1 0項所述之電信通道單元卡, 其中該第二通訊裝置執行寬頻電信信號的框組及格式化功 能以在該外接網路上進行傳送。 13.如申請專利範圍第10項所述之電信通道單元卡, 其中該轉換裝置使用複數個奇通道及偶通道將輸入之寬頻
    407414 六、申請專利範圍 電信信號轉換為用戶匯流排信號。 ._ — 14.如申請專利範圍第1〇項所述之電信通道單元+卡’, 其中該轉換裝置藉由組合三個偶通道並保留相對之可通道 而將輸入之寬頻電信信號轉換為用戶匯流排信號 1 5.如申請專利範圍第丨〇項所述之電信通道單兀卡, 其中該轉換裝置藉由分割一偶通道I保留相對之奇通道而 將輸出之用戶匯流排信號轉換為寬頻電信信號。 16. 如申請專利範圍第1〇項所述之電信通道單元卡’ 其中該轉換裝置係使用一特殊應用積體電路(ASIC)來達 成。 17. 如申請專利範圍第1〇項所述之電信通道單元卡’ 其中該寬頻電信信號包括E1或T1信號。 18·如申請專利範圍第1項所述之電信通道單元卡,其 中該數位環路載波矩陣系統包括一頻寬、處理器及計時卡 (BPT)。 19. 一種组成一電信通道單元卡之方法,包括以下步 驟: 提供一用戶匯流排介面,與一數位環路載波矩陣系統 進行用戶匯流排信號之傳輸; 號間之轉換; 提供複數跨接單元,與 提供一轉換電路,執行用戶匯流排信號及寬頻電信信 之傳輸;以及 提供一處理器節點, 與一外接網路執行寬頻電信信號 控制該轉換電路及該等跨接單元 407414 六、申請專利範圍 介面之操作。 20.如申請專利範圍第19項所述之方法,其中該等跨 接單元將接收自該外接網路之信號回復為寬頻電信信號。 2 1 ·如申請專利範圍第1 9項所述之方法,其中該等跨接單 元執行寬頻電信信號的框組及格式化功能以在該外接網路 上進行傳送。 22.如申請專利範圍第丨9項所述之方法,其中該轉換 電路使用複數個奇通道及偶通道將輸入之寬頻電信信號轉 換為用戶匯流排信號。 23·如申請專利範圍第丨9項所述之方法,其中該轉換 () 電路藉由組合三個偶通道並保留相對之奇通道而將輸入之 寬頻電信信號轉換為用戶匯流排信號。 24. 如申請專利範圍第;[9項所述之方法,其中該轉換 電路藉由分割一偶通道並保留相對之奇通道而將輸出之用 戶匯流排信號轉換為寬頻電信信號。 - 25. 如申請專利範圍第19項所述之方法’其中該轉換 電路係使用一特殊應用積體電路(AS 1C)來達成。 ' 2 6 ·如申請專利範圍第1 9項所述之方法,其中該寬頻 電信信號包括E1或T1信號。 ) 27·如申請專利範圍第丨9項所述之方法’其中該數位 jJ 環路載波矩陣系統包括一頻寬、處理器及計時卡(BPT)。
    第21頁
TW88101924A 1998-01-27 1999-02-06 Multiple-channel subscriber line card TW407414B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1442798A 1998-01-27 1998-01-27

Publications (1)

Publication Number Publication Date
TW407414B true TW407414B (en) 2000-10-01

Family

ID=21765423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW88101924A TW407414B (en) 1998-01-27 1999-02-06 Multiple-channel subscriber line card

Country Status (5)

Country Link
EP (1) EP1051877A1 (zh)
JP (1) JP2002502167A (zh)
AU (1) AU2465199A (zh)
TW (1) TW407414B (zh)
WO (1) WO1999038352A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60131279T2 (de) 2000-05-21 2008-09-04 Surf Communication Solutions, Ltd. Modem-relais über einen paketbasierten netzwerk
IL142379A0 (en) 2000-05-21 2002-03-10 Surf Comm Solutions Ltd Modem relay over packet based network
AU2000246083A1 (en) 2000-05-21 2001-12-03 Surf Communication Solutions, Ltd. Back-to-back modem repeater
US7406072B1 (en) 2000-05-21 2008-07-29 Surf Communication Solutions Modem relay over packet based network
IL136775A0 (en) 2000-06-14 2001-06-14 Surf Comm Solutions Ltd Modem relay over packet based network
US9432124B2 (en) 2014-09-16 2016-08-30 Mitsubishi Electric Research Laboratories, Inc. Inter-channel interference management for optical super-channels

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4993019A (en) * 1989-12-15 1991-02-12 Alcatel Na Line unit interface circuit
US5355362A (en) * 1992-10-26 1994-10-11 Nec America, Inc. Digital loop carrier system
US5809029A (en) * 1996-06-28 1998-09-15 Dsc Telecom L.P. Apparatus and method for mapping telecommunications signals onto a subscriber bus
US5883898A (en) * 1996-07-01 1999-03-16 Alcatel Usa Sourcing, L.P. Apparatus and method for mapping E1 signals into a digital cross-connect matrix space

Also Published As

Publication number Publication date
EP1051877A1 (en) 2000-11-15
JP2002502167A (ja) 2002-01-22
AU2465199A (en) 1999-08-09
WO1999038352A1 (en) 1999-07-29

Similar Documents

Publication Publication Date Title
US4589107A (en) Simultaneous voice and data communication and data base access in a switching system using a combined voice conference and data base processing module
US4583218A (en) Control communication in a switching system having clustered remote switching modules
USRE39216E1 (en) Asynchronous processor access to a switch table in a network with isochronous capability
US4566094A (en) Channel selection in a switching system having clustered remote switching modules
EP0231630B1 (en) Transmission equipment
US4558444A (en) Switching system having selectively interconnected remote switching modules
US4866703A (en) Integrated services digital network module
JP2840070B2 (ja) パルス符号変調電話信号用の時分割多重スイッチングシステム
JPS62189895A (ja) 狭帯域チヤネルを持つ通信網を通じて広帯域通信施設を確立するための方法と装置
JPH0652907B2 (ja) パケット交換回線交換統合交換機
JPH06501365A (ja) パケット・スイッチング通信システム
JPH0652906B2 (ja) 分散形パケット交換装置
US4578789A (en) Simultaneous voice and data communication and data base access in a switching system using a tone bus or broadcast mode
JPS61500403A (ja) 多重モ−ドデ−タ通信システム
JPS61290838A (ja) 電気通信交換装置
JPS63232697A (ja) 多元情報交換方法及びそのための装置
US4550404A (en) Switching system having remote switching capability
US6781985B1 (en) Time-division multiplexer
TW407414B (en) Multiple-channel subscriber line card
US4584680A (en) Use of a tone bus to provide polling and data distribution apparatus for communication system terminal groups
WO1995023492A1 (en) Multi-processing and direct routing of signalling protocols in voice communication channels
TW405322B (en) Hdsl modules for telecommunications channel unit cards
JPH07212879A (ja) 加入者伝送システム
US5787087A (en) Method and apparatus for interconnecting a plurality of terminal equipments to the ISDN
JP3437923B2 (ja) Isdnの加入者系伝送装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees