JPS63164551A - 時分割通話路スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時分割通話路スイッチ、特に時分割電話交換機
などの時分割回線交換機における時分割通話路スイッチ
に関する。

〔従来の技術〕

従来、時分割回線交換機の時分割通話路スイッチは、フ
レームごとに時分割通話路スイッチのノ・イタエイ上の
タイムスロットを時間的、あるいは空間的に入替えるた
めに、通話路メモリするいは通話路ゲートスイッチと制
御メモリ゛とを設け、制御メモリは呼制御装置から呼ご
とに与えられるデータを保持して、これをフレークごと
に読出してタイムスロットごとに通話路メモｖｈるいは
通話路ゲートスイッチを制御している。従って制御メモ
リのデータが書替えられない限シ、同じ入線は同じ出線
と接続されて通信データが転送される。

〔発明が解決しようとする問題点〕

しかしながら、交換機には頻度は少ないが電源断等の障
害があシ、このとき上述の時分割通話路スイッチでは呼
制御装置から制御メモリに誓込まれたデータが消滅して
しまうことがある。このことは時々刻々生起会消滅する
通常の呼については致し方ないとしても、通話路中に含
まれる共通線信号回線等の半固定的に接続を必要とする
共通制御に関する接続や、長期間接続し放しの重要回線
の接続も断たれて、これらの復旧接続には呼制御装置が
正常に動作し、改めて制御メモリに必要なデータを書込
まれるまで待たねばならぬという問題点を有している。

本発明の目的は、時分割回線交換機の時分割通話路スイ
ッチに電源が投入され、クロック信号が与えられれば、
呼制御装置が正常に動作しなくても、半固定的に接続を
必要とする通話路が接続される時分割通話路スイッチを
提供することにある。

〔問題点を解決するだめの手段〕

本発明は、時分割回線交換機において、呼制御装置によ
って呼ごとに書替えられる第１の制御メモリと、この制
御メモリよ＃）１ビット多いビット幅を有して半固定的
な通話路の接読データを格納した読出し専用のメモリを
含む第２の制御メモリと、この制御メモリから読出され
たデータの特定のｌビットが特定の値であるときはこの
データから特定の１ビットを除いたデータを時分割通話
路スイッチの通話路メモリに与え、上記特定の１ビット
が特定の値でないときは第１の制御メモリがら読出され
たデータを前記通話路メモリに与える選択回路とを有し
て構成される。

以上の構成において、通話路スイッチに電源が投入され
、クロック信号が正常に発生されると、第２の制御メモ
リが順次読出され、このデータが選択回路に順次与えら
れる。選択回路は特定の１ビットが特定の値、例えば最
上位１ビットがｌ＃であるときは、このビットを除いた
データを通話路メモリに、通常の制御メモリと同様に与
える。

そこで通話路メモリは直ちにこのデータに従ってタイム
スロットの入替え動作を行ない、半固定的な通話路の接
続が確保される。なお通常の呼に対しては呼制御装置か
ら第１の制御メモリにデータが与えられてから接続動作
が行なわれる。

〔実施例〕

以下、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例のブロック図で、時分割通話
路スイッチはそれぞれ２ｎチヤネルの入ハイウェイと出
ハイウェイとに接続された通話路メモリ１と、この通話
路メモリ１に選択回路２を介して通話路メモｌの書込ア
ドレスを与える第１の制御メモリ３と第２の制御メモリ
４と、クロック信号を受けて逐一計数出力を通話路メモ
リ１、制御メモリ３および４に送出するカウンタ５とを
有して構成され、第１の制御メモリ３に呼制御装置６が
接続されていることを示している。通話路メモリ１は通
常の例えば書込側制御の通話路メモリで、第１の制御メ
モリ３も通常のｎビット幅２ｎアドレスの保持メモリで
ある。一方、第２の制御メモリ４はｎ＋１ビット幅２ｎ
アドレスの読出し専用の半固定メモリで、半固定的に接
続を行なうチャネルに対応するアドレスのｎビットに、
通常の制御メモリと同じくタイムスロットを入替える通
話メモリのアドレスを記憶し、他の特定のピットには′
１＃を記憶して、カウンタ５の出力がある限シ読出しを
行なうメモリである。また選択回路２は第２の制御メモ
リ４からの読出データの特定の１ビットが６１＃である
と、他のＮビットのデータ（通話路メモリのアドレス）
を通話路メモリ１に送シ、上記の特定の１ビットが０＃
であると第１の制御メモリ３からの読出データを通話路
メモリ１に送る選択回路である。

従って、上述のごとく第２の制御メモリ４に、半固定的
に接続を要する通話路メモリ１のアドレスと特定の１ビ
ットに１１＃とを記憶させ、第１の制御メモリ３には通
常の呼に対応する通話路メモリのアドレスのみを呼制御
装置６から書込み、保持させれば、常時は第１の制御メ
モリ３および第２の制御メモリ４から読出された通話路
メモリ１のアドレスにより、必要な全ての通話路が設定
される。また第１の制御メモリ３の内容が記憶されなく
ても、カウンタ５が正常に動作すれば、第。

２の制御メモリ４は動作して、このメモリに記憶された
アドレスが通話路メモリ１に与えられ、との接続は確保
されることになる。

なお、以上の実施例においては時分割通話路スイッチは
時間スイッチを対象としたが、時分割通話路スイッチが
空間スイッチで、呼制御装置からの制御で呼ごとに書替
えられる制御メモリを有するものにも、実施例と同じ第
２の制御メモリと選択回路とを設けることにより、電源
投入後に直ちに接続動作の行なえる空間スイッチが得ら
れる。

〔発明の効果〕

以上詳細に説明したとお如、本発明により時分割回線交
換機において、電源投入と同時に特定の通話路が設定で
きるので、交換機自身のプログラム格納を遠隔地から特
定の通話路を介して実行することができるとか、共通線
信号用の通話路等を交換機のソフトウェア立上げ前に設
定でき、これ等の通話路設定を読出し専用の半固定メモ
リの書替えのみで容易に変更でき、また雑音等で誤動作
を起すことが少ない通話路が得られるという効果がある
。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。

Claims (1)

【特許請求の範囲】
1. 時分割回線交換機において、呼制御装置によって呼ごと
   に書替えられる第１の制御メモリと、この制御メモリよ
   り１ビット多いビット幅を有して半固定的な通話路の接
   続データを格納した読出し専用のメモリを含む第２の制
   御メモリと、この制御メモリから読出されたデータの特
   定の１ビットが特定の値であるときはこのデータから特
   定の１ビットを除いたデータを時分割通話路スイッチの
   通話路メモリに与え、上記特定の１ビットが特定の値で
   ないときは第１の制御メモリから読出されたデータを前
   記通話路メモリに与える選択回路とを有することを特徴
   とする時分割通話路スイッチ。