JP2653778B2 - 時分割交換機 - Google Patents
時分割交換機Info
- Publication number
- JP2653778B2 JP2653778B2 JP60028742A JP2874285A JP2653778B2 JP 2653778 B2 JP2653778 B2 JP 2653778B2 JP 60028742 A JP60028742 A JP 60028742A JP 2874285 A JP2874285 A JP 2874285A JP 2653778 B2 JP2653778 B2 JP 2653778B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- terminal device
- storage unit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は小規模の構内交換機として使用可能であるこ
とはいうまでもなく集団語学学習用の装置、パソコンネ
ットワーク（Personal Computer Network）、会議シス
テム等にも適用可能である時分割交換機に関する。
とはいうまでもなく集団語学学習用の装置、パソコンネ
ットワーク（Personal Computer Network）、会議シス
テム等にも適用可能である時分割交換機に関する。
従来電子交換機の通話路に時分割のスイッチを用いた
時分割型電子交換機が知られている。時分割型電子交換
機は時分割多重伝送路上のPCM（Pulse Code Modulatio
n）符号化された音声データあるいはデジタルデータを
時間スイッチを用いてタイムスロット位置の入替え操作
を行ない交換する方式のものである。
時分割型電子交換機が知られている。時分割型電子交換
機は時分割多重伝送路上のPCM（Pulse Code Modulatio
n）符号化された音声データあるいはデジタルデータを
時間スイッチを用いてタイムスロット位置の入替え操作
を行ない交換する方式のものである。
次に時分割交換機の動作原理を第６図、第７図を参照
して説明する。
して説明する。
第６図において時分割多重伝送路には入線61と出線62
がある。上記入線61・出線62間にはＮ個の端末機器T1,T
2,T3……TNが接続される。上記端末機器は上記入線61に
デジタル信号を出力し、上記出線62上のデジタル信号を
受信できるデジタル電話機等のデジタル機器である。上
記入線61・出線62上では、第７図に示すようにＮ個のタ
イムスロットで１フレームが構成され、上記端末機器T
1,T2,……TNは１フレーム中の一つのタイムスロットで
上記入線61にデータを出力し、一つのタイムスロットで
上記出線62からデータを受信する。第６図，第７図にお
いては上記入線61上ではタイムスロット番号と各端末機
器番号とを対応させている。すなわち端末機器T1はタイ
ムスロット１に、端末機器T2はタイムスロット２に、端
末機器TNはタイムスロットＮに対応する。
がある。上記入線61・出線62間にはＮ個の端末機器T1,T
2,T3……TNが接続される。上記端末機器は上記入線61に
デジタル信号を出力し、上記出線62上のデジタル信号を
受信できるデジタル電話機等のデジタル機器である。上
記入線61・出線62上では、第７図に示すようにＮ個のタ
イムスロットで１フレームが構成され、上記端末機器T
1,T2,……TNは１フレーム中の一つのタイムスロットで
上記入線61にデータを出力し、一つのタイムスロットで
上記出線62からデータを受信する。第６図，第７図にお
いては上記入線61上ではタイムスロット番号と各端末機
器番号とを対応させている。すなわち端末機器T1はタイ
ムスロット１に、端末機器T2はタイムスロット２に、端
末機器TNはタイムスロットＮに対応する。
スイッチメモリ63はアドレスをＮ固有し上記１フレー
ム内にタイムスロットカウンタ（TSC）64によりアドレ
スがAD1からADNまで書き込み用にアクセスされ、上記入
線61上の各端末機器のデータが、それぞれのアドレスに
記憶される。上記アドレスは上記タイムスロット番号に
対応する。例えばタイムスロット１の前半で端末機器T1
のデータがアドレスAD1に記憶され、タイムスロット２
の前半で端末機器T2のデータがアドレスAD2に記憶され
る。
ム内にタイムスロットカウンタ（TSC）64によりアドレ
スがAD1からADNまで書き込み用にアクセスされ、上記入
線61上の各端末機器のデータが、それぞれのアドレスに
記憶される。上記アドレスは上記タイムスロット番号に
対応する。例えばタイムスロット１の前半で端末機器T1
のデータがアドレスAD1に記憶され、タイムスロット２
の前半で端末機器T2のデータがアドレスAD2に記憶され
る。
また上記スイッチメモリ63は制御メモリ65の内容によ
つて上記タイムスロットカウンタ（TSC）64に同期して
タイムスロットの後半において読出し用にアクセスされ
る。例えば上記制御メモリ65のアドレスRA1の内容が２
であればタイムスロット１の後半において上記スイッチ
メモリ65のアドレスAD2の内容が読出され上記出線62上
に出力される。上記制御メモリ65はコンピュータ等から
成る制御部66により書き換えられる。通常、上記制御部
66は各端末機器の発呼を監視し、発呼検出後は端末機器
から送出されてくる被呼者番号を受信して、上記制御メ
モリ65の書き換え等の接続処理を行なう。また常に接続
状況を監視している。
つて上記タイムスロットカウンタ（TSC）64に同期して
タイムスロットの後半において読出し用にアクセスされ
る。例えば上記制御メモリ65のアドレスRA1の内容が２
であればタイムスロット１の後半において上記スイッチ
メモリ65のアドレスAD2の内容が読出され上記出線62上
に出力される。上記制御メモリ65はコンピュータ等から
成る制御部66により書き換えられる。通常、上記制御部
66は各端末機器の発呼を監視し、発呼検出後は端末機器
から送出されてくる被呼者番号を受信して、上記制御メ
モリ65の書き換え等の接続処理を行なう。また常に接続
状況を監視している。
ここで端末機器T1と端末機器T2,端末機器T3と端末機
器TNが接続されている状態を考えると、まず上記入線61
上を各端末機器の出力するデータは端末機器T1,端末機
器T2,…端末機器TNの順に伝送され、上記スイッチメモ
リ63に順次記憶される。上記制御メモリ65にはアドレス
RA1に2,アドレスRA2に1,アドレスRA3にN,……アドレスR
ANに３が上記制御部66により書き込まれている。従って
上記スイッチメモリ63の読み出しの順序はアドレスAD2,
アドレスAD1,アドレスADN,……，アドレスAD3となり上
記出線62上に端末機器T2のデータ，端末機器T1のデー
タ，端末機器TNのデータ，…端末機器T3のデータの順に
出力される。従って第７図に示すようにタイムスロット
１で端末機器T1は端末機器T2のデータを受信し、タイム
スロット２で端末機器T2は端末機器T1のデータを受信す
る。すなわちタイムスロット１とタイムスロット２を使
って端末機器T1と端末機器T2が接続され通信が可能とな
る。またタイムスロット３とタイムスロットＮを使って
端末機器T3と端末機器TNの通信が可能となる。
器TNが接続されている状態を考えると、まず上記入線61
上を各端末機器の出力するデータは端末機器T1,端末機
器T2,…端末機器TNの順に伝送され、上記スイッチメモ
リ63に順次記憶される。上記制御メモリ65にはアドレス
RA1に2,アドレスRA2に1,アドレスRA3にN,……アドレスR
ANに３が上記制御部66により書き込まれている。従って
上記スイッチメモリ63の読み出しの順序はアドレスAD2,
アドレスAD1,アドレスADN,……，アドレスAD3となり上
記出線62上に端末機器T2のデータ，端末機器T1のデー
タ，端末機器TNのデータ，…端末機器T3のデータの順に
出力される。従って第７図に示すようにタイムスロット
１で端末機器T1は端末機器T2のデータを受信し、タイム
スロット２で端末機器T2は端末機器T1のデータを受信す
る。すなわちタイムスロット１とタイムスロット２を使
って端末機器T1と端末機器T2が接続され通信が可能とな
る。またタイムスロット３とタイムスロットＮを使って
端末機器T3と端末機器TNの通信が可能となる。
従って上記制御部66により上記制御メモリ65の内容を
書き換えることによって任意の端末機器間の通信が可能
となる。
書き換えることによって任意の端末機器間の通信が可能
となる。
ところで交換機によって構成される電話網等において
は、交換機に種々のサービス機能が要求されている。こ
の機能を実現するためには交換機内で音声あるいはデー
タ等の蓄積処理を行なう必要がある。上述したような時
間スイッチを用いた時分割交換機においても、第８図に
示すように蓄積装置81を時間スイッチ82と並列に配置し
て上記蓄積処理を可能としている。すなわち上記入線83
からの音声はバッファ装置84を介して大容量のディスク
装置85に記憶・蓄積され、上記ディスク装置85の内容は
必要に応じて上記バッファ装置84を介して上記出線86上
に出力される。また上記ディスク装置85には外部からデ
ータを入力することも可能である。
は、交換機に種々のサービス機能が要求されている。こ
の機能を実現するためには交換機内で音声あるいはデー
タ等の蓄積処理を行なう必要がある。上述したような時
間スイッチを用いた時分割交換機においても、第８図に
示すように蓄積装置81を時間スイッチ82と並列に配置し
て上記蓄積処理を可能としている。すなわち上記入線83
からの音声はバッファ装置84を介して大容量のディスク
装置85に記憶・蓄積され、上記ディスク装置85の内容は
必要に応じて上記バッファ装置84を介して上記出線86上
に出力される。また上記ディスク装置85には外部からデ
ータを入力することも可能である。
上記ディスク装置85に多種類のメッセージを入力して
おき、必要に応じて出力することにより情報提供等のサ
ービス機能を実現している。
おき、必要に応じて出力することにより情報提供等のサ
ービス機能を実現している。
時分割交換機では各種サービス機能実現のために上述
したように別個の蓄積装置を時間スイッチと並列に配置
すると、大容量のディスク装置等から構成される蓄積装
置が小規模の時分割交換機としては高価であること、ま
たディスク装置等の制御が複雑であること等の問題が生
じる。またディスク装置等は応答が遅く端末機器からの
要求に対してリアルタイムな応答が保証されにくいとい
う問題も生じる。
したように別個の蓄積装置を時間スイッチと並列に配置
すると、大容量のディスク装置等から構成される蓄積装
置が小規模の時分割交換機としては高価であること、ま
たディスク装置等の制御が複雑であること等の問題が生
じる。またディスク装置等は応答が遅く端末機器からの
要求に対してリアルタイムな応答が保証されにくいとい
う問題も生じる。
本発明はこのような問題点を解消した小規模の時分割
交換機を提供することを目的とする。
交換機を提供することを目的とする。
本発明はそれぞれメモリからなる時間スイッチ部とデ
ータ蓄積部を備えた統合メモリと、端末機器の数に対応
した書込みアドレスを記憶する書込みアドレス記憶部
と、端末機器の数に対応した読出しアドレスを記憶する
読出しアドレス記憶部と、上記書込みアドレス記憶部と
上記読出しアドレス記憶部にアドレスデータを供給する
制御手段とを備え、時分割交換動作時に、上記制御手段
が上記書込みアドレス記憶部及び上記読出しアドレス記
憶部に第１のアドレスデータを供給し、この第１のアド
レスデータに基づいて上記時間スイッチ部が制御される
ことにより上記端末機器間で通信を行い、上記端末機器
からデータを蓄積及びこの蓄積されたデータを上記端末
機器に送信する動作時に、上記制御手段が上記書込みア
ドレス記憶部及び上記読出しアドレス記憶部に第２のア
ドレスデータを供給し、この第２のアドレスデータに基
づいて上記データ蓄積部が制御されることにより上記端
末機器のデータを上記データ蓄積部に蓄積し、またこの
蓄積されたデータが上記端末機器に送出されるようにな
されていることを特徴とする。
ータ蓄積部を備えた統合メモリと、端末機器の数に対応
した書込みアドレスを記憶する書込みアドレス記憶部
と、端末機器の数に対応した読出しアドレスを記憶する
読出しアドレス記憶部と、上記書込みアドレス記憶部と
上記読出しアドレス記憶部にアドレスデータを供給する
制御手段とを備え、時分割交換動作時に、上記制御手段
が上記書込みアドレス記憶部及び上記読出しアドレス記
憶部に第１のアドレスデータを供給し、この第１のアド
レスデータに基づいて上記時間スイッチ部が制御される
ことにより上記端末機器間で通信を行い、上記端末機器
からデータを蓄積及びこの蓄積されたデータを上記端末
機器に送信する動作時に、上記制御手段が上記書込みア
ドレス記憶部及び上記読出しアドレス記憶部に第２のア
ドレスデータを供給し、この第２のアドレスデータに基
づいて上記データ蓄積部が制御されることにより上記端
末機器のデータを上記データ蓄積部に蓄積し、またこの
蓄積されたデータが上記端末機器に送出されるようにな
されていることを特徴とする。
本発明に係る時分割交換機では上記アドレスデータを
与える制御手段により上記書込みアドレス記憶部、上記
読出しアドレス記憶部にアドレスデータを設定すること
によって、端末機器間の接続、端末機器からのデータの
上記統合メモリの蓄積部への蓄積、上記蓄積部のデータ
の端末機器への送出等の動作が行なわれる。すなわち上
記制御手段によって上記読出しアドレス記憶部に上記統
合メモリの時間スイッチ部のアドレスデータを設定する
ことによって上記時間スイッチ部がアクセスされ該時間
スイッチ部を介して端末機器間の接続がなされ、上記手
段によって上記書き込みアドレス記憶部に上記蓄積部の
アドレスデータを設定することによって該蓄積部がアク
セスされて端末機器からのデータが上記蓄積部へ蓄積さ
れ、上記制御手段によって上記読み出しアドレス記憶部
に上記蓄積部のアドレスデータを設定することにより該
蓄積部がアクセスされて該蓄積部のデータが端末機器へ
送出される。
与える制御手段により上記書込みアドレス記憶部、上記
読出しアドレス記憶部にアドレスデータを設定すること
によって、端末機器間の接続、端末機器からのデータの
上記統合メモリの蓄積部への蓄積、上記蓄積部のデータ
の端末機器への送出等の動作が行なわれる。すなわち上
記制御手段によって上記読出しアドレス記憶部に上記統
合メモリの時間スイッチ部のアドレスデータを設定する
ことによって上記時間スイッチ部がアクセスされ該時間
スイッチ部を介して端末機器間の接続がなされ、上記手
段によって上記書き込みアドレス記憶部に上記蓄積部の
アドレスデータを設定することによって該蓄積部がアク
セスされて端末機器からのデータが上記蓄積部へ蓄積さ
れ、上記制御手段によって上記読み出しアドレス記憶部
に上記蓄積部のアドレスデータを設定することにより該
蓄積部がアクセスされて該蓄積部のデータが端末機器へ
送出される。
以下本発明に係る時分割交換機について一実施例を図
面を参照しながら説明する。
面を参照しながら説明する。
この実施例では加入者128、すなわち接続できる端末
機器の数を最大128台と設定した。第１図はこのような
実施例の構成を示すブロック図である。
機器の数を最大128台と設定した。第１図はこのような
実施例の構成を示すブロック図である。
同図において統合メモリ１は時間スイッチ部1aと蓄積
部1bから成り、入線２から各端末機器よりのデータが入
力され出線３へ各端末機器へのデータを出力する。上記
入線２、出線３上では第２図に示すように128個のタイ
ムスロットからなるフレーム形式でデータ伝送が行なわ
れる。このデータ伝送はタイムスロットカウンタ（TS
C）４に同期して行なわれる。
部1bから成り、入線２から各端末機器よりのデータが入
力され出線３へ各端末機器へのデータを出力する。上記
入線２、出線３上では第２図に示すように128個のタイ
ムスロットからなるフレーム形式でデータ伝送が行なわ
れる。このデータ伝送はタイムスロットカウンタ（TS
C）４に同期して行なわれる。
読出し制御メモリ（RM）５は１アドレス中に読出しア
ドレス部（RAD）とストップアドレス部（STOP AD）と１
ビットのフラグビット（Ｆ）を有し、このアドレスを少
くとも128個備えるメモリである。該読出し制御メモリ
（RM）５はCPU（Central Processing Unit）、ROM（Rea
d Only Memory）、RAM（Ramdom Access Memory）等で構
成される制御部６により上記読出しアドレス部（RAD）
と上記ストップアドレス部（STOP AD）等にデータRDATA
が書き込まれる。該読出し制御メモリ（RM）５は上記タ
イムスロットカウンタ（TSC）４に同期して上記読出し
アドレス部（RAD）の内容をアドレスとして上記統合メ
モリ１を各タイムスロットの後半においてアクセスす
る。
ドレス部（RAD）とストップアドレス部（STOP AD）と１
ビットのフラグビット（Ｆ）を有し、このアドレスを少
くとも128個備えるメモリである。該読出し制御メモリ
（RM）５はCPU（Central Processing Unit）、ROM（Rea
d Only Memory）、RAM（Ramdom Access Memory）等で構
成される制御部６により上記読出しアドレス部（RAD）
と上記ストップアドレス部（STOP AD）等にデータRDATA
が書き込まれる。該読出し制御メモリ（RM）５は上記タ
イムスロットカウンタ（TSC）４に同期して上記読出し
アドレス部（RAD）の内容をアドレスとして上記統合メ
モリ１を各タイムスロットの後半においてアクセスす
る。
また上記フラグビット（Ｆ）の内容に応じて上記読出
しアドレス部（RAD）の内容はアドレス加算器（IR）７
によって１フレーム毎に加算され、一致検出回路（CR）
８によって上記ストップアドレス部（STOP AD）の内容
と比較される。
しアドレス部（RAD）の内容はアドレス加算器（IR）７
によって１フレーム毎に加算され、一致検出回路（CR）
８によって上記ストップアドレス部（STOP AD）の内容
と比較される。
書込み制御メモリ（WM）９は上記読出し制御メモリ
（RM）５と同様の構成である。すなわち、１アドレス中
に書込みアドレス部（WAD）とストップアドレス部（STO
P AD）とフラグビット（Ｆ）を有し、このアドレスを少
くとも128個備えたメモリであって上記制御部６によっ
てその内容が書き換えられる。該書込み制御メモリ（W
M）９は上記タイムスロットカウンタ（TSC）４に同期し
て上記書込みアドレス部（WAD）の内容をアドレスとし
て上記統合メモリ１を各タイムスロットの前半において
アクセスする。また上記フラグビット（Ｆ）の内容に応
じて上記書き込みアドレス部（WAD）の内容はアドレス
加算機（IW）10によって１フレーム毎に加算され一致検
出回路（CW）11により上記ストップアドレス部（STOP A
D）の内容と比較される。
（RM）５と同様の構成である。すなわち、１アドレス中
に書込みアドレス部（WAD）とストップアドレス部（STO
P AD）とフラグビット（Ｆ）を有し、このアドレスを少
くとも128個備えたメモリであって上記制御部６によっ
てその内容が書き換えられる。該書込み制御メモリ（W
M）９は上記タイムスロットカウンタ（TSC）４に同期し
て上記書込みアドレス部（WAD）の内容をアドレスとし
て上記統合メモリ１を各タイムスロットの前半において
アクセスする。また上記フラグビット（Ｆ）の内容に応
じて上記書き込みアドレス部（WAD）の内容はアドレス
加算機（IW）10によって１フレーム毎に加算され一致検
出回路（CW）11により上記ストップアドレス部（STOP A
D）の内容と比較される。
以上のように構成される本実施例の時分割交換機で
は、交換機の基本的な機能である時間スイッチを用いた
交換動作に加えて端末機器から送出される音声データあ
るいはデジタルデータ等を上記統合メモリ１の蓄積部1b
へ書き込む動作と該蓄積部1bのデータを端末機器へ送出
する動作が行なわれる。
は、交換機の基本的な機能である時間スイッチを用いた
交換動作に加えて端末機器から送出される音声データあ
るいはデジタルデータ等を上記統合メモリ１の蓄積部1b
へ書き込む動作と該蓄積部1bのデータを端末機器へ送出
する動作が行なわれる。
次にこれらの動作について順次説明する。
A.時間スイッチとしての交換動作 時間スイッチとしての交換動作は端末機器と端末機器
との接続する時分割交換機の基本的機能であり、本実施
例では上述した統合メモリ１の時間スイッチ部1aを用い
て行なわれる。
との接続する時分割交換機の基本的機能であり、本実施
例では上述した統合メモリ１の時間スイッチ部1aを用い
て行なわれる。
時間スイッチとしての交換動作においては上記書込み
制御メモリ（WM）９及び上記読出し制御メモリ（RM）５
のそれぞれのフラグビット（Ｆ）は論理「０」となって
おり、上記アドレス加算器（IW）10及び上記アドレス加
算機（IR）７は使用されない。また上記書込み制御メモ
リ（WM）９及び上記読出し制御メモリ５のそれぞれのス
トップアドレス部（STOP AD）は使用されないため、上
記一致検出回路（CW）11及び上記一致検出回路（CR）８
も使用されない。
制御メモリ（WM）９及び上記読出し制御メモリ（RM）５
のそれぞれのフラグビット（Ｆ）は論理「０」となって
おり、上記アドレス加算器（IW）10及び上記アドレス加
算機（IR）７は使用されない。また上記書込み制御メモ
リ（WM）９及び上記読出し制御メモリ５のそれぞれのス
トップアドレス部（STOP AD）は使用されないため、上
記一致検出回路（CW）11及び上記一致検出回路（CR）８
も使用されない。
第３図は時間スイッチとしての交換動作を説明するた
めに第１図に示したブロック図から上記交換動作に必要
な部分のみを書き出したブロック図である。上記書込み
制御メモリ（WM）９の書込みアドレス（WAD）にはアド
レス順に1,2,3,……Ｎが入り上記タイムスロットカウン
タ（TSC）４により順次アクセスされる。上記書込みア
ドレス（WAD）の内容によって上記統合メモリ１がアク
セスされるため該統合メモリ１の時間スイッチ部1aには
そのアドレス順に端末機器からのデータが入力される。
すなわち上記時間スイッチ部1aのアドレスAD1には端末
機器T1のデータが，アドレスAD2には端末機器T2のデー
タが入る。
めに第１図に示したブロック図から上記交換動作に必要
な部分のみを書き出したブロック図である。上記書込み
制御メモリ（WM）９の書込みアドレス（WAD）にはアド
レス順に1,2,3,……Ｎが入り上記タイムスロットカウン
タ（TSC）４により順次アクセスされる。上記書込みア
ドレス（WAD）の内容によって上記統合メモリ１がアク
セスされるため該統合メモリ１の時間スイッチ部1aには
そのアドレス順に端末機器からのデータが入力される。
すなわち上記時間スイッチ部1aのアドレスAD1には端末
機器T1のデータが，アドレスAD2には端末機器T2のデー
タが入る。
同図は端末機器T1と端末機器T2が接続された状態を示
す。タイムスロット１では上記読出し制御メモリ（RM）
５のアドレスRAD1の内容２によって該タイムスロットの
後半で上記スイッチ部1aのアドレスAD2の内容、すなわ
ち端末機器T2のデータが上記出線３上に出力され、タイ
ムスロット２の後半では上記読出し制御メモリ（RM）５
のアドレスRAD2の内容１によって上記時間スイッチ部1a
のアドレスAD1の内容，すなわち端末機器T1のデータが
上記出線３上に出力される。端末機器T1と端末機器T2は
このようにタイムスロット１及びタイムスロット２を用
いて接続され通信が可能となっている。このような時間
スイッチを用いた交換処理では、上記読み出しメモリ
（RM）５の内容を上記制御部６により書換えることによ
り任意の端末機器間の接続が可能となる。
す。タイムスロット１では上記読出し制御メモリ（RM）
５のアドレスRAD1の内容２によって該タイムスロットの
後半で上記スイッチ部1aのアドレスAD2の内容、すなわ
ち端末機器T2のデータが上記出線３上に出力され、タイ
ムスロット２の後半では上記読出し制御メモリ（RM）５
のアドレスRAD2の内容１によって上記時間スイッチ部1a
のアドレスAD1の内容，すなわち端末機器T1のデータが
上記出線３上に出力される。端末機器T1と端末機器T2は
このようにタイムスロット１及びタイムスロット２を用
いて接続され通信が可能となっている。このような時間
スイッチを用いた交換処理では、上記読み出しメモリ
（RM）５の内容を上記制御部６により書換えることによ
り任意の端末機器間の接続が可能となる。
B.端末機器からのデータ等を統合メモリへ書き込む動作 この動作を第４図を参照して説明する。第１図のブロ
ック図に示してある読み出し制御メモリ（RM）５は上記
動作では使用されないので第４図では省略してある。端
末機器からのデータを蓄積するために統合メモリ１の蓄
積部1bではアドレスの連続した領域を複数設定してあり
この領域をファイル，ファイル，……ファイルと
する。
ック図に示してある読み出し制御メモリ（RM）５は上記
動作では使用されないので第４図では省略してある。端
末機器からのデータを蓄積するために統合メモリ１の蓄
積部1bではアドレスの連続した領域を複数設定してあり
この領域をファイル，ファイル，……ファイルと
する。
次にタイムスロット１に対応する端末機器T1がファイ
ルに書込みを要求した場合の動作について説明する。
なお上記ファイルの先頭アドレスをADI最終アドレス
をADJとする。
ルに書込みを要求した場合の動作について説明する。
なお上記ファイルの先頭アドレスをADI最終アドレス
をADJとする。
上記端末機器T1がファイルに書込みを要求すると上
記制御部６によつて上記書込み制御メモリ（WM）７の書
込みアドレスWAD1には上記ファイルの先頭アドレスAD
Iが設定され、ストップアドレスSTOP AD1には上記ファ
イルの最終アドレスADJが設定され、フラグビットＦ
は論理「１」に設定される。上記書込みアドレスWAD1の
内容は、上記アドレス加算機（IW）10によって１フレー
ム毎に１ずつ加算される。従ってタイムスロット１の前
半で上記書込みアドレスWAD1の内容によって、上記ファ
イルはその先頭アドレスADIから順次フレーム毎にADI
＋1,ADI＋2,……とアクセスされ上記端末機器T1からの
データが蓄積されていく。そして上記書込みアドレスWA
D1の内容が上記ストップアドレスSTOP AD1の内容ADJと
一致すると、上記一致検出回路（CW）11より制御信号WS
TOPが上記制御部６へ出力され、上記ファイルの最終
アドレスADJへデータの書込みがあった後は、この書込
み動作は上記制御部６により停止される。このようにし
て端末機器からのデータは上記蓄積部1bへ蓄積される。
記制御部６によつて上記書込み制御メモリ（WM）７の書
込みアドレスWAD1には上記ファイルの先頭アドレスAD
Iが設定され、ストップアドレスSTOP AD1には上記ファ
イルの最終アドレスADJが設定され、フラグビットＦ
は論理「１」に設定される。上記書込みアドレスWAD1の
内容は、上記アドレス加算機（IW）10によって１フレー
ム毎に１ずつ加算される。従ってタイムスロット１の前
半で上記書込みアドレスWAD1の内容によって、上記ファ
イルはその先頭アドレスADIから順次フレーム毎にADI
＋1,ADI＋2,……とアクセスされ上記端末機器T1からの
データが蓄積されていく。そして上記書込みアドレスWA
D1の内容が上記ストップアドレスSTOP AD1の内容ADJと
一致すると、上記一致検出回路（CW）11より制御信号WS
TOPが上記制御部６へ出力され、上記ファイルの最終
アドレスADJへデータの書込みがあった後は、この書込
み動作は上記制御部６により停止される。このようにし
て端末機器からのデータは上記蓄積部1bへ蓄積される。
なお、１フレーム毎に上記書込みアドレスWAD1に上記
制御部６により１ずつ増加したデータを設定することに
よって上記動作を行うようにしてもよい。
制御部６により１ずつ増加したデータを設定することに
よって上記動作を行うようにしてもよい。
C.統合メモリの蓄積データを端末機器へ送出する動作 この動作では第１図のブロック図中書込み制御メモリ
（WM）７は使用されないので、これを省略した第５図を
参照して該動作について説明する。ここでは上記統合メ
モリ１の蓄積部1bにおいて先頭アドレスがADIで最終ア
ドレスがADJである上記ファイルのデータを端末機器T
2が読出し要求した場合について説明する。
（WM）７は使用されないので、これを省略した第５図を
参照して該動作について説明する。ここでは上記統合メ
モリ１の蓄積部1bにおいて先頭アドレスがADIで最終ア
ドレスがADJである上記ファイルのデータを端末機器T
2が読出し要求した場合について説明する。
上記端末機器T2が上記ファイルの読出しを要求する
と上記制御部６は上記読出し制御メモリ（RM）５の読出
しアドレスRAD2に上記ファイルの先頭アドレスADI
を、ストップアドレスSTOP AD2に上記ファイルの最終
アドレスADJを設定し、フラグビットＦを論理「１」に
設定する。タイムスロット２の後半で、上記読出しアド
レスRAD2の内容、すなわちADIによって上記蓄積部1bの
ファイルの先頭がアクセスされると、以後フレーム毎
に上記読出しアドレスRAD2の内容はアドレス加算器（I
R）７により１ずつ加算され、上記ファイルはADI＋1,
ADI＋2,……と順序アクセスされてゆく。従ってタイム
スロット２の後半では、上記ファイルのデータが順次
上記出線３上に出力され端末機器T2へ送出される。上記
読出しアドレスRAD2の内容が上記ストップアドレスSTOP
AD2の内容すなわちADJに達すると上記一致検出回路（C
R）８より制御信号RSTOPが上記制御部６へ出力される。
これを受けて上記制御部６は上記ファイルの最終アド
レスADJの読出し後、この動作を停止させる。
と上記制御部６は上記読出し制御メモリ（RM）５の読出
しアドレスRAD2に上記ファイルの先頭アドレスADI
を、ストップアドレスSTOP AD2に上記ファイルの最終
アドレスADJを設定し、フラグビットＦを論理「１」に
設定する。タイムスロット２の後半で、上記読出しアド
レスRAD2の内容、すなわちADIによって上記蓄積部1bの
ファイルの先頭がアクセスされると、以後フレーム毎
に上記読出しアドレスRAD2の内容はアドレス加算器（I
R）７により１ずつ加算され、上記ファイルはADI＋1,
ADI＋2,……と順序アクセスされてゆく。従ってタイム
スロット２の後半では、上記ファイルのデータが順次
上記出線３上に出力され端末機器T2へ送出される。上記
読出しアドレスRAD2の内容が上記ストップアドレスSTOP
AD2の内容すなわちADJに達すると上記一致検出回路（C
R）８より制御信号RSTOPが上記制御部６へ出力される。
これを受けて上記制御部６は上記ファイルの最終アド
レスADJの読出し後、この動作を停止させる。
このようにして上記端末機器T2には上記ファイルの
データが供給される。
データが供給される。
なお１フレーム毎に上記読出しアドレスRAD2に上記制
御部６により１ずつ増加したデータを設定することによ
って上記動作を行なうようにしてもよい。
御部６により１ずつ増加したデータを設定することによ
って上記動作を行なうようにしてもよい。
本実施例では以上述べた時間スイッチとしての交換動
作、各端末機器からのデータを上記蓄積部1bへ書込む動
作、上記蓄積部1bのデータを各端末機器へ送出する動作
は並存することができる。
作、各端末機器からのデータを上記蓄積部1bへ書込む動
作、上記蓄積部1bのデータを各端末機器へ送出する動作
は並存することができる。
さらに本実施例では上記読出し制御メモリ（RM）５の
複数のアドレスに上記制御部６より上記蓄積部1bの同一
のファイルの先頭アドレス、最終アドレスを設定するこ
とによって複数の端末機器に対し同一のファイルのデー
タを送出することができる。例えば上記ファイルに英会
話等を入力しておけば各端末機器の使用者は同時にその
英会話等を聞くことができ、本実施例を容易に集団語学
学習装置に適用することができる。
複数のアドレスに上記制御部６より上記蓄積部1bの同一
のファイルの先頭アドレス、最終アドレスを設定するこ
とによって複数の端末機器に対し同一のファイルのデー
タを送出することができる。例えば上記ファイルに英会
話等を入力しておけば各端末機器の使用者は同時にその
英会話等を聞くことができ、本実施例を容易に集団語学
学習装置に適用することができる。
また上記読出し制御メモリRM5の複数の読出しアドレ
ス（RAD）に上記統合メモリ１の時間スイッチ部1aの特
定のアドレスを上記制御部６により設定することによ
り、上記特定のアドレスに対応する端末機器の使用者の
音声を複数の使用者が聞くことができるので、本実施例
を会議システムに適用することも可能である。
ス（RAD）に上記統合メモリ１の時間スイッチ部1aの特
定のアドレスを上記制御部６により設定することによ
り、上記特定のアドレスに対応する端末機器の使用者の
音声を複数の使用者が聞くことができるので、本実施例
を会議システムに適用することも可能である。
また端末機器として、パーソナルコンピュータ（Pers
onal Computer）等を用いれば、パソコンネットワーク
（Personal Computer Network）にも適用可能である。
onal Computer）等を用いれば、パソコンネットワーク
（Personal Computer Network）にも適用可能である。
以上述べたように本発明は１個の統合メモリに時間ス
イッチ部と蓄積部を設けて交換機能と蓄積機能を実現す
る。そして上記統合メモリをアクセスする書込みアドレ
ス記憶部と読出しアドレス記憶部に、制御部によってア
ドレスデータを設定するだけで上記スイッチ部を用いた
端末機器間の交換動作、上記蓄積部に対する端末機器か
らの書込みあるいは端末機器への読出し動作等を行なう
ことができ、蓄積機能を利用して各種サービスを実現す
るうえで構成並びに制御が容易となる。また上記蓄積部
は上記統合メモリ内にあるためリアルタイムな応答が保
証される。従って本発明の所期の目的が達成できる。
イッチ部と蓄積部を設けて交換機能と蓄積機能を実現す
る。そして上記統合メモリをアクセスする書込みアドレ
ス記憶部と読出しアドレス記憶部に、制御部によってア
ドレスデータを設定するだけで上記スイッチ部を用いた
端末機器間の交換動作、上記蓄積部に対する端末機器か
らの書込みあるいは端末機器への読出し動作等を行なう
ことができ、蓄積機能を利用して各種サービスを実現す
るうえで構成並びに制御が容易となる。また上記蓄積部
は上記統合メモリ内にあるためリアルタイムな応答が保
証される。従って本発明の所期の目的が達成できる。
第１図は本発明に係る時分割交換機の一実施例を示すブ
ロック図であり、第２図は上記実施例の動作を説明する
ためのタイムチャートである。第３図は上記実施例につ
いて時間スイッチとしての動作を説明するためのブロッ
ク図であり、第４図は統合メモリへの書き込み動作を説
明するためのブロック図であり、第５図は統合メモリか
らの読み出し動作を説明するためのブロック図である。 第６図は一般的な時分割交換機の動作原理を説明するた
めのブロック図であり第７図は上記動作原理を説明する
ためのタイムチャートである。第８図は蓄積装置を備え
た従来の時分割交換機の構成を示すブロック図である。 １……統合メモリ、1a……時間スイッチ部 1b……蓄積部、２……入線 ３……出線、４……タイムスロットカウンタ ５……読出しアドレス記憶部 ６……制御部、７……アドレス加算器（IR） ８……一致検出回路（CR） ９……書込みアドレス記憶部 10……アドレス加算器（IW） 11……一致検出回路（CW） T1,T2,……TN……端末機器
ロック図であり、第２図は上記実施例の動作を説明する
ためのタイムチャートである。第３図は上記実施例につ
いて時間スイッチとしての動作を説明するためのブロッ
ク図であり、第４図は統合メモリへの書き込み動作を説
明するためのブロック図であり、第５図は統合メモリか
らの読み出し動作を説明するためのブロック図である。 第６図は一般的な時分割交換機の動作原理を説明するた
めのブロック図であり第７図は上記動作原理を説明する
ためのタイムチャートである。第８図は蓄積装置を備え
た従来の時分割交換機の構成を示すブロック図である。 １……統合メモリ、1a……時間スイッチ部 1b……蓄積部、２……入線 ３……出線、４……タイムスロットカウンタ ５……読出しアドレス記憶部 ６……制御部、７……アドレス加算器（IR） ８……一致検出回路（CR） ９……書込みアドレス記憶部 10……アドレス加算器（IW） 11……一致検出回路（CW） T1,T2,……TN……端末機器
Claims (1)
- 【請求項１】それぞれメモリからなる時間スイッチ部と
データ蓄積部を備えた統合メモリと、 端末機器の数に対応した書込みアドレスを記憶する書込
みアドレス記憶部と、 端末機器の数に対応した読出しアドレスを記憶する読出
しアドレス記憶部と、 上記書込みアドレス記憶部と上記読出しアドレス記憶部
にアドレスデータを供給する制御手段とを備え、 時分割交換動作時に、上記制御手段が上記書込みアドレ
ス記憶部及び上記読出しアドレス記憶部に第１のアドレ
スデータを供給し、この第１のアドレスデータに基づい
て上記時間スイッチ部が制御されることにより上記端末
機器間で通信を行い、上記端末機器からデータを蓄積及
びこの蓄積されたデータを上記端末機器に送信する動作
時に、上記制御手段が上記書込みアドレス記憶部及び上
記読出しアドレス記憶部に第２のアドレスデータを供給
し、この第２のアドレスデータに基づいて上記データ蓄
積部が制御されることにより上記端末機器のデータを上
記データ蓄積部に蓄積し、またこの蓄積されたデータが
上記端末機器に送出されるようになされていることを特
徴とする時分割交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028742A JP2653778B2 (ja) | 1985-02-16 | 1985-02-16 | 時分割交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028742A JP2653778B2 (ja) | 1985-02-16 | 1985-02-16 | 時分割交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189099A JPS61189099A (ja) | 1986-08-22 |
| JP2653778B2 true JP2653778B2 (ja) | 1997-09-17 |
Family
ID=12256872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60028742A Expired - Fee Related JP2653778B2 (ja) | 1985-02-16 | 1985-02-16 | 時分割交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653778B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224942A (ja) * | 1983-06-03 | 1984-12-17 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル交換機 |
-
1985
- 1985-02-16 JP JP60028742A patent/JP2653778B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61189099A (ja) | 1986-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1191641A (en) | Processor facilities for integrated packet and voice switching | |
| JPS60501681A (ja) | 時分割交換システム用制御情報通信装置 | |
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| US4959830A (en) | Method and apparatus for through-connecting a wideband connection in a digital time switch | |
| US5197065A (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| JP2653778B2 (ja) | 時分割交換機 | |
| KR100413055B1 (ko) | 타임 스위치 스테이지 및 스위치 | |
| JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JPH11239151A (ja) | ラウンドロビン制御装置および方法 | |
| JPS5823990B2 (ja) | 会議通話方式 | |
| JP3198086B2 (ja) | 回線交換網 | |
| JP2002185614A (ja) | メモリ管理ノードおよびメモリアクセス方法 | |
| KR840002801A (ko) | 전기통신 교환기의 기억장치 | |
| JP3416195B2 (ja) | 構内ディジタル電子交換機のｐｂ信号送出方法 | |
| JPH0795874B2 (ja) | 多重伝送方式 | |
| JPH01135198A (ja) | 時分割交換回路 | |
| JPS6285596A (ja) | 時分割スイツチ | |
| JPS6065640A (ja) | 交換装置 | |
| KR970004578A (ko) | 키폰 시스템의 메세지 동보전송방법 및 그 장치 | |
| JPS6327191A (ja) | 構内ディジタル電子交換機におけるｐｂ信号送出方法 | |
| Price | Voice Services on a Local Computer Network | |
| JPH0311697B2 (ja) | ||
| JPH0683511B2 (ja) | 時分割交換方式 | |
| JPH0352397A (ja) | 交換装置 | |
| JPS61164396A (ja) | 時分割交換機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |