JPS61189099A - 時分割交換機 - Google Patents
時分割交換機Info
- Publication number
- JPS61189099A JPS61189099A JP2874285A JP2874285A JPS61189099A JP S61189099 A JPS61189099 A JP S61189099A JP 2874285 A JP2874285 A JP 2874285A JP 2874285 A JP2874285 A JP 2874285A JP S61189099 A JPS61189099 A JP S61189099A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- storage section
- terminal device
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は小規模の構内交換機として使用可能であること
はいうまでもなく集団語学学習用の装置、パンコンネッ
トワーク（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒＮｅ
ｔｗｏ ｒｋ八へ議システム等にも適用可能である時分
割交換機に関する。
はいうまでもなく集団語学学習用の装置、パンコンネッ
トワーク（ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒＮｅ
ｔｗｏ ｒｋ八へ議システム等にも適用可能である時分
割交換機に関する。
従来電子交換機の通話路に時分割のスイッチを用いた時
分割型電子交換機が知られている。時分割型電子交換機
は時分割多重伝送路上のＰＣＭ（Ｐｕ１ｓｅ Ｃｏｄｅ
Ｍｏｄｕｌａｔｉｏｎ）符号化された音声データある
いはデジタルデータを時間スイッチを用いてタイムスロ
ット位置の入替え操作を行ない交換する方式のものであ
る。
分割型電子交換機が知られている。時分割型電子交換機
は時分割多重伝送路上のＰＣＭ（Ｐｕ１ｓｅ Ｃｏｄｅ
Ｍｏｄｕｌａｔｉｏｎ）符号化された音声データある
いはデジタルデータを時間スイッチを用いてタイムスロ
ット位置の入替え操作を行ない交換する方式のものであ
る。
次に時分割交換機の動作原理を第６図、第７図を参照し
て説明する。
て説明する。
第６図において時分割多重伝送路には入線６１と出線６
２がある。上記入線６１・出線６２間にはＮ個の端末機
器Ｔｌ、Ｔ２．Ｔ３・・・・・・ＴＮが接続される。上
記端末機器は上記入線６１にデジタル信号を出力し、上
記出線６２上のデジタル信号を受信できるデジタル電話
機等のデジタル機器である。上記入線６１・出線６２上
では、第７図に示すようにＮ個のタイムスロットで１フ
レームが構成され、上記端末機器Ｔｌ、Ｔ２．・・・・
・・ＴＮは１フレーム中の一つのタイムスロットで上記
入線６１にデータを出力し、一つのタイムスロットで上
記出線６２からデータを受信する。第６図、第７図にお
いては上記入線６１上ではタイムスロット番号と各端末
機器番号とを対応させている。すなわち端末機器Ｔｌは
タイムスロツ）１に、端末機器Ｔ２はタイムスロット２
に、端末機器ＴＮはタイムスロットＮに対応する。
２がある。上記入線６１・出線６２間にはＮ個の端末機
器Ｔｌ、Ｔ２．Ｔ３・・・・・・ＴＮが接続される。上
記端末機器は上記入線６１にデジタル信号を出力し、上
記出線６２上のデジタル信号を受信できるデジタル電話
機等のデジタル機器である。上記入線６１・出線６２上
では、第７図に示すようにＮ個のタイムスロットで１フ
レームが構成され、上記端末機器Ｔｌ、Ｔ２．・・・・
・・ＴＮは１フレーム中の一つのタイムスロットで上記
入線６１にデータを出力し、一つのタイムスロットで上
記出線６２からデータを受信する。第６図、第７図にお
いては上記入線６１上ではタイムスロット番号と各端末
機器番号とを対応させている。すなわち端末機器Ｔｌは
タイムスロツ）１に、端末機器Ｔ２はタイムスロット２
に、端末機器ＴＮはタイムスロットＮに対応する。
スイッチメモリ６３はアドレスをＮ個有し上記１フレー
ム内にタイムスロットカウンタ（ＴＳＣ）６４によシア
ドレスがＡＤＩからＡＤＮまで書き込み用にアクセスさ
れ、上記入線６１上の各端末機器のデータが、それぞれ
のアドレスに記憶される。上記アドレスは上記タイムス
ロット番号に対応する。例えばタイムスロットｌの前半
で端末機器Ｔ１のデータがアドレスソｈ′に記憶され、
タイムスロット２の前半で端末機器Ｔ２のデータがアド
レスｉ〜に記憶される。
ム内にタイムスロットカウンタ（ＴＳＣ）６４によシア
ドレスがＡＤＩからＡＤＮまで書き込み用にアクセスさ
れ、上記入線６１上の各端末機器のデータが、それぞれ
のアドレスに記憶される。上記アドレスは上記タイムス
ロット番号に対応する。例えばタイムスロットｌの前半
で端末機器Ｔ１のデータがアドレスソｈ′に記憶され、
タイムスロット２の前半で端末機器Ｔ２のデータがアド
レスｉ〜に記憶される。
また上記スイッチメモリ６３は制御メモリ６５の内容に
よって上記タイムスロットカウンタ（ＴＳＣ）６４に同
期してタイムスロットの後半において読出し用にアクセ
スされる。例えば上記制御メモリ６５のアドレスＲＡＩ
の内容が２であればタイムスロット１の後半において上
記スイッチメモリ６５のアドレスＡＤ２の内容が読み出
され上記出線６２上に出力される。上記制御メモリ６５
はコンピュータ等から成る制御部６６によシ書き換えら
れる。
よって上記タイムスロットカウンタ（ＴＳＣ）６４に同
期してタイムスロットの後半において読出し用にアクセ
スされる。例えば上記制御メモリ６５のアドレスＲＡＩ
の内容が２であればタイムスロット１の後半において上
記スイッチメモリ６５のアドレスＡＤ２の内容が読み出
され上記出線６２上に出力される。上記制御メモリ６５
はコンピュータ等から成る制御部６６によシ書き換えら
れる。
通常、上記制御部６６は各端末機器の発呼を監視し、発
呼検出後は端末機器から送出されてくる被呼者番号を受
信して、上記制御メモリ６５の書き換え等の接続処理を
行なう。また常に接続状況を監視している。
呼検出後は端末機器から送出されてくる被呼者番号を受
信して、上記制御メモリ６５の書き換え等の接続処理を
行なう。また常に接続状況を監視している。
ここで端末機器Ｔ１と端末機器Ｔ２．端末機器Ｔ３と端
末機器ＴＮが接続されている状態を考えると、まず上記
入線６１上を各端末機器の出力するデータは端末機器Ｔ
ｌ、端末機器Ｔ２．・・・端末機器ＴＮの順に伝送され
、上記スイッチメモリ６３に順次記憶される。上記制御
メモリ６５にはアドレスＲＡＩＫ２．アドレスＲＡ２に
１．アドレスＲＡ３にＮ、・・・・・・アドレスＲＡＭ
に３が上記制御部６６によシ書き込まれている。従って
上記スイッチメモリ６３の読み出しの順序はアドレスＡ
Ｄ ２゜アドレスＡＤＩ、アドレスＡＤＮ、・・・・・
・、アドレスＡＤ３となシ上記出線６２上に端末機器Ｔ
２のデータ、端末機器Ｔｌのデータ、端末機器ＴＮのデ
ータ、・・・端末機器Ｔ３のデータの順に出力される。
末機器ＴＮが接続されている状態を考えると、まず上記
入線６１上を各端末機器の出力するデータは端末機器Ｔ
ｌ、端末機器Ｔ２．・・・端末機器ＴＮの順に伝送され
、上記スイッチメモリ６３に順次記憶される。上記制御
メモリ６５にはアドレスＲＡＩＫ２．アドレスＲＡ２に
１．アドレスＲＡ３にＮ、・・・・・・アドレスＲＡＭ
に３が上記制御部６６によシ書き込まれている。従って
上記スイッチメモリ６３の読み出しの順序はアドレスＡ
Ｄ ２゜アドレスＡＤＩ、アドレスＡＤＮ、・・・・・
・、アドレスＡＤ３となシ上記出線６２上に端末機器Ｔ
２のデータ、端末機器Ｔｌのデータ、端末機器ＴＮのデ
ータ、・・・端末機器Ｔ３のデータの順に出力される。
従って第７図に示すようにタイムスロットｌで端末機器
Ｔ１は端末機器Ｔ２のデータを受信し、タイムスロット
２で端末機器Ｔ２は端末機器Ｔ１のデータを受信する。
Ｔ１は端末機器Ｔ２のデータを受信し、タイムスロット
２で端末機器Ｔ２は端末機器Ｔ１のデータを受信する。
すなわちタイムスロット１とタイムスロット２を使って
端末機器Ｔ１と端末機器Ｔ２が接続され通信が可能とな
る。またタイムスロット３とタイムスロットＮを使って
端末機器Ｔ３と端末機器ＴＮの通信が可能となる。
端末機器Ｔ１と端末機器Ｔ２が接続され通信が可能とな
る。またタイムスロット３とタイムスロットＮを使って
端末機器Ｔ３と端末機器ＴＮの通信が可能となる。
従って上記制御部６６によシ上記制御メモリ６５の内容
を書き換えることによって任意の端末機器間の通信が可
能となる。
を書き換えることによって任意の端末機器間の通信が可
能となる。
ところで交換機によって構成される電話網等においては
、交換機に種々のサービス機能が要求されている。この
機能を実現するためには交換機内で音声あるいはデータ
等の蓄積処理を行なう必要がある。上述したような時間
スイッチを用いた時分割交換機においても、第８図に示
すように蓄積装置８１を時間スイッチ８２と並列に配置
して上記蓄積処理を可能としている。すなわち上記入線
８３からの音声はバッファ装置８４を介して大容量のデ
ィスク装置８５に記憶・蓄積され、上記ディスク装置８
５の内容は必要に応じて上記バッファ装置８４を介して
上記出線８６上に出力される。
、交換機に種々のサービス機能が要求されている。この
機能を実現するためには交換機内で音声あるいはデータ
等の蓄積処理を行なう必要がある。上述したような時間
スイッチを用いた時分割交換機においても、第８図に示
すように蓄積装置８１を時間スイッチ８２と並列に配置
して上記蓄積処理を可能としている。すなわち上記入線
８３からの音声はバッファ装置８４を介して大容量のデ
ィスク装置８５に記憶・蓄積され、上記ディスク装置８
５の内容は必要に応じて上記バッファ装置８４を介して
上記出線８６上に出力される。
また上記ディスク装置８５には外部からデータを入力す
ることも可能である。
ることも可能である。
上記ディスク装置８５に多種類のメソセージを入力して
おき、必要に応じて出力することにより情報提供等のサ
ービス機能を実現している。
おき、必要に応じて出力することにより情報提供等のサ
ービス機能を実現している。
時分割交換機では各種サービス機能実現のために上述し
たように別個の蓄積装置を時間スイッチと並列に配置す
ると、大容量のディスク装置等から構成される装置 しては高価であること、またディスク装置等の制御が複
雑であること等の問題が生じる。またディスク装置等は
応答が遅く端末機器からの要求に対してリアルタイムな
応答が保証されにくいという問題も生じる。
たように別個の蓄積装置を時間スイッチと並列に配置す
ると、大容量のディスク装置等から構成される装置 しては高価であること、またディスク装置等の制御が複
雑であること等の問題が生じる。またディスク装置等は
応答が遅く端末機器からの要求に対してリアルタイムな
応答が保証されにくいという問題も生じる。
本発明はこのような問題点を解消した小規模の時分割交
換機を提供することを目的とする。
換機を提供することを目的とする。
本発明は時間スイッチ部とデータ蓄積部を備えた統合メ
モリと、端末機器の数に対応した書込みアドレス記憶部
と、端末機器の数に対応した読出しアドレス記憶部と、
上記書込みアドレス記憶部と上記読出しアドレス記憶部
にアドレスデータを与える手段とを備えて構成されるこ
とを特徴とする。
モリと、端末機器の数に対応した書込みアドレス記憶部
と、端末機器の数に対応した読出しアドレス記憶部と、
上記書込みアドレス記憶部と上記読出しアドレス記憶部
にアドレスデータを与える手段とを備えて構成されるこ
とを特徴とする。
本発明に係る時分割交換機では上記アドレスデータを与
える手段によシ上記書込みアドレス記憶部、上記読出し
アドレス記憶部にアドレスデータを設定することによっ
て、端末機器間の接続、端末機器からのデータの上記統
合メモリの蓄積部への蓄積、上記蓄積部のデータの端末
機器への送出等の動作が行なわれる。すなわち上記手段
によって上記読出しアドレス記憶部に上記統合メモリの
時間スイッチ部のアドレスデータを設定することによっ
て上記時間スイッチ部がアクセスされ該時間スイッチ部
を介して端末機器間の接続がなされ、上記手段によって
上記書き込みアドレス記憶部に上記蓄積部のアドレスデ
ータを設定することによって該蓄積部がアクセスされて
端末機器からのデータが上記蓄積部へ蓄積され、上記手
段によって上記読み出しアドレス記憶部に上記蓄積部の
アドレスデータを設定することにより該蓄積部がアクセ
スされて該蓄積部のデータが端末機器へ送出される。
える手段によシ上記書込みアドレス記憶部、上記読出し
アドレス記憶部にアドレスデータを設定することによっ
て、端末機器間の接続、端末機器からのデータの上記統
合メモリの蓄積部への蓄積、上記蓄積部のデータの端末
機器への送出等の動作が行なわれる。すなわち上記手段
によって上記読出しアドレス記憶部に上記統合メモリの
時間スイッチ部のアドレスデータを設定することによっ
て上記時間スイッチ部がアクセスされ該時間スイッチ部
を介して端末機器間の接続がなされ、上記手段によって
上記書き込みアドレス記憶部に上記蓄積部のアドレスデ
ータを設定することによって該蓄積部がアクセスされて
端末機器からのデータが上記蓄積部へ蓄積され、上記手
段によって上記読み出しアドレス記憶部に上記蓄積部の
アドレスデータを設定することにより該蓄積部がアクセ
スされて該蓄積部のデータが端末機器へ送出される。
以下本発明に係る時分割交換機について一実施例を図面
を参照しながら説明する。
を参照しながら説明する。
この実施例では加入者１２８、すなわち接続できる端末
機器の数を最大１２８台と設定した第１図はこのような
実施例の構成を示すブロック図である。
機器の数を最大１２８台と設定した第１図はこのような
実施例の構成を示すブロック図である。
同図において統合メモリ１は時間スイッチ部１ａと蓄積
部１ｂから成り、入線２から各端末機器よシめデータが
入力され出線３へ各端末機器へのデータを出力する。上
記入線２、出線３上では第２図に示すように１２８個の
タイムスロットからなるフレーム形式でデータ伝送が行
なわれる。このデータ伝送はタイムスロットカウンタ（
ＴＳＣ） ４に同期して行なわれる。
部１ｂから成り、入線２から各端末機器よシめデータが
入力され出線３へ各端末機器へのデータを出力する。上
記入線２、出線３上では第２図に示すように１２８個の
タイムスロットからなるフレーム形式でデータ伝送が行
なわれる。このデータ伝送はタイムスロットカウンタ（
ＴＳＣ） ４に同期して行なわれる。
読出し制御メモリ（ＲＭ）５はｌアドレス中に読出しア
ドレス部（ＲＡＤ ）とストップアドレス部 部（ＳＴＯＰ ＡＤ）と１ゼツトのフラグビット（Ｆ）
を有し、このアドレスを少くとも１２８個備えるメモリ
である。該読出し制御メモリ（ＲＭ）５はＣＰＵ （Ｃ
ｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ ）、
ＲＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）、ＲＡ
Ｍ （Ｒａｍｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）等
で構成される制御部６によシ上記読出しアドレス部（Ｒ
ＡＤ ）と上記ストップアドレス部（ＳＴＯＰ ＡＤ）
等にデータＲＤＡＴＡが書き込まれる。該読出し制御メ
モＩＪ（ＲＭ）５は上記タイムスロットカウンタ（ＴＳ
Ｃ’）４に同期して上記読出しアドレス部（ＲＡＤ）の
内容をアドレスとして上記統合メモリ１を各タイムスロ
ットの後半においてアクセスする。
ドレス部（ＲＡＤ ）とストップアドレス部 部（ＳＴＯＰ ＡＤ）と１ゼツトのフラグビット（Ｆ）
を有し、このアドレスを少くとも１２８個備えるメモリ
である。該読出し制御メモリ（ＲＭ）５はＣＰＵ （Ｃ
ｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ ）、
ＲＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）、ＲＡ
Ｍ （Ｒａｍｄｏｍ ＡｃｃｅｓｓＭｅｍｏｒｙ）等
で構成される制御部６によシ上記読出しアドレス部（Ｒ
ＡＤ ）と上記ストップアドレス部（ＳＴＯＰ ＡＤ）
等にデータＲＤＡＴＡが書き込まれる。該読出し制御メ
モＩＪ（ＲＭ）５は上記タイムスロットカウンタ（ＴＳ
Ｃ’）４に同期して上記読出しアドレス部（ＲＡＤ）の
内容をアドレスとして上記統合メモリ１を各タイムスロ
ットの後半においてアクセスする。
また上記フラグビット（Ｆ）の内容に応じて上記読出し
アドレス部（ＲＡＤ ）の内容はアドレス加算器（ＩＲ
）７によって１フレーム毎に加算され、−数構出回路（
ＣＲ）８によって上記ストップアドレス部（ＳＴＯＰＡ
Ｄ）の内容と比較される。
アドレス部（ＲＡＤ ）の内容はアドレス加算器（ＩＲ
）７によって１フレーム毎に加算され、−数構出回路（
ＣＲ）８によって上記ストップアドレス部（ＳＴＯＰＡ
Ｄ）の内容と比較される。
書込み制御メモリ（ＷＭ）９は上記読出し制御メモリ（
ＲＭ）５と同様の構成である。すなわち、１アドレス中
に書込みアドレス部（ＷＡＤ）とストップアドレス部（
ＳＴＯＰ ＡＤ）とフラグビット（Ｆ）を有し、このア
ドレスを少くとも１２８個備えたメモリであって上記制
御部６によってその内容が書き換えられる。該書込み制
御メモＩＪ（ＷＭ）９は上記タイムスロットカウンタ（
ＴＳＣ）４に同期して上記書込みアドレス部（ＷＡＤ）
の内容をアドレスとして上記統合メモリ１を各タイムス
ロットの前半においてアクセスする。また上記フラグビ
ットＣＦ）の内容に応じて上記書き込みアドレス部（Ｗ
ＡＤ）の内容はアドレス加算器（ＩＷ）１０によって１
フレーム毎に加算され一致検出回路（ＣＷ）１１によシ
上記ストップアドレス部（ＳＴＯＰ ＡＤ）の内容と比
較される。
ＲＭ）５と同様の構成である。すなわち、１アドレス中
に書込みアドレス部（ＷＡＤ）とストップアドレス部（
ＳＴＯＰ ＡＤ）とフラグビット（Ｆ）を有し、このア
ドレスを少くとも１２８個備えたメモリであって上記制
御部６によってその内容が書き換えられる。該書込み制
御メモＩＪ（ＷＭ）９は上記タイムスロットカウンタ（
ＴＳＣ）４に同期して上記書込みアドレス部（ＷＡＤ）
の内容をアドレスとして上記統合メモリ１を各タイムス
ロットの前半においてアクセスする。また上記フラグビ
ットＣＦ）の内容に応じて上記書き込みアドレス部（Ｗ
ＡＤ）の内容はアドレス加算器（ＩＷ）１０によって１
フレーム毎に加算され一致検出回路（ＣＷ）１１によシ
上記ストップアドレス部（ＳＴＯＰ ＡＤ）の内容と比
較される。
以上のように構成される本実施例の時分割交換機では、
交換機の基本的な機能である時間スイッチを用いた交換
動作に加えて端末機器から送出される音声データあるい
はデジタルデータ等を上記統合メモリ１の蓄積部１ｂへ
書き込む動作と該蓄積部１ｂのデータを端末機器へ送出
する動作が行なわれる。
交換機の基本的な機能である時間スイッチを用いた交換
動作に加えて端末機器から送出される音声データあるい
はデジタルデータ等を上記統合メモリ１の蓄積部１ｂへ
書き込む動作と該蓄積部１ｂのデータを端末機器へ送出
する動作が行なわれる。
次にこれらの動作について頭次説明する。
Ａ１時時間スイッチしての交換動作
時間スイッチとしての交換動作は端末機器と端末機器と
の接続をする時分割交換機の基本的機能であり、本実施
例では上述した統合メモリ１の時間スイッチ部１ａを用
いて行なわれる。
の接続をする時分割交換機の基本的機能であり、本実施
例では上述した統合メモリ１の時間スイッチ部１ａを用
いて行なわれる。
時間スイッチとしての交換動作においては上記書込み制
御メモ！Ｊ（ＷＭ）９及び上記読出し制御メモリ（ＲＭ
）５のそれぞれのフラグピッ） （Ｆ）は論理「Ｏ」と
なっており、上記アドレス加算器（ＩＷ）１０及び上記
アドレス加算器（ＩＲ）７は使用されない。また上記書
込み制御メモ＋７ （ＷＭ）９及び上記読出し制御メモ
リ５のそれぞれのストップアドレス部（ＳＴＯＰ ＡＤ
） は使用されないため、上記一致検出回路（ＣＷ）
１１及び上記一致検出回路（ＣＲ）８も使用されない。
御メモ！Ｊ（ＷＭ）９及び上記読出し制御メモリ（ＲＭ
）５のそれぞれのフラグピッ） （Ｆ）は論理「Ｏ」と
なっており、上記アドレス加算器（ＩＷ）１０及び上記
アドレス加算器（ＩＲ）７は使用されない。また上記書
込み制御メモ＋７ （ＷＭ）９及び上記読出し制御メモ
リ５のそれぞれのストップアドレス部（ＳＴＯＰ ＡＤ
） は使用されないため、上記一致検出回路（ＣＷ）
１１及び上記一致検出回路（ＣＲ）８も使用されない。
第３図は時間スイッチとしての交換動作を説明するため
に第１図に示したブロック図から上記交換動作に必要な
部分のみを書き出したブロック図である。上記書込み制
御メモリ（ＷＭ）９の書込みアドレス（ＷＡＤ）にはア
ドレス順に１，２゜３、・・・・・・Ｎが入シ上記タイ
ムスロットカウンタ（ＴＳＣ’）４により１１次アクセ
スされる。上記書込みアドレス（ＷＡＤ）の内容によっ
て上記統合メモリ１がアクセスされるため該統合メモリ
１の時間スイッチ部１ａにはそのアドレス順に端末機器
からのデータが入力される。すなわち上記時間スイッチ
部１ａのアドレスＡＤＩには端末機器Ｔ１のデータが、
アドレスＡＤ２には端末機器Ｔ２のデータが入る。
に第１図に示したブロック図から上記交換動作に必要な
部分のみを書き出したブロック図である。上記書込み制
御メモリ（ＷＭ）９の書込みアドレス（ＷＡＤ）にはア
ドレス順に１，２゜３、・・・・・・Ｎが入シ上記タイ
ムスロットカウンタ（ＴＳＣ’）４により１１次アクセ
スされる。上記書込みアドレス（ＷＡＤ）の内容によっ
て上記統合メモリ１がアクセスされるため該統合メモリ
１の時間スイッチ部１ａにはそのアドレス順に端末機器
からのデータが入力される。すなわち上記時間スイッチ
部１ａのアドレスＡＤＩには端末機器Ｔ１のデータが、
アドレスＡＤ２には端末機器Ｔ２のデータが入る。
同図は端末機器Ｔｌと端末機器Ｔ２が接続された状態を
示す。タイムスロットｌでは上記読出し制御メモリ（Ｒ
Ｍ）５のアドレスＲＡＤ１の内容２によって該タイムス
ロットの後半で上記スイッチ部１ａのアドレスＡＤ２の
内容、すなわち端末機器Ｔ２のデータが上記出線３上に
出力され、タイムスロット２の後半では上記読出し制御
メモリ（ＲＭ）５のアドレスＲＡＤ２の内容１によって
上記時間スイッチ部１ａのアドレスＡＤＩの内容。
示す。タイムスロットｌでは上記読出し制御メモリ（Ｒ
Ｍ）５のアドレスＲＡＤ１の内容２によって該タイムス
ロットの後半で上記スイッチ部１ａのアドレスＡＤ２の
内容、すなわち端末機器Ｔ２のデータが上記出線３上に
出力され、タイムスロット２の後半では上記読出し制御
メモリ（ＲＭ）５のアドレスＲＡＤ２の内容１によって
上記時間スイッチ部１ａのアドレスＡＤＩの内容。
すなわち端末機器Ｔ１のデータが上記出線３上に出力さ
れる。端末機器ＴＩと端末機器Ｔ２はこのようにタイム
スロット１及びタイムスロット２を用いて接続され通信
が可能となっている。このような時間スイッチを用いた
交換処理では、上記読み出しメモＩＪ（ＲＭ）５の内容
を上記制御部６によυ書換えることによシ任意の端末機
器間の接続が可能となる。
れる。端末機器ＴＩと端末機器Ｔ２はこのようにタイム
スロット１及びタイムスロット２を用いて接続され通信
が可能となっている。このような時間スイッチを用いた
交換処理では、上記読み出しメモＩＪ（ＲＭ）５の内容
を上記制御部６によυ書換えることによシ任意の端末機
器間の接続が可能となる。
Ｂ、端末機器からのデータ゛等を統合メモリへ書き込む
動作 この動作を第４図を参照して説明する。第１図のブロッ
ク図に示しである読み出し制御メモリ（ＲＭ）５は上記
動作では使用されないので第４図では省略しである。端
末機器からのデータを蓄積するために統合メモリ１の蓄
積部１ｂではアドレスの連続した領域を複数設定してあ
りこの領域をファイル■、ファイル■、・・・・・・フ
ァイル■とする。
動作 この動作を第４図を参照して説明する。第１図のブロッ
ク図に示しである読み出し制御メモリ（ＲＭ）５は上記
動作では使用されないので第４図では省略しである。端
末機器からのデータを蓄積するために統合メモリ１の蓄
積部１ｂではアドレスの連続した領域を複数設定してあ
りこの領域をファイル■、ファイル■、・・・・・・フ
ァイル■とする。
次にタイムスロツ）Ｌに対応する端末機器Ｔ１がファイ
ル■に書込みを要求した場合の動作について説明する。
ル■に書込みを要求した場合の動作について説明する。
なお上記ファイル■の先頭アドレスをＡＤＩ最終アドレ
スをＡＤＪとする。
スをＡＤＪとする。
上記端末機器ＴＩがファイル■に書込みを要求すると上
記制御部６によって上記書込み制御メモリ（ＷＭ）７の
書込みアドレスＷＡＤＩには上記ファイル■の先頭アド
レスＡＤＩが設定され、ストップアドレス５ＴＯＰ Ａ
ＤＬには上記ファイル■の最終アドレスＡＤＪが設定さ
れ、フラグビットＦは論理「１」に設定される。上記書
込みアドレスＷＡＤＩの内容は、上記アドレス加算器（
ＩＷ）１０によって１フレーム毎に１ずつ加算される。
記制御部６によって上記書込み制御メモリ（ＷＭ）７の
書込みアドレスＷＡＤＩには上記ファイル■の先頭アド
レスＡＤＩが設定され、ストップアドレス５ＴＯＰ Ａ
ＤＬには上記ファイル■の最終アドレスＡＤＪが設定さ
れ、フラグビットＦは論理「１」に設定される。上記書
込みアドレスＷＡＤＩの内容は、上記アドレス加算器（
ＩＷ）１０によって１フレーム毎に１ずつ加算される。
従ってタイムスロット１の前半で上記書き込みアドレス
ＷＡＤＩの内容によって、上記ファイル■はその先頭ア
ドレスＡＤＩから順次フレーム毎にＡＤＩ＋１ 、ＡＤ
Ｉ＋２．・・・・・・とアクセスされ上記端末機器Ｔ１
からのデータが蓄積されていく。そして上記書込みアド
レスＷＡＤＩの内容が上記ストップアドレス５ＴＯＰ
ＡＤＩの内容ＡＤＪと一致すると、上記一致検出回路（
ＣＷ）１１よシ制御信号ＷＳＴＯＰが上記制御部６へ出
力され、上記ファイル■の最終アドレスＡＤＪヘデータ
の書込みがあった後は、この書込み動作は上記制御部６
によシ停止される。このようにして端末機器からのデー
タは上記蓄積部１ｂへ蓄積される。
ＷＡＤＩの内容によって、上記ファイル■はその先頭ア
ドレスＡＤＩから順次フレーム毎にＡＤＩ＋１ 、ＡＤ
Ｉ＋２．・・・・・・とアクセスされ上記端末機器Ｔ１
からのデータが蓄積されていく。そして上記書込みアド
レスＷＡＤＩの内容が上記ストップアドレス５ＴＯＰ
ＡＤＩの内容ＡＤＪと一致すると、上記一致検出回路（
ＣＷ）１１よシ制御信号ＷＳＴＯＰが上記制御部６へ出
力され、上記ファイル■の最終アドレスＡＤＪヘデータ
の書込みがあった後は、この書込み動作は上記制御部６
によシ停止される。このようにして端末機器からのデー
タは上記蓄積部１ｂへ蓄積される。
なお、１フレーム毎に上記書込みアドレスＷＡＤＩに上
記制御部６によシ１ずつ増加したデータを設定すること
によって上記動作を行うようにしてもよい。
記制御部６によシ１ずつ増加したデータを設定すること
によって上記動作を行うようにしてもよい。
Ｃ１統合メモリの蓄積データを端末機器へ送出する動作
この動作では第１図のブロック図中書込み制御メモＩＪ
（ＷＭ）７は使用されないので、これを省略した第５図
を参照して該動作について説明する。
（ＷＭ）７は使用されないので、これを省略した第５図
を参照して該動作について説明する。
ここでは上記統合メモリ１の蓄積部１ｂにおいて先頭ア
ドレスがＡＤＩで最終アドレスがＡＤＪである上記ファ
イル■のデータを端末機器Ｔ２が読出し要求した場合に
ついて説明する。
ドレスがＡＤＩで最終アドレスがＡＤＪである上記ファ
イル■のデータを端末機器Ｔ２が読出し要求した場合に
ついて説明する。
上記端末機器Ｔ２が上記ファイル■の読出しを要求する
と上記制御部６は上記読出し制御メモリ（ＲＭ）５の読
出しアドレスＲＡＤ２に上記ファイル■の先頭アドレス
ＡＤＩを、ストップアドレス５ＴＯＰ ＡＤ２に上記フ
ァイル■の最終アドレスＡＤＪを設定し、フラグピッ）
Ｆを論理「１」に設定する。タイムスロット２の後半で
、上記読出しアドレスＲＡＤ２の内容、すなわちＡＤＩ
によって上記蓄積部１ｂのファイル■の先頭がアクセス
されると、以後フレーム毎に上記読出しアドレスＲＡＤ
２の内容はアドレス加算器（ＩＲ）γによりｌずつ加算
され、上記ファイル■はＡＤＩ＋ｌ。
と上記制御部６は上記読出し制御メモリ（ＲＭ）５の読
出しアドレスＲＡＤ２に上記ファイル■の先頭アドレス
ＡＤＩを、ストップアドレス５ＴＯＰ ＡＤ２に上記フ
ァイル■の最終アドレスＡＤＪを設定し、フラグピッ）
Ｆを論理「１」に設定する。タイムスロット２の後半で
、上記読出しアドレスＲＡＤ２の内容、すなわちＡＤＩ
によって上記蓄積部１ｂのファイル■の先頭がアクセス
されると、以後フレーム毎に上記読出しアドレスＲＡＤ
２の内容はアドレス加算器（ＩＲ）γによりｌずつ加算
され、上記ファイル■はＡＤＩ＋ｌ。
ＡＤＩ＋２．・・・・・・と順序アクセスされてゆく。
従ってタイムスロット２の後半では、上記ファイル■の
データが順次上記出線３上に出力され端末機器Ｔ２へ送
出される。上記読出しアドレスＲＡＤ２の内容が上記ス
トップアドレス５ＴＯＰＡＤ２ の内容すなわちＡＤＪ
に達すると上記一致検出回路（ＣＲ）８よシ制御信号Ｒ
８ＴＯＰが上記制御部６へ出力される。これを受けて上
記制御部６は上記ファイル■の最終アドレスＡＤＪの読
出し後、この動作を停止させる。
データが順次上記出線３上に出力され端末機器Ｔ２へ送
出される。上記読出しアドレスＲＡＤ２の内容が上記ス
トップアドレス５ＴＯＰＡＤ２ の内容すなわちＡＤＪ
に達すると上記一致検出回路（ＣＲ）８よシ制御信号Ｒ
８ＴＯＰが上記制御部６へ出力される。これを受けて上
記制御部６は上記ファイル■の最終アドレスＡＤＪの読
出し後、この動作を停止させる。
このようにして上記端末機器Ｔ２には上記ファイル■の
データが供給される。
データが供給される。
なお１フレーム毎に上記読出しアドレスＲＡＤ２に上記
制御部６により１ずつ増加したデータを設定することに
よって上記動作を行なうようにしてもよい。
制御部６により１ずつ増加したデータを設定することに
よって上記動作を行なうようにしてもよい。
本実施例では以上述べた時間スイッチとしての交換動作
、各端末機器からのデータを上記蓄積部１ｂへ書込む動
作、上記蓄積部１ｂのデータを各端末機器へ送出する動
作は並存することができる。
、各端末機器からのデータを上記蓄積部１ｂへ書込む動
作、上記蓄積部１ｂのデータを各端末機器へ送出する動
作は並存することができる。
さらに本実施例では上記読出し制御メモＩＪ（Ｒ蓄積部
１ｂの同一のファイルの先頭アドレス、最終アドレスを
設定することによって複数の端末機器に対し同一のファ
イルのデータを送出することかできる。例えば上記ファ
イルに英会話等を入力しておけば各端末機器の使用者は
同時にその英会話等を聞くことができ、本実施例を容易
に集団語学学習装置に適用することができる。
１ｂの同一のファイルの先頭アドレス、最終アドレスを
設定することによって複数の端末機器に対し同一のファ
イルのデータを送出することかできる。例えば上記ファ
イルに英会話等を入力しておけば各端末機器の使用者は
同時にその英会話等を聞くことができ、本実施例を容易
に集団語学学習装置に適用することができる。
また上記読出しメモリＲＭ５の複数の読出しアドレス（
ＲＡＤ）に上記統合メモリ１の時間スイッチ部１ａの特
定のアドレスを上記制御部６により設定することにより
、上記特定のアドレスに対応する端末機器の使用者の音
声を複数の使用者が聞くことができるので、本実施例を
会議システムに適用することも可能である。
ＲＡＤ）に上記統合メモリ１の時間スイッチ部１ａの特
定のアドレスを上記制御部６により設定することにより
、上記特定のアドレスに対応する端末機器の使用者の音
声を複数の使用者が聞くことができるので、本実施例を
会議システムに適用することも可能である。
また端末機器として、パーソナルコンピュータ（ｐｅｒ
ｓｏｎａｌ Ｃｏｍｐｕｔｅｒ ）等を用いれば、パソ
コンネットワーク（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅ
ｒ Ｎｅｔｗｏｒｋ）にも適用可能である。
ｓｏｎａｌ Ｃｏｍｐｕｔｅｒ ）等を用いれば、パソ
コンネットワーク（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅ
ｒ Ｎｅｔｗｏｒｋ）にも適用可能である。
ｈＪｌ−；水べ令ｆらｆ大発日月は１個の賄をメモリに
時間スイッチ部と蓄積部を設けて交換機能と蓄積機能を
実現する。そして上記統合メモリをアクセスする書込み
アドレス記憶部と読出しアドレス記憶部に、制御部によ
ってアドレスデータを設定するだけで上記スイッチ部を
用いた端末機器間の交換動作、上記蓄積部に対する端末
機器からの書込みあるいは端末機器への読出し動作等を
行なうことができ、蓄積機能を利用して各種サービスを
実現するうえで構成並びに制御が容易となる。また上記
蓄積部は上記統合メモリ内にあるためリアルタイムな応
答が保証される。従って本発明の所期の目的が達成でき
る。
時間スイッチ部と蓄積部を設けて交換機能と蓄積機能を
実現する。そして上記統合メモリをアクセスする書込み
アドレス記憶部と読出しアドレス記憶部に、制御部によ
ってアドレスデータを設定するだけで上記スイッチ部を
用いた端末機器間の交換動作、上記蓄積部に対する端末
機器からの書込みあるいは端末機器への読出し動作等を
行なうことができ、蓄積機能を利用して各種サービスを
実現するうえで構成並びに制御が容易となる。また上記
蓄積部は上記統合メモリ内にあるためリアルタイムな応
答が保証される。従って本発明の所期の目的が達成でき
る。
第１図は本発明に係る時分割交換機の一実施例を示すブ
ロック図であシ、第２図は上記実施例の動作を説明する
ためのタイムチャートである。第３図は上記実施例につ
いて時間スイッチとしての動作を説明するだめのブロッ
ク図でち９、第４図は統合メモリへの書き込み動作を説
明するためのブロック図であり、第５図は統合メモリか
らの読み出し動作を説明するためのブロック図である。 第６図は一般的な時分割交換機の動作原理を説明するた
めのブロック図であり第７図は上記動作原理を説明する
だめのタイムチャートである。第８図は蓄積装置を備え
た従来の時分割交換機の構成を示すブロック図である。 １・・・統合メモリ １ａ・・・時間スイッチ部１
ｂ・・・蓄積部 ２・・・入線３・・・出線４−
・・タイムスロットカウンタ５・・・読出しアドレス記
憶部 ６・・・制御部 ７・・・アドレス加算器（
ＩＲ）８・・・一致検出回路（ＣＲ） ９・・・書込みアドレス記憶部 １０・・・アドレス加算器（ＩＷ） １１・・・一致検出回路（ＣＷ） ＴＩ、Ｔ２．・・・・・・ＴＮ・・・端末機器物 許
出 願 人 ソニー株式会社代理人 弁理士
小 池 見間 １） 村 栄
−■ 第２図 ＲＭ
−−−−−−−「 第７図 ： ｔ
ロック図であシ、第２図は上記実施例の動作を説明する
ためのタイムチャートである。第３図は上記実施例につ
いて時間スイッチとしての動作を説明するだめのブロッ
ク図でち９、第４図は統合メモリへの書き込み動作を説
明するためのブロック図であり、第５図は統合メモリか
らの読み出し動作を説明するためのブロック図である。 第６図は一般的な時分割交換機の動作原理を説明するた
めのブロック図であり第７図は上記動作原理を説明する
だめのタイムチャートである。第８図は蓄積装置を備え
た従来の時分割交換機の構成を示すブロック図である。 １・・・統合メモリ １ａ・・・時間スイッチ部１
ｂ・・・蓄積部 ２・・・入線３・・・出線４−
・・タイムスロットカウンタ５・・・読出しアドレス記
憶部 ６・・・制御部 ７・・・アドレス加算器（
ＩＲ）８・・・一致検出回路（ＣＲ） ９・・・書込みアドレス記憶部 １０・・・アドレス加算器（ＩＷ） １１・・・一致検出回路（ＣＷ） ＴＩ、Ｔ２．・・・・・・ＴＮ・・・端末機器物 許
出 願 人 ソニー株式会社代理人 弁理士
小 池 見間 １） 村 栄
−■ 第２図 ＲＭ
−−−−−−−「 第７図 ： ｔ
Claims (1)
- 時間スイッチ部とデータ蓄積部を備えた統合メモリと、
端末機器の数に対応した書込みアドレス記憶部と、端末
機器の数に対応した読出しアドレス記憶部と、上記書込
みアドレス記憶部と上記読出しアドレス記憶部にアドレ
スデータを与える手段とを備え、上記書込みアドレス記
憶部のデータと上記読出しアドレス記憶部のデータに基
いて上記統合メモリを制御することにより各端末機器か
らのデータを上記統合メモリを介して各端末機器へ送出
できるようにした時分割交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028742A JP2653778B2 (ja) | 1985-02-16 | 1985-02-16 | 時分割交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60028742A JP2653778B2 (ja) | 1985-02-16 | 1985-02-16 | 時分割交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61189099A true JPS61189099A (ja) | 1986-08-22 |
| JP2653778B2 JP2653778B2 (ja) | 1997-09-17 |
Family
ID=12256872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60028742A Expired - Fee Related JP2653778B2 (ja) | 1985-02-16 | 1985-02-16 | 時分割交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2653778B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224942A (ja) * | 1983-06-03 | 1984-12-17 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル交換機 |
-
1985
- 1985-02-16 JP JP60028742A patent/JP2653778B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224942A (ja) * | 1983-06-03 | 1984-12-17 | Nippon Telegr & Teleph Corp <Ntt> | デイジタル交換機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2653778B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4322843A (en) | Control information communication arrangement for a time division switching system | |
| EP0214179B1 (en) | Processing sequence calls in a distributed control switching system | |
| US4771420A (en) | Time slot interchange digital switched matrix | |
| EP0214178B1 (en) | Controlling multi-port hunt groups in a distributed control switching system | |
| WO1986004765A1 (en) | Path hunting in a distributed control switching system | |
| EP0216799A1 (en) | TRANSLATION OF DIRECTORY NUMBERS IN A DECENTRALIZED CONTROL SWITCHING SYSTEM. | |
| US3984643A (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a PCM switching system | |
| JPS5932943B2 (ja) | 信号制御方式 | |
| JPH0238033B2 (ja) | ||
| IE43367B1 (en) | Method and apparatus for establishing a plurality of simultaneous conferences in a pcm switching system | |
| US4959830A (en) | Method and apparatus for through-connecting a wideband connection in a digital time switch | |
| US4646288A (en) | Multi-line accumulator/multiplexer | |
| JPS61189099A (ja) | 時分割交換機 | |
| GB1498316A (en) | Multiple connection device for a digital tdm switching centre | |
| KR0119266B1 (ko) | 디지털 타임스위치 모듈에 있어서 가입자간의 광대역접속을 중계하는 방법과, 그 방법을 실시하기 위한 장치 | |
| US4201894A (en) | Arrangement for conversion of random to fixed data channel format | |
| JP3198086B2 (ja) | 回線交換網 | |
| AU744573B2 (en) | Devices and methods relating to telecommunications equipment | |
| JP2524996B2 (ja) | ディジタルネットワ―クにおける会議トランク制御方法 | |
| JPH01141499A (ja) | デイジタル交換装置 | |
| JPH03162053A (ja) | １チャネル／２チャネル共用送信回路 | |
| JPS6212299A (ja) | タイムスロツト順序保存方法 | |
| JPS61193553A (ja) | 会議通話装置 | |
| JPS59176960A (ja) | 通話モニタ方法 | |
| JPS6282799A (ja) | 時分割通話路接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |