JP3875490B2 - 遠隔通信スイッチノードのためのリソースインタフェイスユニット - Google Patents
遠隔通信スイッチノードのためのリソースインタフェイスユニット Download PDFInfo
- Publication number
- JP3875490B2 JP3875490B2 JP2000554162A JP2000554162A JP3875490B2 JP 3875490 B2 JP3875490 B2 JP 3875490B2 JP 2000554162 A JP2000554162 A JP 2000554162A JP 2000554162 A JP2000554162 A JP 2000554162A JP 3875490 B2 JP3875490 B2 JP 3875490B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- data
- bus
- resource
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/0016—Arrangements providing connection between exchanges
- H04Q3/002—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13003—Constructional details of switching devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1302—Relay switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1309—Apparatus individually associated with a subscriber line, line circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13106—Microprocessor, CPU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13299—Bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/13393—Time slot switching, T-stage, time slot interchanging, TSI
Description
【発明の属する技術分野】
本発明は、一般に遠隔通信交換(switching)システムの分野に関し、特に、呼処理(call processing)サービスを提供することが可能な外部リソースとの接続をネットワークの接続性を失わずに行うためのリソースインタフェイスカードを備えた遠隔通信スイッチに関する。
【0002】
【従来の技術】
本発明が適用されるスイッチングシステムの一例が、「Expandable Telecommunications System」と題する米国特許第5544163号で説明されている。該米国特許で説明されている遠隔通信スイッチノードは、加入者の電話回線またはPSTNトランク等の他の装置に接続された多数のポートを有する回線カードを有している。該スイッチはまた、CPU/マトリクスカードと、システム中の1つのポートで受信した呼を別のポートへと切り換えるための少なくとも2つのシステムバスとを備えている。該システムバスの1つは、回線カードからのメッセージをマトリクスカードへ送る入力バスであり、他のバスは、マトリクスカードから回線カードへとメッセージを送る出力バスである。要求に応じた交換を行うために、該スイッチは、タイムスロットとして知られる所定時間でシステムバスを介して回線カードとの間で情報の送受信を行う。各タイムスロットは、一般にスイッチ上の1つのポートに対応するものである。
【0003】
各呼は、2つのポート間の接続を伴うものである。これらポート間の通信が双方向であるため、システムバス上で4つのタイムスロットが必要となる。該4つのタイムスロットのうちの第1のタイムスロットは、1つのポートからマトリクスカードへの送信に使用され、第2のタイムスロットは、マトリクスカードから情報を取り出して他のポートへ送るために使用され、残りの2つのタイムスロットは、他の方向における送信に使用される。スイッチは、入力バスにおいて複数のタイムスロットで受信した情報をそれに対応するメモリロケーションに格納する。その後、スイッチは、該メモリから情報を取り出し、該情報を受信することになるポートに割り当てられた出力タイムスロットにわたり該情報を送信する。
【0004】
【発明が解決しようとする課題】
呼スイッチングに加えて、スイッチはまた、呼処理サービス(特にトーン生成・検出やボイスメールを含むもの)を提供することが要求される。これらのサービスは、システムバスに接続され、及び該サービスが提供されることになる回線カードのポートと通信する、カードにより提供される。「Telecommunications Switch with Programmable Communications Services」と題する米国特許第5349579号で説明されているような従来のシステムは、出力バスを介して回線カードに直接(即ちCPU/マトリクスカードを通過せずに)情報を送信するプログラム可能なサービスカードを備えている。同様に、該システムは、入力バスを介して回線カードから直接情報を受信する。このため、かかる通信は2つのタイムスロットしか必要とせず、これに対し、CPU/マトリクスカードを情報が通過する場合には4つのタイムスロットが必要になる。これにより、ポートとサービスカード上の所望の呼処理サービスとの間の通信に必要となるタイムスロットの数が低減され、このため、スイッチの呼操作(call−handling)能力の低下が最小限となる。上記の従来技術文献に記載された通信サービスカードは、スイッチ内部の(即ちスイッチバスに接続されたカード上の)リソースに対するサービスしか行わないものである。外部音声処理リソースに接続するために、幾つかのシステムでは、システムバスにプラグインされて様々なポートとの通信を行うたリソースバスインタフェイス(RBI)カードが使用される。該RBIカードは、従来の音声処理リソースバスにより1つ又は2つ以上の外部リソースに接続される。該RBIカードは、CPU/マトリクスカードを介して回線カードポートと通信する。このため、該RBIカードは、そのリソースを使用する各呼毎にシステムバス上の4タイムスロットを必要とする。これは(呼の処理に使用されてスイッチの呼操作能力の低下を軽減させるものとなるはずの)回線カードのポートと連携するものとなる。
【0005】
米国特許第5544163号で説明されているような拡張可能なシステムは、ノード間バスを介して相互接続された複数のスイッチノードを備えている。異なる2つのノード上の複数ポート間の1つの呼は、該2つのノード上のシステムバスと内部バスとを介してルーティングされる。1つのシステムリソースは、1つのスイッチノードに必要される能力よりも高い能力を有することが可能であり、したがって、該リソースをシステム中の他のノードに対して利用可能とすることが望ましい。
【0006】
【課題を解決するための手段】
本発明による遠隔通信スイッチノードは、外部の呼処理リソースと接続するためのインタフェイスとして働く、少なくとも1つのリソースインタフェイスカードを備えている。該リソースインタフェイスカードは、システムバスを介してスイッチノード中の回線カードと直接に(即ちCPU/マトリクスカードを通過せずに)通信を行い、及び回線カードの2つのポートを使用して全ての外部リソースとの接続を行う。
【0007】
該リソースインタフェイスカードはまた、拡張された交換ネットワーク中の他のスイッチノード内のシステムバスに接続された回線カードとの通信を行う。このため、他のノードが他のタスクで占有されていない利用可能なポートを有する場合に、該他のノード内のポートに対し、リソースインタフェイスカードのリソースが利用可能となる。後者のポートとの通信を行う場合には、リソースインタフェイスカードは、CPU/マトリクスカードを介して、そのスイッチノード上、及び通信ポートが存在するノード上に、情報を送信する。このため、そのスイッチノード上のポートと通信を行う場合には、リソースインタフェイスカードは、入力バス上で情報を受信して、該情報を出力バス上で送信し、また、他のノード上のポートと通信を行う場合には、出力バス上で情報を受信して、該情報を入力バス上で送信する。
【0008】
本発明の好適な一実施形態では、リソースインタフェイスカードと同じスイッチノード内のポートから又はシステム中の他のノードからの入力データは、入力バス又は出力バスを介してリソースに入り、リソースインタフェイスカード内のメモリに格納される。メモリアドレスは、送信接続マップ(即ちメモリアドレスのルックアップテーブル)から読み出される。次いで、該アドレスにより識別されるメモリロケーションが、リソースバスを介して外部リソースへと送信される。外部リソースによりデータが処理されると、適当なポートへの送信を行うための情報がリソースインタフェイスカードへ送り返される。該情報は、リソースインタフェイスカードのメモリ内の第2のアドレスに格納される。このアドレスは最終的に受信マップから選択され、該アドレスにより識別されるメモリロケーション内のデータが、受信ポートがリソースインタフェイスカードと同じスイッチノード内にあるか別のノード内にあるかに応じて、タイムスロットベースで入力バス又は出力バスへと送信される。
【0009】
【発明の実施の形態】
図1は、スイッチを示すブロック図である。該スイッチ100は、入出力(I/O)バス114により相互接続された中央処理装置(CPU)102及びハードディスクドライブ126を備えている。該スイッチ100はまた、電源バス116及びシャシ又はハウジングを備えており、該シャシ又はハウジング内に、前記ハードディスクドライブ126その他のオプションアクセサリと共にマザーボードが取り付けられている。該マザーボード上にCPU102が取り付けられる。該マザーボードは、一連のスロットを備えており、該スロット内に他のボード(又はカード)を挿入して前記I/Oバス114及び/又は電源バス116との接続を行うことが可能となっている。
【0010】
CPU/マトリクスカード104は、4つのバスにより、ディジタル回線カード106、リソースインタフェイスカード108、ターミネータカード110、及びアナログ回線カード112と相互接続される。該4つのバスは、高速データリンク制御(HDLC)バス118、時分割多重化(TDM)バス120、回線カード(LC)状態/制御バス122、及びタイミング/制御バス124である。CPU/マトリクスカード104及びCPU102は、I/Oバス114を介して互いに通信を行う。回線カード106,112及びリソースインタフェイスカード108は、それらの基本的な作動電力を電源バス116から受容するように接続される。別のコンピュータからなる外部ホスト128をCPU/マトリクスカード104に接続して該スイッチに対する管理制御を行うことが可能である。
【0011】
図2は、CPU/マトリクスカード200を一層詳細に示す説明図である。該CPU/マトリクスカード200は、該カード200上の他の全ての回路を制御する中央呼処理装置202を備えている。該中央呼処理装置202は、HDLCバス118、LC状態/制御バス112、ホスト選択回路210、ランダムアクセスメモリ(RAM)及びリードオンリーメモリ(ROM)204、ウォッチドッグタイミング回路206、I/O制御回路208、タイミング及び制御/選択回路212、及びタイムスロット交換手段(TSI)216に接続されている。該中央呼処理装置202は、HDLCバス118を使用して、該バスに接続されている全てのカードへメッセージを同時に送信し、又はLC状態/制御バス122を使用して、TDMバス120を介してメッセージの送受信を行う他のカードにタイムスロットを割り当てる。CPU/マトリクスカード200の呼処理装置202に接続されたホスト選択回路210は、内部ホスト(CPU120)及び外部ホスト128の何れと送信を行うべきかを中央呼処理装置に知らせる切換手段である。I/O制御回路208は、中央呼処理装置202と内部ホストとの間の通信を管理する。タイミング及び制御/選択回路212は、中央呼処理装置202からの命令に応じて該スイッチ上のCPU/マトリクスカード200その他のカードのための同期信号を提供する。TSI216は、TDMバス120を介してデータの送受信を行い。中央呼処理装置202による命令時に従来の態様でタイムスロットの交換を行うよう動作する。
【0012】
図3は、図1のリソースインタフェイスカード108をより詳細に示す説明図である。同図に示す様々なバスは、冗長性を提供する目的で複製されたものとして示されている。TDMバス120は、LSpcm340及びSLpcm342で示す2つの通信経路から構成される。経路LSpcm340は、回線カード106,112からCPU/マトリクスカード200及びリソースインタフェイスカード300へパルスコード変調(PCM)データを伝達する。また経路SLpcm342は、CPU/マトリクスカード200及びリソースインタフェイスカード300から回線カード106,112へPCMデータを伝達する。
【0013】
リソースインタフェイスカード300上のCPU302は、該カード上の他の構成要素及びモジュールの全体的な制御を行う。該CPU302は、HDLCバス118、リードオンリーメモリ(ROM)304、ランダムアクセスメモリ(RAM)306、並びにタイミング及び制御回路308に接続される。該CPU302は、CPU/マトリクスカード200の命令を受信して特定のアクションを実行し、該要求されたアクションが既に実行済である場合にはCPU/マトリクスカード200にメッセージを送信する。TDMバス120を介した通信は、タイミング/制御バス124により受信されるタイミング信号を介してCPU/マトリクスカード200と同期される。
【0014】
受信PCMバンク314,316は、SLpcmバス342又はLSpcmバス340から送信された全てのPCMデータを連続的に受信する。受信PCMバンク314,316は互いに一対一の関係にある。入力マルチプレクサ322,324は、TDMバス340,342から受信PCMバンク314へPCMデータを送る。タイムスロットカウンタ318は、TDMバス340,342を介してPCMデータを受信するためのメモリロケーションをアドレス指定するために受信PCMバンク314に接続される。
【0015】
ルックアップテーブルであるリソース送信マップ320は、受信PCMバンク316に接続される。該リソース送信マップ320は、受信PCMバンク316内のアドレスを生成し、該生成されたアドレスにより識別されるロケーションにあるデータが受信PCMバンク316から読み出される。該データは、送信マルチプレクサ330へ送られて、外部リソースへ送信するためのフォーマットにされる。次いで、該送信マルチプレクサ330は、該PCMデータをリソースバス334を介して外部リソース336へ送る。前記マルチプレクサ330,332は、外部リソース336に接続されたあらゆる工業規格のインタフェイスバスに対してリソースインタフェイスカードを接続するものとなる。
【0016】
外部リソース336から情報が受信されると、該情報は、受信マルチプレクサ332を介して送信PCMバンク310及び送信PCMバンク312へ送られる。送信PCMバンク310と送信PCMバンク312との間には一対一の関係が存在する。ルックアップテーブルであるリソース受信マップ329は送信PCMバンク310に接続される。該送信PCMバンク310内のアドレスはリソース受信マップ329により生成される。該アドレスにより識別される送信PCMバンク310内のロケーションにあるデータが、TDMバス340,342上の複数のタイムスロットを介して適当なポートへと送信される。所与の1つのタイムスロットでは、CPU/マトリクスカード200及びリソースインタフェイスカード300の一方のみが、TDMバス340を介して回線カードへとPCMデータを送信することが可能となる。
【0017】
図4は、リソースインタフェイスカードが入力呼を処理する際に実行されるタスクを示すフローチャートである。ステップ410において、所与のタイムスロットで、リソースインタフェイスカード300は、SLpcmバス342又はLSpcmバス340からPCMデータを受信することができる。該PCMデータは、受信PCMバンク314内の1つのメモリロケーションに格納される(即ち書き込まれる)。ステップ420で、リソース送信マップ320が、受信PCMバンク316内の1つのロケーションに対応する1つのアドレスを選択する。同一のタイムスロットにおいて、リソースインタフェイスカード300は、前記アドレスに対応するメモリロケーションに格納されているPCMデータを送信マルチプレクサ330へ送信する。ステップ430で、該送信マルチプレクサ330は、該データを、リソースインタフェイスカード300に接続された標準的なリソースインタフェイスバス334へ送る。ステップ440で、スイッチ100上のCPU/マトリクスカード200が、内部ホスト102へメッセージを送り、どのタイムスロットがPCMデータを送信しているかを該内部ホストに知らせる。データをどうすべきかを外部リソースが知ることができるように、ステップ450で、内部ホストが、外部リソースに対する監視制御を実行する外部ホスト128との通信を行う。ステップ460で、外部ホストは、要求されたタスクを実行するよう外部リソースへデータを送信する。
【0018】
図5は、呼が、外部リソースによる操作後に如何に処理されるかを示すフローチャートである。ステップ510において、所与のタイムスロットで、リソースインタフェイスカード300が、受信マルチプレクサ332を介してリソースインタフェイスバス334からデータを受信する。ステップ520で、該受信マルチプレクサ332が該データを送信PCMバンク312へ送る。ステップ530で、送信PCMバンク310内のアドレスが受信マップからランダムに読み出され、該アドレスに対応する送信PCMバンク310内のロケーションにあるPCMデータが読み出される。同一のタイムスロットで、該PCMデータが、LSpcmバス340又はSLpcmバス342を介して、該タイムスロットに割り当てられたポートへと送信される。
【0019】
上記説明は、本発明の特定の実施形態に関するものである。しかし、他の変形及び修正を該実施形態に加えて、該実施形態の利点の一部又は全てを達成することが可能であることは明かである。したがって、特許請求の範囲は、かかる変形及び修正の全てを本発明に含まれるものとしてカバーすることを目的としたものである。
【図面の簡単な説明】
【図1】 コンピュータ内にある遠隔通信スイッチであって本発明の好適な実施形態に従って構成されたリソースインタフェイスカードを有する遠隔通信スイッチを示すブロック図である。
【図2】 図1のCPU/マトリクスカードを詳細に示す説明図である。
【図3】 図1のリソースインタフェイスカードを詳細に示す説明図である。
【図4】 リソースインタフェイスカードが入力呼を処理する際に実行されるタスクを示すフローチャートである。
【図5】 リソースインタフェイスカードが出力呼を処理する際に実行されるタスクを示すフローチャートである。
Claims (10)
- 複数のスイッチノードを備えた通信ネットワークであって、該スイッチノードの各々が、該通信ネットワークと加入者回線その他の交換システムとの間の接続のための複数のポートを有する回線カード(112)を備えており、
該複数のスイッチノードの各々は、1つのリソースインターフェイスカード(108)を含むスイッチ(100)と、該回線カードから該スイッチ(100)内の該リソースインターフェイスカード(108)に交換データを送る入力バス(340)と、該スイッチ(100)内の該リソースインターフェイスカード(108)から該回線カードに交換データを送る出力バス(342)と、該複数のスイッチノード間で交換通信データを伝送するよう該複数のスイッチノードの相互接続を行う内部ネットワークとを含んでおり、該通信ネットワークは、
外部リソース(336)への接続を行うと共に該入力バス(340)と該出力バス(342)とを介して回線カード(112)と相互接続される該リソースインターフェイスカード(108)を備えた少なくとも1つのノードを備えており、該リソースインターフェイスカードが、
A) 該出力バス(342)を介して同一ノード上の回線カードへデータ(328)を送信し、及び該回線カードから該入力バス(340)を介してデータ(322)を受信する手段と、
B) 該入力バス(340)及び該スイッチを介して他のノード上の回線カードへデータ(326)を送信し、及び該回線カードから該スイッチ及び該出力バス(342)を介してデータ(324)を受信する手段と、
C) 入力情報をその処理のために該ポートから外部リソース(336)へと送る第1のスイッチ手段と、
D) 処理された情報を外部リソース(336)から入力バス又は出力バスを介して要求側ポートへと返す第2のスイッチ手段と、
E) 該ポーからの入力データを格納する第1のメモリ(314)及び該外部リソースからのデータを格納する第2のメモリ(316)と、
F) メモリアドレスを格納する少なくとも1つのテーブル(320)と、
G) 該メモリから該外部リソースへ情報を送信するためのリソースバス(334)と、
H) 該テーブル(320)からアドレスを選択して該アドレスにより識別されるメモリロケーションにあるデータを読み出す手段と
を備えている、通信ネットワーク。 - 請求項1に記載の通信ネットワークにおいて、該リソースインターフェイスカードが、
A) 該リソースインターフェイスカード上の構成要素の全体的な制御を提供すると共にシステムバスを介して該スイッチとの通信を行う処理手段(302)と、
B) 該リソースインターフェイスカードと該スイッチとの間における該入力バス及び該出力バス上の通信の同期をとるタイミング及び制御回路(308)と、
C) 各メモリロケーションに接続されて該メモリロケーションのアドレス指定を行うタイムスロットカウンタ(318)と
を更に備えている通信ネットワーク。 - 請求項2に記載の通信ネットワークにおいて、該入力バス及び該出力バスが、該ポートに割り当てられたそれらバスにおけるタイムスロットで時分割多重化され、それらバスに接続された該リソースインターフェイスカードが、
A) 該スイッチを通過することなく該入力バス及び該出力バスを直接介してタイムスロットベースで同一ノード上のポートと通信を行う手段と、
B) 各パスで複数のタイムスロットを利用して、該ノードに接続された該ポートと該外部リソースとの間で双方向にデータを送信する手段と、
を備えている通信ネットワーク。 - 請求項3に記載の通信ネットワークにおいて、該ポートからの入力データを送信する手段が、
A) 同一ノード上または他のノード上のポートからデータを受信して該データを該メモリに格納する手段と、
B) 送信接続テーブルからメモリアドレスを取得する手段と、
C) 該メモリアドレスにより識別されるメモリロケーションにあるデータをその処理のために該リソースバスを介して外部リソースへ送信する手段と、
D) 該スイッチ内に配設されて何れのタイムスロットがデータ(302)を有しているかを内部ホストへ知らせる手段と、
E) 該内部ホストと、外部リソースの監視制御を実行する外部ホストとの間の通信を行う手段(118)と、
F) 該外部ホスト内に配設されて要求されたタスクの実行のために該外部リソースへデータを送信する手段と
を備えている通信ネットワーク。 - 請求項4に記載の通信ネットワークにおいて、処理されたデータを受信する手段が、
A) 該ノードに接続された外部リソースから処理されたデータを受信して該データをリソースインタフェイスユニットのメモリ(312)に格納する手段と、
B) 受信テーブル(329)からメモリアドレスを取得する手段と、
C) 該メモリアドレスにより識別されるメモリロケーションにあるデータを、受信側ポートが同一ノード又は他のノードの何れにあるかに応じて該入力バス又は該出力バスへタイムスロットベースで送信する手段(326,328)と
を備えている通信ネットワーク。 - スイッチノードと加入者回線その他の交換システムとの間の接続のための複数のポートを有する回線カード(112)と、1つのポートから別のポートへとデータの交換を行うスイッチ(100)と、該回線カードからの交換データを該スイッチへ送るための入力バス(340)と、該スイッチからの交換データを該回線カードへ送るための出力バス(342)とを備えたスイッチノードであって、
該ノードを外部リソース(336)へ接続するリソースインターフェイスカード(108)を備えており、該リソースインターフェイスカードが
a) 該出力バスを介して同一ノード(328)上の回線カードへデータを送信し、及び該回線カードから入力バスを介してデータ(322)を受信する手段と、
b) 該入力バス及び該スイッチを介して他のノード(326)上の回線カードへデータを送信し、及び該回線カード(324)から該スイッチ及び該出力バスを介してデータを受信する手段と、
c) 入力情報をその処理(330)のために該ポートから外部リソースへと送る第1のスイッチ手段と、
d) 処理された情報を外部リソース(332)から入力又は出力バスを介して要求側ポートへと返す第2のスイッチ手段と、
e) 該ポートからの入力データを格納する第1のメモリ(314)及び該外部リソースからのデータを格納する第2のメモリ(316)と、
f) メモリアドレスを格納する少なくとも1つのテーブル(320)と、
g) 該メモリから該外部リソースへ情報を送信するためのリソースバス(334)と、
h) 該テーブルからアドレスを選択して該アドレスにより識別されるメモリロケーションにあるデータを読み出す手段(302)と
を備えている、スイッチノード。 - 請求項6に記載のスイッチノードにおいて、該リソースインターフェイスカードが、
A) 該リソースインターフェイスカード上の構成要素の全体的な制御を提供すると共にシステムバスを介して該スイッチとの通信を行う処理手段(302)と、
B) 該リソースインターフェイスカードと該スイッチとの間における該入力バス及び該出力バス上の通信の同期をとるタイミング及び制御回路(308)と、
C) 各メモリロケーションに接続されて該メモリロケーションのアドレス指定を行うタイムスロットカウンタと
を更に備えているスイッチノード。 - 請求項7に記載のスイッチノードにおいて、該入力バス及び該出力バスが、該ポートに割り当てられたそれらバスにおけるタイムスロットで時分割多重化されるスイッチノードであって、それらバスに接続された該リソースインターフェイスカードが、
A) 該スイッチを通過することなく該入力バス及び該出力バスを直接介してタイムスロットベースで同一ノード上のポートと通信を行う手段と、
B) 各バスで複数のタイムスロットを利用して、該ノードに接続された該ポートと該外部リソースとの間で双方向にデータを送信する手段と、
を備えているスイッチノード。 - スイッチノードと外部リソースとの間でデータ交換を行うための方法であって、該スイッチノードが、該スイッチノードと加入者回線その他の交換システムとの間の接続のための複数のポートを有する回線カードと、1つのポートから別のポートへとデータの交換を行うスイッチと、該回線カードからの交換データを該スイッチへ送るための入力バスと、該スイッチからの交換データを該回線カードへ送るための出力バスと、該ノードを外部リソースへ接続するリソースインターフェイスカードとを備えたものであり、該方法が、
A) 入力バス又は出力バスの何れかにおいてリソースインターフェイスカード内のデータを受信し、
B) 該データを1つのメモリロケーションに格納し、
C) 送信テーブルから1つのメモリアドレスを選択し、
D) 該選択されたメモリアドレスにより識別されるデータを、その処理のために、リソースインターフェイスカードに接続されたリソースインタフェイスバスを介して外部へ送信し、
E) 該外部リソースからの該リソースインターフェイスカードへデータを返して該データを受信メモリロケーションに格納し、
F) 受信テーブルからメモリアドレスを読み出し、
G) 入力バス又は出力バス上に読み出された該メモリアドレスにおけるデータを該何れかのバスのタイムスロットが割り当てられたポートへ送る、
という各ステップを有する、スイッチノードと外部リソースとの間でデータ交換を行うための方法。 - 請求項9に記載の方法において、該送信ステップが、
A) どのタイムスロットがデータを有しているかを内部ホストに知らせ、
B) 内部ホストと、外部リソースの監視制御を実行する外部ホストとの間で通信を行い、
C) 要求されたタスクを実行するために外部ホストにより外部リソースへデータを送信する、
という各ステップを更に有する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/093,583 US6373849B1 (en) | 1998-06-08 | 1998-06-08 | Resource interface unit for telecommunications switching node |
US09/093,583 | 1998-06-08 | ||
PCT/US1999/012421 WO1999065268A1 (en) | 1998-06-08 | 1999-06-03 | Resource interface unit for telecommunications switching node |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002524889A JP2002524889A (ja) | 2002-08-06 |
JP2002524889A5 JP2002524889A5 (ja) | 2005-06-23 |
JP3875490B2 true JP3875490B2 (ja) | 2007-01-31 |
Family
ID=22239726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000554162A Expired - Fee Related JP3875490B2 (ja) | 1998-06-08 | 1999-06-03 | 遠隔通信スイッチノードのためのリソースインタフェイスユニット |
Country Status (8)
Country | Link |
---|---|
US (1) | US6373849B1 (ja) |
EP (1) | EP1086605B1 (ja) |
JP (1) | JP3875490B2 (ja) |
AT (1) | ATE341174T1 (ja) |
AU (1) | AU749264B2 (ja) |
CA (1) | CA2325539C (ja) |
DE (1) | DE69933377T2 (ja) |
WO (1) | WO1999065268A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2300540B (en) * | 1995-03-31 | 1999-10-20 | Int Mobile Satellite Org | Communication method and apparatus |
TW405090B (en) * | 1997-04-04 | 2000-09-11 | Ibm | Predictive cache loading by program address discontinuity history |
US7020736B1 (en) * | 2000-12-18 | 2006-03-28 | Redback Networks Inc. | Method and apparatus for sharing memory space across mutliple processing units |
US7527638B2 (en) | 2003-12-16 | 2009-05-05 | Depuy Spine, Inc. | Methods and devices for minimally invasive spinal fixation element placement |
EP1880327B1 (en) * | 2005-04-19 | 2021-09-08 | D.E. Shaw Research, LLC | Computational load-balancing method in the evaluation of distance-limited particle interactions |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8326718D0 (en) | 1983-10-06 | 1983-11-09 | British Telecomm | Announcement system |
US5390241A (en) * | 1992-12-18 | 1995-02-14 | At&T Corp. | Shared line appearance across a plurality of switching systems |
US5349579A (en) * | 1993-01-05 | 1994-09-20 | Excel, Inc. | Telecommunication switch with programmable communications services |
US5539884A (en) * | 1993-05-20 | 1996-07-23 | Bell Communications Research, Inc. | Intelligent broadband communication system and method employing fast-packet switches |
US5581553A (en) | 1993-08-18 | 1996-12-03 | Intervoice Limited Partnership | Distributed switching architecture |
US5426694A (en) * | 1993-10-08 | 1995-06-20 | Excel, Inc. | Telecommunication switch having programmable network protocols and communications services |
US5544163A (en) * | 1994-03-08 | 1996-08-06 | Excel, Inc. | Expandable telecommunications system |
-
1998
- 1998-06-08 US US09/093,583 patent/US6373849B1/en not_active Expired - Lifetime
-
1999
- 1999-06-03 AT AT99926158T patent/ATE341174T1/de not_active IP Right Cessation
- 1999-06-03 DE DE69933377T patent/DE69933377T2/de not_active Expired - Lifetime
- 1999-06-03 WO PCT/US1999/012421 patent/WO1999065268A1/en active IP Right Grant
- 1999-06-03 EP EP99926158A patent/EP1086605B1/en not_active Expired - Lifetime
- 1999-06-03 JP JP2000554162A patent/JP3875490B2/ja not_active Expired - Fee Related
- 1999-06-03 AU AU42313/99A patent/AU749264B2/en not_active Ceased
- 1999-06-03 CA CA002325539A patent/CA2325539C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1086605B1 (en) | 2006-09-27 |
EP1086605A1 (en) | 2001-03-28 |
CA2325539C (en) | 2009-12-22 |
AU749264B2 (en) | 2002-06-20 |
DE69933377D1 (de) | 2006-11-09 |
CA2325539A1 (en) | 1999-12-16 |
ATE341174T1 (de) | 2006-10-15 |
WO1999065268A1 (en) | 1999-12-16 |
US6373849B1 (en) | 2002-04-16 |
JP2002524889A (ja) | 2002-08-06 |
AU4231399A (en) | 1999-12-30 |
DE69933377T2 (de) | 2007-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3007907B2 (ja) | プログラム可能な通信サービスを提供する通信交換機構 | |
JPH01502707A (ja) | 電気通信交換システムにおける可変信頼性を提供するための方法および装置 | |
JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
JP3943607B2 (ja) | 切換え機能を有する集中ネットワーク交換機 | |
JP3869207B2 (ja) | サブレートスイッチング遠隔通信スイッチ | |
US6721321B1 (en) | Data communication channel processing apparatus for transmitter, protocol stack structure and operating method therefor | |
EA004212B1 (ru) | Система обработки данных | |
JPH0342759B2 (ja) | ||
JP2001517003A5 (ja) | ||
JP3935223B2 (ja) | 切換え機能を有する集中ネットワーク交換機 | |
JP2002524889A5 (ja) | ||
JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
US4509168A (en) | Digital remote switching unit | |
KR19990061460A (ko) | 전전자 교환기에서의 통합 공통선 신호 장치 | |
KR0141290B1 (ko) | 소용량 교환기의 가입자용량 확장용 스위치 네트워크 | |
US4514842A (en) | T-S-T-S-T Digital switching network | |
JP3533186B2 (ja) | 制御メモリのデータ転送装置及び転送方法 | |
CN100539718C (zh) | 在接入网络和本地交换机间选择承载链路的方法和设备 | |
JP3046118B2 (ja) | 時分割通話路方式 | |
KR100603583B1 (ko) | 아이피 네트워크를 이용한 교환시스템 및 그교환시스템에서의 노드간 연결 방법 | |
KR100738549B1 (ko) | 디지털 가입자 접속 시스템의 가입자 확장 장치 및 그 유닛절체 방법 | |
JPH0568293A (ja) | 通話路スイツチ切替えシステム | |
JPS59115694A (ja) | 時分割電子交換機の制御方法 | |
JPH06216940A (ja) | パケット交換システムにおける回線バックアップ方式 | |
KR20010065930A (ko) | 이동통신 교환기에서 하위 프로세서와 디바이스간인터페이싱장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060224 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |