KR20010065930A

KR20010065930A - 이동통신 교환기에서 하위 프로세서와 디바이스간인터페이싱장치

Info

Publication number: KR20010065930A
Application number: KR1019990067495A
Authority: KR
Inventors: 임재욱
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2001-07-11

Abstract

본 발명에 따른 이동통신 교환기의 하위프로세서와 디바이스간 인터페이싱장치는 PP와 같이 실장할 수 있는 디바이스의 경우 PP와 해당 디바이스와 PP간을 패턴으로 연결하여 이중화된 병렬 공통버스를 통해 DPRAM통신을 수행하고, PP와 같은 백보드에 실장할 수 없는 디바이스인 경우 케이블을 통해 연결하여 직렬 공통버스를 사용하여 정합한 것으로, 하나의 PP로 다수의 디바이스들을 제어가능하게 함으로써, 시스템의 형상을 간단하게 할 수 있으며, 또한 상당한 수의 하위 프로세서의 수를 줄일 수 있기 때문에 시스템 단가를 낮출 수 있도록 한 것이다.

Description

이동통신 교환기에서 하위 프로세서와 디바이스간 인터페이싱장치{Apparatus for Interfacing a Lower Processor and Device in a Mobile Communication Exchange}

본 발명은 이동통신 교환기에 관한 것으로서, 특히 이동통신 교환기의 하위 프로세서와 다수의 바이스간의 새로운 형태의 인터페이스를 구현하여 고속 데이타 전송과 여러 디바이스를 하위 로세 하나로 제어 가능하도록 하고, 직병렬 인터페이스를 모두 지원하여 여러 형태의 시스템 구성이 가능하도록 한 이동통신 교환기에서 하위 프로세서와 디바이스간 인터페이싱장치에 관한 것이다.

모든 교환기는 자국에 위치한 가입자와 타망 혹은 타국에 위치해 있는 가입자간의 호처리를 제공하기 위해 타망 또는 타국에 중계선을 이용하여 물리적으로 연결되어 있고, 이러한 중계선에 대한 유지보수 기능을 제공하고 있으며, 소용량 유선교환기 또한 마찬가지이다.

일반적으로, 교환기사이에서 통화서비스를 제어하기 위한 신호를 전송하는 방법에는 개별 회선 신호방식(Channel Associsted Signalling :CAS)과 공통선 신호방식(Common Channel Signalling: CCS)이 있다. 개별 신호 방식이란, 기존에 사용되고 있는 Loop Decadic이나 R2신호 방식에서와 같이 통화회선을 통하여 매호 관련신호가 전송되는 것을 의미하며, 공통선 신호방식 No.7신호방식에서와 같이 통화회선과 신호회선이 분리 운용되어 신호회선을 통하여 호에 대한 신호의 전송이 이루어지는 것을 의미한다. 모든 교환기에서는 자국의 가입자와 타국의 가입자간의 통화서비스를 제공하기 위해 타국과의 정보교환시에 위의 R2 또는 No.7신호 방식중하나를 사용한다.

대부분의 교환기에서는 유지보수 기능 중 하나로써 운용자가 요구, 등록시에 자국의 운용자가 지정한 특정 중계호 자원을 점유하여 발생하는 국간 중계호에 대해서 사용하는 신호 방식별로 타국과 자국 교환기 사이에서 송수신되는 중계 신호들에 대한 상세한 정보를 출력하는 기능이 있다.

이하, 일반적인 유선교환기에 대하여 첨부한 도면을 참조하여 살펴보기로 한다.

도 1은 일반적인 소용량 유선교환기의 블록구성을 개략적으로 나타낸 도면으로서, 소용량 교환기는 분산된 호 처리 기능을 수행하는 서브시스템인 TCS(Telephony Control Subsystem)(50)와, 집중화된 호처리 기능을 수행하는 서브 시스템인 INS(Interconnection Network Subsystem)(60)와, 집중화된 운용 및 보전 기능을 수행하는 서브 시스템인 CCS(Central Control Subsystem)(70)로 구성된다.

그리고, 각 TCS(50)는 호 흐름 제어, 통계측정, 수집 및 보고, 과금 측정 및 보고를 위한 제어부인 TCP(Telephony Control Processor)(51)를 구비한다.

상기 CCS(70)는 시스템 전반에 걸친 유지보수, 망관리, 과금, 통계, 데이타 베이스 관리를 위한 제어부인 OMP(Operation and Maintenance Processor)(71)와, 운용자 터미날 관리를 위한 제어부인 HMP(Human Machine Processor)(72)를 구비한다.

도 2는 종래 기술에 따른 통신 교환기의 하위 프로세서 구성을 나타낸 도면으로서, MP(100), PP(200) 그리고, PP(200)와 TD-버스로 연결되어진 4개의 디바이스로 구성된다. 여기서, MP(100)와 PP(200)는 G-버스로 연결되어 통신을 수행하고, PP(200)와 4개의 디바이스는 TD-버스를 통해 통신을 수행할 수 있도록 정합되어 있다.

이와 같은 종래 기술에 따른 통신 교환기에서 PP(200)와 4개 디바이스간에 연결된 TD버스는 모드값과 디바이스의 주소를 4비트씩 5클럭, 데이타를 1비트씩 8클럭동안 전송하기 때문에 데이타의 전송 효율이 저하되며, 전달지연이 클럭 주기의 반을 넘을 경우 정상적인 데이타를 전송하지 못하는 문제점이 있다.

또한, 하나의 PP에 최대 제어가능한 디바이스가 4개로 제한되기 때문에 시스템 형상이 늘어남에 따라 PP의 수도 그에 비례하게 증가되어야 하는 문제점이 있다.

또한, 최대 전송속도 또한 16Mbps에 불과하기 때문에 다양한 기능과 고속의 데이타 전송이 필요한 차세대 교환기 시스템에는 부적합한 것이다.

따라서, 본 발명은 상기한 종래 기술에 따른 제반 문제점을 해결하기 위하여 안출한 것으로, 본 발명의 목적은 통신 시스템에서 하위 프로세서와 디바이스간의 새로운 형태의 인터페이스를 구현하여 고속 데이타 전송과 다수개의 디바이스를 하나의 하위 프로세서로 제어 가능하도록 하고, 직병렬 인터페이스를 모두 지원하여 여러 형태의 시스템 구성이 가능하도록 한 이동통신 교환기에서 하위 프로세서와 디바이스간 인터페이싱장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은 이동통신 교환기의 하위 프로세서와 디바이스간의 인터페이스를 병렬버스와 직렬버스 모두를 제공하여 고속의 데이타 전송이 필요로 하고 하나의 디바이스로 구성된 비바이스 블록간은 같은 백 플레인에 실장하여 병렬버스를 통한 DPRAM(Dual Port RAM)통신으로 정합하고, 하나의 백 플레인으로 구성이 불가능한 블록인 경우는 G(Global)버스로 구현하여 직렬통신을 수행할 수 있도록 함에 그 특징이 있다.

또한, 본 발명에 따른 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱장치의 특징은 MP와 PP 및 다수의 디바이스들로 이루어진 구비한 이동통신 교환기 시스템에 있어서, 상기 MP와 PP간에 G버스 또는 LAN을 통해 통신을 수행하고, 상기 PP와 상기 PP와 같은 백보드에 실장된 다수의 디바이스들과 PP간에는 백보드 패턴으로 연결된 병렬 공통버스를 통해 DPRAM통신을 수행하며, 상기 PP가 실장된 백보드에 실장할 수 없는 다수의 디바이스와 상기 PP간에는 직렬 공통 버스를 이용하여 통신을 수행함에 있다.

또한, 본 발명의 다른 특징은 상기 MP와 PP는 G-버스 슬레이브 노드로 연결하고, PP는 동일 백보드에 실장되지 않은 다수의 디바이스와 G-버스 마스터 노드로 정합되어짐에 있다.

도 1은 일반적인 소용량 유선교환기의 블록구성을 개략적으로 나타낸 도면,

도 2는 종래 기술에 따른 이동통신 교환기에서 하위 프로세서와 디바이스간의 연결 구성을 나타낸 도면,

도 3은 본 발명에 따른 이동통신 교환기에서 하위 프로세서와 디바이스간 인터페이상장치를 개략적으로 나타낸 도면,

도 4는 본 발명의 제 1 실시예에 따른 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱 장치의 상세 구성을 나타낸 도면,

도 5는 본 발명의 제 2 실시예에 따른 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱 장치의 상세 구성을 나타낸 도면.

〈도면의 주요부분에 대한 부호의 설명〉

100 : 메인 프로세서 110 : 주변 프로세서

이하, 본 발명에 따른 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱장치에 대하여 첨부한 도면을 참조하여 설명해 보기로 한다.

도 3은 본 발명에 따른 이동통신 교환기에서 하위 프로세서와 디바이스간 인터페이상장치를 개략적으로 나타낸 도면이다.

도 3에 도시된 기본 구성도를 보면, 먼저 디바이스와 PP(200)간의 통신은 기본적으로 직렬 공통버스와 병렬 공통버스를 혼용하여 사용한다.

즉, MP(100)와 PP(200)간의 통신은 G-버스(8MHz) 또는 LAN(10MHz)를 사용하여 일대일 통신을 수행하고, PP(200)와 같이 실장할 수 있는 디바이스의 경우 PP(200)와 같은 백보드에 실장하여 패턴(Pattern)으로 연결하여 이중화된 병렬 공통버스를 통해 DPRAM통신을 수행하는 것이다.

그러나, PP(200)와 같은 백보드에 실장할 수 없는 디바이스인 경우 케이블을 통해 연결하여 직렬 공통버스를 사용하여 정합한다. 직렬공통버스는 G-버스를 사용하는 방법과 새로운 직렬 공통버스를 사용하는 방안이 있다.

이와 같은 기본원리를 갖는 본 발명에 따른 이동통신 교환기에서의 하위 프로세서와 디바이스간 인터페이싱장치를 각 실시예별로 살펴보기로 하자.

(제 1 실시예)

도 4는 본 발명의 제 1 실시예에 따른 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱 장치의 상세 구성을 나타낸 도면이다.

도 4에 도시된 본 발명의 제 1 실시예는 상위 블록의 MP(100)와는 LAN 또는 G-버스(210)를 통해 통신하고, 하위 블록의 디바이스와는 같은 블록안의 경우 즉, PP(200)와 같은 백보드를 사용하는 경우는 병렬버스로 통신하며, PP(200)와 같은백보드를 사용하지 않고 디바이스와 떨어진 경우 새로운 직렬버스를 사용하여 통신하는 것이다.

PP(200)는 교환기 시스템에서 호 처리기능등을 위해 디바이스 들을 제어하고, 각 디바이스들의 상태를 MP(100)에 보고하는 기능을 수행한다.

그리고, 프로세서부(112)는 보드내의 모든 디바이스를 제어하고 관리하는 기능을 수행하고, 메모리(211)는 디바이스와 MP(100)에서 입력되는 데이타를 저장하는 기능을 수행하는 것이다.

즉, 본 발명의 제 1 실시예는 MP(100)에서 LAN 또는 G-버스(210)를 통해 데이타가 입력되면, 프로세서부(212)의 제어에 따라 메모리(211)에 저장하고, 또한, 저장부(211)에 저장된 데이타를 리드하여 병렬 인터페이스부(213)를 통해 PP(200)가 실장된 백보드에 같이 실장된 하위 디바이스로 전송하고, PP(200)가 실장된 백보드에 실장되지 않은 디바이스로는 직렬 인터페이스부(214)를 통해 각각 전송하는 것이다.

(제 2 실시예)

도 5는 본 발명의 제 2 실시예에 따른 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱 장치의 상세 구성을 나타낸 도면이다.

본 발명의 제 2 실시예의 특징은 하위 디바이스와의 직렬 버스 인터페이스로, 또한 상위 MP(100)와의 통신방식으로 G-버스를 사용한다는 것이다.

두개의 G-버스가 존재하여 이를 상호 제어하기 위한 G-버스 노드가 필요하다. 즉, 도 5에 도시된 바와 같이 G-버스 마스터 노드(227)와 G-버스 슬레이브 노드(220)가 필요하다. 여기서, G-버스 마스터 노드(227)는 PP(200)와 멀리 떨어진 즉, PP(200)와 같은 백보드에 실장되지 않은 디바이스와 연결되고, G-버스 슬레이브 노드(220)는 상위 블록인 MP(100)와 각각 정합되는 것이다.

D(Data)-인터페이스부(221)는 G-버스 마스터/슬레이브 노드(220, 227)에서 입력되는 데이타를 받아서 제어하는 기능을 수행한다.

왜냐하면, 프로세서부(223)로 사용되는 MC68360에서 사용가능한 HDLC프로토콜의 최대 전송 레이트가 10Mbps이기 때문에 각각의 G-버스의 전송 레이트가 8Mbps 이어서 이를 동시에 사용 불가능하기 때문에 동시에 액세스 들어오는 경우에 한쪽만 처리하고 나머지 한 쪽은 D-버스 인터페이스부(221)에서 저장 후, 한쪽의 처리가 완료된 후, 처리하는 절차가 필요하다. 그리고, PP(200)입장에서 MP(100)와는 G-버스 슬레이브이고, 디바이스와는 G-버스 마스터이다. 그리고, 도 5에 도시된 G-버스 셀프 노드(228)는 G-버스 테스트용이다.

도 5에 도시된 본 발명의 제 2 실시예에 대한 동작을 간단하게 설명해보기로 하자.

먼저, MP(100)에서 출력되는 데이타는 G-버스 슬레이브 노드(220)를 통해 D-버스 인터페이스부(221)로 입력된다.

D-버스 인터페이스부(221)는 입력된 데이타를 G버스 슬레이브 인터페이스부(222)를 통해 메모리(224)에 프로세서부(223)의 제어에 따라 저장한다.

또한, 프로세서부(223)의 제어에 따라 메모리부(224)에 저장된 데이타를 리드하여 병렬인터페이스부(225)를 통해 PP(200)와 같이 실장된 디바이스로 전송한다. 이때, PP(200)가 실장된 백보드에 실장되지 않은 디바이스로는 메모리(224)로 부터 리드한 데이타를 G-버스 마스터 인터페이스부(226)를 통해 D-버스 인터페이스부(221)러 전송하고, D-버스 인터페이스부(221)는 G-버스 마스터 인터페이스부(226)에서 전송된 데이타를 G-버스 마스터 노드(227)를 통해 전송되는 것이다.

상술한 바와 같은 본 발명에 따른 이동통신 교환기의 하위프로세서와 디바이스간 인터페이싱장치는 PP와 같이 실장할 수 있는 디바이스의 경우 PP와 해당 디바이스와 PP간을 패턴으로 연결하여 이중화된 병렬 공통버스를 통해 DPRAM통신을 수행하고, PP와 같은 백보드에 실장할 수 없는 디바이스인 경우 케이블을 통해 연결하여 직렬 공통버스를 사용하여 정합한 것으로, 하나의 PP로 다수의 디바이스들을 제어가능하게 함으로써, 시스템의 형상을 간단하게 할 수 있으며, 또하느 상당한 수의 하위 프로세서의 수를 줄일 수 있기 때문에 시스템 단가를 낮출 수 있는 이점이 있다.

Claims

MP와 PP 및 다수의 디바이스들로 이루어진 구비한 이동통신 교환기 시스템에 있어서,

상기 MP와 PP간에 G버스 또는 LAN을 통해 통신을 수행하고,

상기 PP와 상기 PP와 같은 백보드에 실장된 다수의 디바이스들과 PP간에는 백보드 패턴으로 연결된 병렬 공통버스를 통해 DPRAM통신을 수행하며,

상기 PP가 실장된 백보드에 실장할 수 없는 다수의 디바이스와 상기 PP간에는 직렬 공통 버스를 이용하여 통신을 수행하는 것을 특징으로 하는 이동통신 교환기에서의 하위 프로세서와 디바이스간 인터페이싱장치.
제 1 항에 있어서,

상기 MP와 PP는 G-버스 슬레이브 노드로 연결하고, PP는 동일 백보드에 실장되지 않은 다수의 디바이스와 G-버스 마스터 노드로 정합되어진 것을 특징으로 하는 이동통신 교환기의 하위 프로세서와 디바이스간 인터페이싱장치.
제 1항 또는 제 2 항에 있어서,

상기 MP와 PP간에 연결된 G-버스와 PP와 디바이스간에 연결된 두개의 G-버스노드의 이상유무를 체크하기 위한 G-버스 셀프 노드를 더 구비하는 것을 특징으로 하는 이동통신 교환기의 하위프로세서와 다바이스간 인터페이상장치.