KR20000046378A

KR20000046378A - 전전자교환기의 개선된 프로세서간 통신장치

Info

Publication number: KR20000046378A
Application number: KR1019980063058A
Authority: KR
Inventors: 김민수
Original assignee: 강병호; 대우통신 주식회사
Priority date: 1998-12-31
Filing date: 1998-12-31
Publication date: 2000-07-25

Abstract

본 발명은 전전자교환기에서 분산된 프로세서간에 통신하기 위한 이중망 형태의 IPC(Inter Processor Communication) 구조에 관한 것이다.

이러한 본 발명은 억세스 스위칭 서브시스템에 각각 구현되고, 억세스 스위칭 서브시스템을 제어하기 위한 메인 프로세서(ASP)가 크로스 링크로 연결되며, 버스를 통해 다수의 주변프로세서가 연결되는 다수의 아이피시유(IPCU)망; 인터커넥션 네트웍 서브시스템에 구현되고, 메인 프로세서(INP)가 크로스 링크로 연결됨과 아울러 버스를 통해 주변 프로세서가 연결되는 하나의 아이피시유(IPCU)망; 억세스 스위칭 서브시스템의 아이피시유(IPCU)망들과는 광링크를 통해 연결되고, 상기 인터커넥션 네트웍 서브시스템(INS)의 아이피시유(IPCU)망과는 크로스 링크로 연결되는 하이 아이피시유(HIPCU)망; 및 하이 아이피시유(HIPCU)망에 크로스 링크로 연결되는 운용 및 유지보수 프로세서(OMP)와 번호번역프로세서(NTP)를 구비하여 아이피시유(IPCU)망과 하이 아이피시유(HIPCU)망을 통해 교환기내의 각 프로세서들이 통신할 수 있다.

따라서, 본 발명에 따라 개선된 전전자 교환기에서 각 프로세서간 통신은 본 발명에 따라 2개의 계층화된 망을 통해 전달되므로 신속하게 처리할 수 있는 효과가 있다.

Description

전전자교환기의 개선된 프로세서간 통신장치( Improved IPC network for an exchange)

본 발명은 전전자교환기에서 분산된 프로세서간에 통신하기 위한 IPC(Inter Processor Communication) 구조에 관한 것으로, 더욱 상세하게는 이중 망 형태의 프로세서간 통신구조에 관한 것이다.

전전자 교환기에서는 분산되어 있는 다수개의 프로세서들이 서로 메시지를 교환하므로써 호처리를 수행한다. 이를 위해서 각 프로세서는 고속의 메시지 교환을 전담하는 별도의 IPC 네트워크를 제공하게 된다. 이와 같은 네트워크를 "콘트롤 인터워킹(CI: Control Interworking)"이라 부르며, 약 1800여 단자를 연결할 수 있는 고성능 패킷 스위치에 해당한다.

콘트롤 인터워킹(CI)에서 메시지는 비트 본위 프레임(bit-oriented frame) 형태이고, 교환기를 이루는 모든 프로세서 사이에는 콘트롤 인터워킹(CI)을 통해 메시지를 교환할 수 있다. 콘트롤 인터워킹에서 통신형태를 보면, 한 개의 프로세서가 다른 하나의 프로세서와 통신하는 지점간 통신(point-to-point), 한 개의 프로세서가 다수의 프로세서에 메시지를 보낼 수 있는 멀티캐스트(multicast), 시스템내 전 프로세서에 메시지를 송신할 수 있는 브로드캐스트(broadcast)가 있다. 여기서, 멀티캐스트와 브로드캐스트는 시스템 시동과 초기화시에 매우 유용하게 사용될 수 있는 기능이다.

이러한 종래의 콘트롤 인터워킹(CI)의 구조는 도 1에 도시된 바와 같이, 각 억세스 스위칭 서브시스템(이하 ASS라 한다)에 구현되는 다수의 IPC유니트(ASS IPCU:110)와, 인터 네트워킹 서브시스템(이하 INS라한다)에 구현되는 IPC유니트(INS IPCU:140), 중앙제어서브시스템( 이하 CCS라한다)에 구현되는 IPC유니트(CCS IPCU:150), 각 IPCU를 제어하기 위한 제어 IPC유니트(CIPCU:130), 그리고 CIPCU(130)를 ASS IPCU(110)와 연결하기 위한 인터커넥트 IPC유니트(IIPCU:120)로 구성되어 있다.

CIPCU(130)는 노드들과 각 노드 사이를 연결해주는 버스, 유지보수를 위한 프로세서(CIP: Control Interworking Processor)로 구성되며, 필요한 만큼의 노드들을 실장하므로써 증설할 수 있다.

ASS와 CCS와 같은 서브시스템에서는 하나의 IPC유니트(IPCU)로 메시지 교환을 처리할 수 있지만 INS는 100개 이상의 노드가 있어야 각 ASS와 CCS내에 있는 IPCU들을 연결할 수 있게 된다. 따라서 INS내의 CI구성은 몇 개의 IPCU를 사용하여 도 1과 같이 구성된다. 도 1에서 IIPCU(120)의 구조는 IPCU(110)와 완전히 동일하고 그 기능만이 다르다. IIPCU(120)는 최대 14개의 ASS IPCU(110)를 수용하고, CIPCU(130)와 연결되어 메시지 교환을 담당한다. ASS IPCU(110)와의 연결은 디지탈링크유니트(DLU)를 통하여 이루어지며, 현재는 약 2.048MHz로 송수신하나 최대 8.192MHz까지 가능하다. CIPCU(130)와의 연결은 10MHz U-링크로 이루어진다.

CIPCU(130) 구조는 IPCU(110)와 동일하고, 기능만이 다르다. CIPCU(130)는 최대 5개의 IIPCU(120)와 2개의 IPCU(140,150) 및 1개의 MPH를 수용한다. 모든 연결은 10MHz U링크로 이루어진다. INS내의 CI는 DLU를 통하여 ASS IPCU(110)와 연결되므로 DLU로부터 U링크를 통하여 데이터와 클럭을 수신한다. DLU로의 송신은 수신된 클럭을 이용하여 데이터를 송신하므로써 이루어진다. 그리고 IIPCU(120)와 CIPCU(130)간에도 10MHzU 링크를 통하여 데이터와 클럭을 송수신하는데, 각각 자기클럭과 데이터를 송신하며 이중화된 게이트웨이는 대기상태에 있는 게이트웨이가 경보신호를 송신한다.

한편, 전전자 교환기의 IPC네트워크는 다수의 동일한 IPCU(110)로 이루어지는데, IPCU(110)는 다수의 노드들, 노드들간의 IPC 메시지 교환이 이루어지는 D-버스, 및 노드들을 관리하는 노드 관리기(node manager)로 구성되어 있다. 그리고 이들간에 메시지의 송수신방식은 다음과 같다. 메시지가 프로세서(또는 외부)로부터 U-링크를 통해 해당 노드로 입력되면, 노드는 메시지를 순차적인 버스중재에 의해 D-버스로부터 노드로 수신된 메시지는 즉시 U링크를 통하여 프로세서(또는 외부)로 출력된다. 서로 다른 IPC간의 연결은 게이트웨이 노드를 통해 이루어지는데, 저장 후 전송(store-and-forward)방식이나 동시전송(cutthrough)방식을 선택할 수 있도록 되어 있다.

저장후 전송방식은 하나의 메시지가 D버스로부터 수신되고 난 후, U-링크로 송신을 시작하는 것으로서 송수신속도가 서로 다르더라도 동작할 수 있다. 동시전송방식은 D버스로부터 메시지가 수신되기 시작하면, 바이트단위로 즉시 U링크로의 송신이 시작되는 방식으로 메시지의 전달이 빠르다는 잠점이 있으나 반드시 송신속도가 수신속도보다 느려야 한다.

시분할교환(TDX-10)시스템에서는 분산제어개념에 따라 ASS, CCS, 및 INS가 자체의 프로세서를 각각 별도의 IPCU가 지원하도록 구성되어 있다. 이들 IPCU간 메시지 교환은 INS가 담당한다.

노드는 프로세서간 통신 네트워크의 경로를 제공하는 기본단위이다. 노드는 제어프로세서와 U링크에 의해 일대일로 연결되는데, U링크로부터 수신한 IPC메시지를 D버스로 송신하며, D버스로부터 수신한 IPC메시지를 U링크로 송신하는 기능을 한다. 노드는 대분분 하드웨어로 실현되어 있기 때문에, IPC 메시지 처리속도가 매우 빠르며 이중화 형태의 구성이 가능하고, 자체진단 및 관리를 위하여 8비트 마이크로 콘트롤러를 가지고 있다.

10Mbps의 전송속도를 갖는 D-버스는 한 서브시스템 내의 CI들을 서로 연결하는 공통버스로서, 이를 통하여 CI들간의 IPC메시지 송수신이 이루어지는데, 고신뢰성 유지를 위해 D-버스신호들은 모두 3중화되어 있으며, D버스의 상태는 CIP에 의해 감시된다. IPC 메세지를 송신하려고하는 CI는 IPC메시지를 비트스트림 형태의 데이터로 전송하며, 데이터 전송에 필요한 동기클럭신호를 함께 전송하게 된다. CI들은 공통버스인 D-버스에 의해 연결되어 있으므로, 각 노드들이 D버스를 충돌없이 점유하려면 D버스에 대한 버스중재기능이 필요하게 되는데, 이때 버스중재 스킴은 일종의 라운드로빈 방식을 따른다. CIP는 버스중재에 필요한 신호들을 D-버스에 제공하고, 각 CI들은 이 신호를 수신하여 자신의 D-버스로 공급하면 모든 CI들은 이신호에 의해 자신이 가지고 있는 카운터를 동시에 증가시키며 어떤 한 CI라도 D-버스를 점유하고 있으면 모든 CI들의 카운터는 정지하게 되어 있다. 이때 카운터의 초기치를 서로 다르게 하면 각 카운터가 최대치에 도달하는 시점은 서로 다르게 되고 카운터가 최대치에 도달할 때, 각 CI는 D-버스 점유 기회를 갖는다. 또한 CIP는 각 CI 카운터의 초기치 설정에 필요한 신호를 D-버스로 공급하는데, 이 신호는 D-버스에 연결된 CI들이 모두 D-버스 점유 기회를 가진 후에 공급된다.

CIP는 IPC 네트워크의 가장 기본적인 구성요소인 CI들의 동작 상태를 감시제어한다. 하나의 CIP는 최대 32개의 CI들의 D버스중재상태를 감시하며, 3중화된 D-버스의 각 신호들을 감시하여 D버스의 장애 상태를 파악하고, M-버스 및 U링크를 통하여 CI와 각종 메시지를 교환한다.

그런데 이와 같은 종래의 콘트롤 인터워킹은 구조가 복잡하여 확장하기 어려운 문제점이 있다.

이에 본 발명은 상기와 같은 문제점을 해소하기 위하여 안출된 것으로서, 2계층 구조의 망 형태로 된 전전자 교환기에서 프로세서간 통신 방식을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명은, 타임스위치가 구비된 다수의 억세스 스위칭 서브시스템이 스페이스 스위치가 구비된 인터커넥션 네트웍 서브시스템에 광링크를 통해 연결되고 중앙 제어 서브시스템이 상기 인터커넥션 네트웍 서브시스템에 연결되며, 각 서브시스템들은 각 서브시스템의 기능을 수행하기 위해 메인 프로세서와 주변 프로세서를 포함하도록 된 전전자 교환기에 있어서, 상기 억세스 스위칭 서브시스템에 각각 구현되고, 억세스 스위칭 서브시스템을 제어하기 위한 메인 프로세서(ASP)가 크로스 링크로 연결되며, 버스를 통해 다수의 주변프로세서가 연결되는 다수의 아이피시유(IPCU)망; 상기 인터커넥션 네트웍 서브시스템에 구현되고, 메인 프로세서(INP)가 크로스 링크로 연결됨과 아울러 버스를 통해 주변 프로세서가 연결되는 하나의 아이피시유(IPCU)망; 상기 억세스 스위칭 서브시스템의 아이피시유(IPCU)망들과는 광링크를 통해 연결되고, 상기 인터커넥션 네트웍 서브시스템(INS)의 아이피시유(IPCU)망과는 크로스 링크로 연결되는 하이 아이피시유(HIPCU)망; 및 상기 하이 아이피시유(HIPCU)망에 크로스 링크로 연결되는 운용 및 유지보수 프로세서(OMP)와 번호번역 프로세서(NTP)를 구비하여 상기 아이피시유(IPCU)망과 하이 아이피시유(HIPCU)망을 통해 교환기내의 각 프로세서들이 통신할 수 있도록 된 것을 특징으로 한다.

도 1은 전전자 교환기에서 종래의 프로세서간 통신구조를 도시한 개략도,

도 2는 본 발명이 적용될 수 있는 프로세서의 구성을 도시한 블록도,

도 3은 본 발명에 따른 프로세서간 통신구조를 도시한 도면,

도 4는 도 3에 도시된 망을 구현하는 보드들의 구성을 도시한 도면이다.

*도면의 주요부분에 대한 부호의 설명

110: ASS IPC유니트 120: 인터커넥트IPC 유니트

130: 제어IPC유니트 140: INS IPC유니트

150: CCS IPC유니트 310-1∼310-n,330: IPCU망

320: HIPCU망 301a,301b: ASP

302,303: PP 304a,304b: OMP

305a,305b: NTP 306a,306b: INP

307,308: PP

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.

도 2는 본 발명이 적용될 수 있는 전형적인 디지탈 전전자 교환기의 구성을 도시한 개략도이다. 도 2를 참조하면, 전전자 교환기는 소정의 가입자를 연결하여 PCM화한 후 다중화하고, 다중화된 가입자를 소정의 집선비로 집선하여 타임슬롯을 교환한 후 소정의 광링크를 통해 인터커넥트 네트웍 서브시스템(INS:230)과 접속되는 억세스 스위칭 서브시스템(ASS: 210,220,250)과; 광링크 혹은 PCM링크를 통해 접속된 가입자 및 중계선을 하이웨이 단위로 스페이스 스위칭해주는 인터커넥션 네트웍 서브시스템(INS:230); 교환시스템을 감시제어하며 과금 및 통계처리하는 중앙제어 서브시스템(CCS:240)으로 구성되어 있다.

그리고 가입자를 수용하는 상기 ASS는 서비스의 종류에 따라 일반 아날로그 가입자를 수용하기 위한 ASS-S(210,220)와, 트렁크를 수용하기 위한 ASS-T(250)으로 구분되어 서비스에 따라 각각 별도의 ASS가 INS(230)에 접속된 구조로 되어 있고, 이러한 서비스들은 CCS(240)에 의해 관리된다.

또한 도 2에 있어서, ASS-S(210)는 ASP(211), CIN(212), TSL(213), TLSP(214), ASMP(215), 가입자를 수용하는 ASI/RG(216)로 구성되고 다른 ASS-S도 동일하게 구성되어 있다. 그리고 ASS-T(250)는 ASP(251), CIN(252), TSL(253), VMH/CMX/LSI(254), DTI/DCI(255)를 포함하여 트렁크를 수용한다. INS(230)는 NTP(231), CIN(232), CDL(233), SSW(234), INP(235), INMP(236), CDL(237), NES(238), CDL(239)을 포함하고, CCS(240)는 OMP(241), 디스크(242), 마그넷 테이프(243), CIN(244), MMP(245), 데이터 링크(246), CRT(247), CCMP(248)로 이루어진다.

이러한 구성에서 본 발명에 따라 각 서브시스템의 프로세서들간에 통신하기 위한 IPC 네크워크 구조는 도 3에 도시된 바와 같이, 크게 HIPCU망(320)과 CCS, INS, ASS IPCU(310-1~310-n,330)망 2가지로 분류된다. 이와 같이 본 발명에서는 IPC망이 2 계층구조로 이루어져 있다.

도 3에서 HIPCU망(320)에는 OMP(304a,304b)와 NTP(305a,305b)가 직접 연결되어 있으며, INS와는 케이블로 직접 연결하도록 되어 있다. 모든 ASS는 CDL과 TSL을 통하여 IPCU망이 HIPCU망에 간접적으로 연결되어 있으며, 이 경로는 INS, ASS간의 광링크 및 CEPT링크를 거치도록 되어 있다. 그리고 IPCU망에는 메인프로세서(ASP A, ASP B)가 최대 2개까지 직접 크로스 링크 형태로 연결될 수 있으며, 주변프로세서(PP:302,303)은 버퍼드 글로발 버스를 통해 PP 글로발 버스 게이트웨이 노드에 의해 크로스형태로 IPCU망(310-1~310-n)에 연결된다.

도 4는 도 3에 도시된 HIPCU망(320)을 구현하는 보드들의 구성을 도시한 개략도이다. 도 4를 참조하면, HIPCU망(320)은 하나의 HIPA보드(42)와 8개의 HINA보드(HINAk)로 구성되는데, HINA(44-1~44-k)는 IPC의 기본 단위를 이루는 노드 기능을 수용하고 있는 보드로서 하나의 보드는 8개의 노드를 갖고 있다. 노드의 기능은 IPC를 하고자하는 유니트와 직렬로 정합되며, 버퍼를 갖고 있어서 속도변환기능도 갖고 있으며, IPC 메시지의 하드웨어적인 스위칭을 위한 버스 정합 기능이 있다. HINA(44-1~44-k)는 8개의 유 링크 정합회로, 8개의 BFC모듈, 2개의 FAF모듈, 및 NC, BC, FC제어회로와 콘트롤러로 구성된다.

한편, IPCU망(310-1~310-n)은 도면에는 도시되지 않았으나 FNDA보드를 이용하여 구현되는데, FNDA는 IPC모드를 구성하는 기본단위이다. FNDA는 버퍼모듈, FAC모듈, IPC 노드간의 인터페이스, 다른 블록과의 인터페이스, 디버스 마스터, G버스 마스터, 장애센터 등으로 구성되어 있다. FNDA내의 각 노드에서 발생하는 각각의 경보신호는 PCCA-A에서 수집하여 OMPH블록으로 경보를 전달시키고, 3중화된 디버스를 감시하며, FNDA내의 각 노드에 대하여 D-버스 중재 제어신호를 공급하고, G버스로 연결된 PPH블럭에 대하여 버스중재신호인 신호를 공급한다.

이상에서 살펴 본 바와 같이, 본 발명에 따라 개선된 전전자 교환기에서 각 프로세서간 통신은 본 발명에 따라 2개의 계층화된 망을 통해 전달되므로 신속하게 처리할 수 있는 효과가 있다.

Claims

타임스위치가 구비된 다수의 억세스 스위칭 서브시스템이 스페이스 스위치가 구비된 인터커넥션 네트웍 서브시스템에 광링크를 통해 연결되고 중앙 제어 서브시스템이 상기 인터커넥션 네트웍 서브시스템에 연결되며, 각 서브시스템들은 각 서브시스템의 기능을 수행하기 위해 메인 프로세서와 주변 프로세서를 포함하도록 된 전전자 교환기에 있어서,

상기 억세스 스위칭 서브시스템에 각각 구현되고, 억세스 스위칭 서브시스템을 제어하기 위한 메인 프로세서(ASP)가 크로스 링크로 연결되며, 버스를 통해 다수의 주변프로세서가 연결되는 다수의 아이피시유(IPCU)망;

상기 인터커넥션 네트웍 서브시스템에 구현되고, 메인 프로세서(INP)가 크로스 링크로 연결됨과 아울러 버스를 통해 주변 프로세서가 연결되는 하나의 아이피시유(IPCU)망;

상기 억세스 스위칭 서브시스템의 아이피시유(IPCU)망들과는 광링크를 통해 연결되고, 상기 인터커넥션 네트웍 서브시스템(INS)의 아이피시유(IPCU)망과는 크로스 링크로 연결되는 하이 아이피시유(HIPCU)망; 및

상기 하이 아이피시유(HIPCU)망에 크로스 링크로 연결되는 운용 및 유지보수 프로세서(OMP)와 번호번역프로세서(NTP)를 구비하여

상기 아이피시유(IPCU)망과 하이 아이피시유(HIPCU)망을 통해 교환기내의 각 프로세서들이 통신할 수 있도록 된 것을 특징으로 하는 전전자 교환기의 개선된 프로세서간 통신장치.
제1항에 있어서, 상기 하이 아이피시유(HIPCU)망은 고속IPC 프로세서보드(HIPA)와 고속IPC 노드보드(HINA)로 구성된 것을 특징으로 하는 전전자 교환기의 개선된 프로세서간 통신장치.