JPH01135198A - 時分割交換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、デジタル電子交換機・ボタン電話機主装置等
が使用する、端末間の音声あるいはデータの交換を行う
時分割交換回路に関する。

（従来の技術） 一般にデジタル電子交換機等に使用する時分割交換回路
は、第３図に示すような構成となっていることが多い。

第３図の（１−１）は、入力ハイウェイで、（１−２）
は、入力ハイウェイに伝送されてきた時分割情報をその
ハイウェイ番号、タイムスロット番号をアドレスとして
蓄積する通話メモリである。（１−３）は、保持メモリ
で、電子交換機等の呼処理全般の制御を行う主制御回路
（１−４）からの接続制御情報−通話メモリに蓄積され
ている情報を出力ハイウェイ（１−６）の如何なるハイ
ウェイ番号の如何なるタイムスロット番号へ出力するか
を決定する情報−を蓄積するメモリである。（１−５）
は、入力ハイウェイ（１−１）、出力ハイウェイ（１−
６）上の時分割情報に同期を与えるクロック・フレーム
信号の生成部で、（１−７）は、主制御回路と保持メモ
リとの間の情報の送受の仲介を行うインタフェース部で
ある。

次に上記従来例の動作について説明する。

第３図の入力ハイウェイ（１−１）を通じて伝送されて
来た時分割情報が、第４図（、）に示すようにハイウェ
イ番号１において、ＡＯ，ＢＯ。

ＣＯ・・・・・・と、ハイウェイ番号２にＡｌ、Ｂｌ。

Ｃ１・・・・・・と、各タイムスロットに存在したとす
る。時分割情報ＡＯ，ＢＯ，Ｃｏ・・・・・・、Ａｌ。

Ｂ　１　、　Ｃ１・−・・・−は、第４図（、ｂ）（ｃ
）のように、上位ビットにタイムスロット番号をまた、
下位ビットにハイウェイ番号をそれぞれアドレスとして
通話メモリ（１−２）に蓄積される。今、保持メモリ（
１−３）に、第４図（ｄ）に示すように出力ハイウェイ
（１−６）の出力ハイウェイ番号、タイムスロット番号
をアドレス（第４図（ｃ）参照）として、入力ハイウェ
イ（１−１）のハイウェイ番号、タイムスロット番号が
書き込まれていたとする（第４図（Ｃ）参照）。さて、
クロック・フレーム信号生成部（１−５）より時分割情
報の出力タイミングに、第３図の構成のように、保持メ
モリ（１−３）へ、出力ハイウェイ番号、タイムスロッ
ト番号をアドレスとして出力されると、保持メモリ（１
−３）に蓄積されていたデータは、通話メモリ（１−２
）の読出しアドレスとして出力される。

このアドレスにより、通話メモリ（１−２）に蓄積され
ていた時分割情報が、第４図（ｅ）のように、入力ハイ
ウェイ（１−１）から伝送されてきた順序と異なる順序
で、各時分割情報、ＡＯ。

ＢＯ，Ｃｏ・・・・・・、Ａｌ、Ｂｌ、Ｃ１・・・・・
・が出力される。

従って、主制御回路（１−４）が、端末からの呼接続情
報をもとに、外部インタフェース部（１−７）を通じて
保持メモリ（１−３）のメモリ内容（入力ハイウェイ番
号、タイムスロット番号）を書き替えれば、自在に、時
分割情報の交換が行なわれ、交換機の機能を果すことが
できる。

（発明が解決しようとする問題点） しかしながら、上記従来の時分割交換回路では、同時呼
出のように、複数の端末へ、しかも同一時刻に、同一の
情報を伝送させる場合、保持メモリの内容を相手となる
端末の数分だけ、書き替える必要があり、相手端末数が
増えるにつれ、即時性が、失なわれたり、主制御回路の
仕事量が増加（ふくそう）するという問題点があった。

本発明は、このような従来の問題を解決するものであり
、即時性が確保され、主制御回路（ＣＰＵ）の仕事量の
軽減ができる優れた時分割交換回路を提供することを目
的とするものである。

（問題点を解決するための手段） 本発明は、上記目的を達成するために、デジタル電子交
換機、ボタン電話機主装置が使用する端末間の音声ある
いはデータの交換を行なう時分割交換回路において、メ
モリのフラグに同時送出の可否を判断させて同一情報を
複数の端末へ同時に送るものである。

（作　用） ＝４＝ 本発明は、上記のような構成により、次のように作用す
る。まず、出力ハイウェイ（１−６）の、各ハイウェイ
番号、タイムスロット（保持メモリのアドレス）が、現
在、端末間のデータのやりとりに使用されているか否か
の識別を行う表示（フラグ）あるいは同時送出を許可す
るが否がの表示等を、保持メモリ（１−３）内のそのア
ドレスに対応している状態フィードに書き込んでおく。

又、主制御回路（１−４）より同一情報の音源の入力ハ
イウェイ番号、タイムスロット番号、及び、その音源の
伝送を行うか否かを指示する表示（フラグ）を同時送出
要求レジスタ（２−１）へ書き込んでおくものとする。

この二つの情報をもとに、時分割回路内で、相手先を指
定することができ、主制御回路（１−４）の関与を最小
限に抑え、即時に、同一情報を複数の端末へ送出するこ
とかできる。

（実施例） 第１図は、本発明の実施例の構成を示すものである。図
中、第３図と同一符号を付したものは、第３図と同一の
ものを示している。そして（２−１）は、同時送出を要
求している音源の入力ハイウェイ番号、タイムスロット
番号、同時送出指示フラグを格納する同時送出要求レジ
スタ、（２−２）は、同時送出が行なえるか否かの判定
を行う同時送出判定部である。

次に、上記実施例の動作について説明する。通話メモリ
（１−２）は、従来例と変らず、入力ハイウェイ番号、
タイムスロット番号をアドレスとして、時分割情報を蓄
積／出力する機能を持つ。

さて、保持メモリ（１−３）は、従来例と違い、第２図
（ａ）のように構成される。第２図（ｂ）のように、入
力ハイウェイ番号、タイムスロット番号の他に、フィー
ルド内に状態表示フラグ、同時送出許可フラグを有する
。状態表示フラグは、保持メモリ（１−３）のアドレス
が示す出力ハイウェイ番号、タイムスロット番号が、現
在、時分割情報の交換に使用されているか否かを表示す
るもので、第２図（ａ）では、使用されている場合には
、＃　Ｉ　Ｉ＋が書き込まれるものとする。同時許可フ
ラグは、第２図（ｃ）のように同時送出先が、グループ
Ａ。

Ｂ、Ｃ・・・・・・と分かれている場合に使用するもの
で、該当する出力ハイウェイ番号、タイムスロット番号
が、どのグループに属するかを示し、第２図（ａ）では
、該当グループには“１″を書き込むものとする。第２
図（ｄ）は、同時送出要求レジスタ（２−１，）の構成
を示したもので、同時送出を行うか否かを示す同時送出
指示フラグと、送出もとを示す、入力ハイウェイ番号と
タイムスロット番号を書き込むフィールドから成り立っ
ている。第２図（ｄ）の例では、同時送出を行う場合に
は、同時送出指示フラグにｔＬ　Ｉ　Ｉ＋を書き込む。

又、同時送出先が、グループに分かれている場合は、こ
のレジスタをそのグループの数だけ用意するものとする
。保持メモリ（１−３）と同時送出要求レジスタ（２−
１）への書き込みは、外部インタフェース部（１−７）
を介して、主制御回路（１−４）より行なわれる。外部
インタフェース部（１−７）は、本実施例では、従来例
のものに加えて、主制御回路（１−４）からの情報が、
同時送出要求し＝７− ジスタ（２−１）へのものか、保持メモリ（１−３）へ
のものかを識別し、振り分ける機能を有するものとする
。同時送出判定部（２−２）は、同時送出要求レジスタ
（２−１）と保持メモリ（１−３）のフラグ部を比較・
判定を行い、出力タイミングに同時送出を許可する場合
には、同時送出要求レジスタ（２−１）に蓄積されてい
る入力ハイウェイ番号、タイムスロット番号を、通話メ
モリ（１−２）のアドレスとして出力する機能を持つ。

同時送出が許可されない場合には、保持メモリ（１−３
）に蓄積されている入力ハイウェイ番号、タイムスロッ
ト番号を、通話メモリ（１−２）のアドレスとして出力
する。このように、主制御回路（１−４）が同時送出要
求レジスタ（２−１）と保持メモリ（１−３）への書き
込み情報の制御を行なえば、容易に、同時送出が実現で
きる。

（発明の効果） 本発明は、上記実施例により明らかなように、以下に示
す効果を有する。

１）同時送出要求レジスタにおける同時送出権示フラグ
あるいは保持メモリにおける状態表示フラグにより、同
時送出の要求に際し、主制御回路の時分割交換回路への
関与を最小限にすることができ、主制御回路をふくそう
させることなしに即時に、同時送出の制御ができる。

２）上記メモリ内の各種フラグと、同時送出要求の是非
の判定をする同時送出判定部とで行うため、同時送出の
即時性が向上する。

３）通話路の状況判定を時分割交換回路の保持メモリ内
で行うことができるので、通話路の設定の確実性が向上
する。

【図面の簡単な説明】

第１図は、本発明の時分割交換回路の構成図、第２図は
、第１図の回路の動作説明図、第３図は、従来の時分割
交換回路の構成図、第４図は、第３図の回路の動作説明
図である。 （１−１）　　・・入力ハイウェイ、（１−２）・通話
メモリ、（１−３）・・保持メモリ、（１−４）・・・
主制御回路、（１−５）・・・クロック・フレーム信号
生成部、（１−６）・・・出力ハイウェイ、（１−７）
・・・外部インタフェース部、（２−１）・・・同時送
出要求レジスタ、（２−２）・・・同時送出判定部。 特許出願人　松下電器産業株式会社 第２　図（ａ） 第２　図（ｂ） 第２　図（ｃ） 第２　図（ｄ） １示フラ２′ 第３図 第４区（ａ） ＴＳＯＴＳＩ　　　　ＴＳ２　　　　　　　　ＴＳ３１
ＨＷＯＡＯＢＯＣｏ　　二二二二丁ロアで］Ｈ寮Ｉ　　
　　ＡＩ　　　　ＢＩ　　　　Ｃ１二二二二［］丁］Ｈ
↓７ 第４区（ｂ） ＭＳＢ　　　　　　　　　ＬＳＢ 第４図（ｄ） 第４図（ｅ） Ｈ憩７

Claims (3)

【特許請求の範囲】
1. （１）デジタル電子交換機、ボタン電話機主装置が使用
   する端末間の音声あるいはデータの交換を行なう時分割
   交換回路において、メモリのフラグに同時送出の可否を
   判断させて同一情報を複数の端末へ同時に送ることを容
   易にした時分割交換回路。
2. （２）上記メモリは、状態表示フラグを有する保持メモ
   リと、同時送出指示フラグを有する同時送出要求レジス
   タとからなることを特徴とする特許請求の範囲第（１）
   項記載の時分割交換回路。
3. （３）上記同時送出要求レジスタは、端末の状態を示す
   状態表示フラグ（ビット）からなる状態表示フィールド
   と、同時呼出要求フラグ（ビット）と、送り先（音源）
   表示フィールドとからなることを特徴とする特許請求の
   範囲第（２）項記載の時分割交換回路。