JPH0139277B2 - - Google Patents
Info
- Publication number
- JPH0139277B2 JPH0139277B2 JP57188730A JP18873082A JPH0139277B2 JP H0139277 B2 JPH0139277 B2 JP H0139277B2 JP 57188730 A JP57188730 A JP 57188730A JP 18873082 A JP18873082 A JP 18873082A JP H0139277 B2 JPH0139277 B2 JP H0139277B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- memory
- read
- control memory
- communication path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 132
- 238000004891 communication Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 6
- 101100202882 Homo sapiens SELENOO gene Proteins 0.000 claims description 2
- 102100022022 Protein adenylyltransferase SelO, mitochondrial Human genes 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 102400000102 Eosinophil granule major basic protein Human genes 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 108010048134 estramustine-binding protein Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
(1) 発明の技術分野
本発明は時分割交換機における通話路制御方式
に関するものである。 (2) 技術の背景 一般に時分割交換方式における回路交換部は通
話路メモリと該通話路メモリへのランダムリード
またはランダムライトの制御を行なう制御メモリ
とより構成される。一例として第１図に時分割交
換機の構成図を示す。電話機端末PF。〜PFn-1
等の周辺装置からの通信情報は各端末を収容する
ハイウエイHW内のタイムスロツトに入れられ、
多重化装置MPXで多重化して交換機の通話路メ
モリSPMへ送られる。この通話路メモリSPMの
交換制御は読出し用制御メモリCMR、書込み用
制御メモリCMw等の制御メモリにより出力され
るアドレスAdにより書込み、あるいは読出しが
行なわれ、タイムスロツトの入替えが行なわれ
る。 即ち、第１図は通話路メモリ１段（Ｔ１段）の
構成例であり、時分割多重装置MPXにより時分
割多重化されたPCMデータは書き込み用制御メ
モリCMwより送られてくるアドレスにより通話
路メモリSPM上に書込まれる。また読出し用制
御メモリCMRより送られてくるアドレスに従い
通話路メモリSPM上より読出され、回線交換
（タイムスロツトの入れ換え）が行なわれ、多重
化分離化装置（DMPX）へ送出される。 ここで制御装置CCと端末間の制御信号の授受
の為に送出信号用メモリSSM及び受信信号用メ
モリRSMが用いられる。制御装置Ｃから端末へ
の制御データは一旦SSMに蓄積され、下りハイ
ウエイHWの特定チヤネルに挿入されて通話路メ
モリSPMに書込まれる。そして加入者回線の交
換と同様に制御モリCMからの回線交換指定に従
い各端末又は端末制御部へ制御データが送られ
る。 一方端末から制御装置CCへのデータ等は上り
ハイウエイHWの特定チヤネルに収容されて送ら
れ通話機メモリSPMに書込まれる。制御メモリ
CMからの回線交換指定に従つて該データは、受
信信号メモリRSMに蓄積され、制御装置CCより
読出され解析される。 従つて上記RSM，SSMに割当てられているチ
ヤネルの制御メモリ上のデータはシステムの初期
設定時に設定され維持管理されなければならな
い。 (3) 従来技術と問題点 かかる構成で、回線部とネツトワーク（あるい
は中央制御部）との間の情報の授受等は、時分割
ハイウエイ上の特定チヤネル（タイムスロツト）
を使用し、このチヤネルに対して固定的あるいは
半固定的な回線交換設定をCMを介して行なう方
式が一般にとられている。 この方式によれば、端末又は端末制御部の回路
（例えばリレー等）を初期設定するとか駆動制御
する場合とか、また端末又は端末制御部からの状
態情報を交換機側の制御装置にて把握する場合
に、この種非通話情報は、特定のチヤネルを用い
て端末或いは端末制御部と交換機側制御装置との
間で遺り取りが行われる。 このとき、通話路メモリを介して、端末側へ制
御情報を送り、また端末側からの状態情報を受信
するために、通話路メモリの特定エリア（特定の
チヤネルに対応）その送信或いは受信する情報を
設定する様に制御メモリCMに対し回線交換設定
を行う必要がある。 この設定は、例えば、１ハイウエイが32チヤネ
ル（タイムスロツト）とするとチヤネル０とチヤ
ネル16番目を制御信号用として割り当てる等固定
の設定値となり、一旦システム構成が確定すると
変更されるものではない。 従つて、制御メモリCMに設定された特定チヤ
ネル対応の情報は、システム構成の変更が生じな
いかぎり保持されていなければならない。 従つて制御メモリの特定のチヤネルに対応する
領域は、初期設定後、保持され、書込み制御等に
よる誤書込み（メモリ破壊）されないように監視
していなければならず、ハードウエア、ソフトウ
エアの両方の処理において負担となつている。 (4) 発明の目的 本発明の目的は、上記従来の問題点を除去する
ため、時分割交換機における制御メモリCMの半
固定的または固定的に使用される回線交換設定デ
ータ等を従来からある制御メモリCMと並列に設
置したメモリROMに記憶させ、ROM内に設け
た制御ビツトにより、一般端末（加入者電話機
等）使用のチヤネルと制御用等に使用される固定
あるいは半固定のチヤネルとを切分け、一般端末
の場合はCMと、制御用の場合にはROMメモリ
を使用し、通話路メモリを制御する方式を提供す
ることにある。 (5) 発明の構成 上記目的を達成するために、本発明は、制御装
置CCを端末あるいは端末制御装置PFとの間で受
信する制御信号を一般回線交換情報とともに通話
路メモリSPMに格納して回線交換する時分割交
換機において、前記通話路メモリへの書込み或い
は読出しアドレス情報を保持する前記制御装置か
らの書込み／読出し可能な制御メモリCMと、前
記通話路メモリへの書込み或いは読出しアドレス
情報を保持する読出し専用の制御メモリCMPと
を併設するとともに、前記制御装置の制御のも
と、前記書込み／読出し可能な制御メモリと前記
読出し専用の制御メモリとの何れかを選択する選
択手段CONT，SEL０と、前記読出し専用の制
御メモリには、前記選択手段より前記書込み／読
出し可能な制御メモリと前記読出し専用の制御メ
モリとを併用するときに前記読出し専用の制御メ
モリの内容を有効とするか否かを示す制御データ
部（EMBP）を有し、前記制御装置が前記書込
み／読出し可能な制御メモリと前記読出し専用の
制御メモリとの併用をを指示した場合には、前記
読出し専用の制御メモリ内の前記制御データ部の
内容に基づいて前記選択手段が、前記読出し専用
の制御メモリあるいは前記書込み／読出し可能な
制御メモリを選択し、選択された制御メモリによ
り前記通話路メモリへの書込み或いは読出しアド
レス情報を出力することを特徴とする。 (6) 発明の実施例 以下本発明を実施例によつて詳細に説明する。 第２図は本発明の概念図を示す。第２図におい
て制御メモリCMと並列に制御メモリCMPを備
えCMは読出し書込み自由であるが、CMPは読
出し専用で不揮発性のメモリROMであり、制御
メモリCMPには該メモリの有効無効を表示する
制御データ部ENBPがある。この制御データ部
ENBPの出力信号（有効信号）と、制御装置CC
から信号受信分配装置SRDを介して制御可能な
制御部CONTより出力される制御信号によりセ
レクタSELを起動しCM，CMPの入力選択を行
なう。尚本図では、シーケンシヤルライト／ラン
ダムリードの通話路メモリ制御を考え制御メモリ
CMW（第１図参照）はカウンタよりなり、シー
ケンシヤルCCよりの指示により制御可能とする
ための制御レジスタENBと該ENB、ENBPの選
択回路SEL１、制御部CCからのCM，CMP，
ENB，ENBPを選択制御可能とする制御レジス
タCNTR、各ゲート回路G1−G5，４−１セレク
タSELO等を備えている。 そこで通話路メモリSPMへのアドレス情報
（制御データ）を送出する際に制御装置CCより制
御レジスタCNTRへセツトする指示データによ
り次の３種類の制御が可能となる。 制御メモリCMP制御メモリCMの併用 制御メモリCMのみ使用 制御メモリCMPのみ使用 第３図は本発明の通話路メモリを制御する回路
部分の詳細構成図である。第２図と同様本図にお
いても、時分割交換機T1段（時間スイツチ１段
構成）のシーケンシヤルライト／ランダムリード
の構成の例を示し、通話路メモリSPMへのシー
ケンシヤルライト用及び制御メモリCMからのシ
ーケンシヤルロード用カウンターは公知として省
略してある。先に説明したように読出し専用のメ
モリCMPは、本発明にて新しく設けられた制御
メモリであり、端末或いは端末制御部と交換機の
制御装置との間で遺り取りされる制御信号等を特
定チヤネルを介して交換可能とするための制御デ
ータ（通話路メモリSPMを制御するデータ）が
格納される。この制御データは、従来設けられて
いる制御メモリCMにおいて設定されるデータと
同じであり、端末或いは端末制御部と交換機の制
御装置との間で遺り取りされる固定的／半固定的
な回線交換データを意味する。 即ち、制御メモリCMPに設定される制御デー
タは、書込み／読出し可能なメモリを用いる制御
メモリCMにおいて格納される制御データと同じ
ものであり、制御メモリCMに格納されるアドレ
スと同じアドレスに格納されている。また制御メ
モリCMPには制御メモリCMとの併用動作を行
なうときに、制御メモリCMPのデータを有効と
するか否か制御データ部ENBPとを備える。また
制御データ部ENBPの制御データを無視して制御
するか否か区別するために制御レジスタCNTR
の“２1，２0“２ビツト情報中２゜ビツトの値で
“０”をENBP、“１”をENBに対応付け、セレ
クタSEL１を制御するものとする。 制御レジスタCNTRに“10”が選定されてい
る場合； (イ) 制御メモリCMPの制御データ部ENBPが
“０”のとき、セレクタSEL０の入力が０１”
となり制御メモリCMPの内容が通話路メモリ
の読出しアドレスとなる。 (ロ) 制御データ部ENBPが“１”のとき、SEL０
入力が“00”となり制御メモリCMの内容が通
話路メモリの読出しアドレスとなる。制御レジ
スタCNTRに“01”が設定されている場合； (ハ) 制御レジスタENBが“０”のときセレクタ
SEL０の入力が“01”となり上記イと同じとな
る。 (ニ) 制御レジスタENBが“１”のときSEL０の
入力が“00”となり上記ロと同じとなる。制御
レジスタCNTRに“00”が設定された場合； (ホ) ENB，ENBPの内容に関係なく、SEL０入
力が“10”となり、制御メモリCMだけによる
制御となる。 制御レジスタCNTRに“11”が設定された場
合； (ヘ) ENB，ENBPの内容に関係なく、SEL０の
入力が“11”となり制御メモリCMPだけによ
る制御となる。 従つて表−１の如く制御されることになる。
に関するものである。 (2) 技術の背景 一般に時分割交換方式における回路交換部は通
話路メモリと該通話路メモリへのランダムリード
またはランダムライトの制御を行なう制御メモリ
とより構成される。一例として第１図に時分割交
換機の構成図を示す。電話機端末PF。〜PFn-1
等の周辺装置からの通信情報は各端末を収容する
ハイウエイHW内のタイムスロツトに入れられ、
多重化装置MPXで多重化して交換機の通話路メ
モリSPMへ送られる。この通話路メモリSPMの
交換制御は読出し用制御メモリCMR、書込み用
制御メモリCMw等の制御メモリにより出力され
るアドレスAdにより書込み、あるいは読出しが
行なわれ、タイムスロツトの入替えが行なわれ
る。 即ち、第１図は通話路メモリ１段（Ｔ１段）の
構成例であり、時分割多重装置MPXにより時分
割多重化されたPCMデータは書き込み用制御メ
モリCMwより送られてくるアドレスにより通話
路メモリSPM上に書込まれる。また読出し用制
御メモリCMRより送られてくるアドレスに従い
通話路メモリSPM上より読出され、回線交換
（タイムスロツトの入れ換え）が行なわれ、多重
化分離化装置（DMPX）へ送出される。 ここで制御装置CCと端末間の制御信号の授受
の為に送出信号用メモリSSM及び受信信号用メ
モリRSMが用いられる。制御装置Ｃから端末へ
の制御データは一旦SSMに蓄積され、下りハイ
ウエイHWの特定チヤネルに挿入されて通話路メ
モリSPMに書込まれる。そして加入者回線の交
換と同様に制御モリCMからの回線交換指定に従
い各端末又は端末制御部へ制御データが送られ
る。 一方端末から制御装置CCへのデータ等は上り
ハイウエイHWの特定チヤネルに収容されて送ら
れ通話機メモリSPMに書込まれる。制御メモリ
CMからの回線交換指定に従つて該データは、受
信信号メモリRSMに蓄積され、制御装置CCより
読出され解析される。 従つて上記RSM，SSMに割当てられているチ
ヤネルの制御メモリ上のデータはシステムの初期
設定時に設定され維持管理されなければならな
い。 (3) 従来技術と問題点 かかる構成で、回線部とネツトワーク（あるい
は中央制御部）との間の情報の授受等は、時分割
ハイウエイ上の特定チヤネル（タイムスロツト）
を使用し、このチヤネルに対して固定的あるいは
半固定的な回線交換設定をCMを介して行なう方
式が一般にとられている。 この方式によれば、端末又は端末制御部の回路
（例えばリレー等）を初期設定するとか駆動制御
する場合とか、また端末又は端末制御部からの状
態情報を交換機側の制御装置にて把握する場合
に、この種非通話情報は、特定のチヤネルを用い
て端末或いは端末制御部と交換機側制御装置との
間で遺り取りが行われる。 このとき、通話路メモリを介して、端末側へ制
御情報を送り、また端末側からの状態情報を受信
するために、通話路メモリの特定エリア（特定の
チヤネルに対応）その送信或いは受信する情報を
設定する様に制御メモリCMに対し回線交換設定
を行う必要がある。 この設定は、例えば、１ハイウエイが32チヤネ
ル（タイムスロツト）とするとチヤネル０とチヤ
ネル16番目を制御信号用として割り当てる等固定
の設定値となり、一旦システム構成が確定すると
変更されるものではない。 従つて、制御メモリCMに設定された特定チヤ
ネル対応の情報は、システム構成の変更が生じな
いかぎり保持されていなければならない。 従つて制御メモリの特定のチヤネルに対応する
領域は、初期設定後、保持され、書込み制御等に
よる誤書込み（メモリ破壊）されないように監視
していなければならず、ハードウエア、ソフトウ
エアの両方の処理において負担となつている。 (4) 発明の目的 本発明の目的は、上記従来の問題点を除去する
ため、時分割交換機における制御メモリCMの半
固定的または固定的に使用される回線交換設定デ
ータ等を従来からある制御メモリCMと並列に設
置したメモリROMに記憶させ、ROM内に設け
た制御ビツトにより、一般端末（加入者電話機
等）使用のチヤネルと制御用等に使用される固定
あるいは半固定のチヤネルとを切分け、一般端末
の場合はCMと、制御用の場合にはROMメモリ
を使用し、通話路メモリを制御する方式を提供す
ることにある。 (5) 発明の構成 上記目的を達成するために、本発明は、制御装
置CCを端末あるいは端末制御装置PFとの間で受
信する制御信号を一般回線交換情報とともに通話
路メモリSPMに格納して回線交換する時分割交
換機において、前記通話路メモリへの書込み或い
は読出しアドレス情報を保持する前記制御装置か
らの書込み／読出し可能な制御メモリCMと、前
記通話路メモリへの書込み或いは読出しアドレス
情報を保持する読出し専用の制御メモリCMPと
を併設するとともに、前記制御装置の制御のも
と、前記書込み／読出し可能な制御メモリと前記
読出し専用の制御メモリとの何れかを選択する選
択手段CONT，SEL０と、前記読出し専用の制
御メモリには、前記選択手段より前記書込み／読
出し可能な制御メモリと前記読出し専用の制御メ
モリとを併用するときに前記読出し専用の制御メ
モリの内容を有効とするか否かを示す制御データ
部（EMBP）を有し、前記制御装置が前記書込
み／読出し可能な制御メモリと前記読出し専用の
制御メモリとの併用をを指示した場合には、前記
読出し専用の制御メモリ内の前記制御データ部の
内容に基づいて前記選択手段が、前記読出し専用
の制御メモリあるいは前記書込み／読出し可能な
制御メモリを選択し、選択された制御メモリによ
り前記通話路メモリへの書込み或いは読出しアド
レス情報を出力することを特徴とする。 (6) 発明の実施例 以下本発明を実施例によつて詳細に説明する。 第２図は本発明の概念図を示す。第２図におい
て制御メモリCMと並列に制御メモリCMPを備
えCMは読出し書込み自由であるが、CMPは読
出し専用で不揮発性のメモリROMであり、制御
メモリCMPには該メモリの有効無効を表示する
制御データ部ENBPがある。この制御データ部
ENBPの出力信号（有効信号）と、制御装置CC
から信号受信分配装置SRDを介して制御可能な
制御部CONTより出力される制御信号によりセ
レクタSELを起動しCM，CMPの入力選択を行
なう。尚本図では、シーケンシヤルライト／ラン
ダムリードの通話路メモリ制御を考え制御メモリ
CMW（第１図参照）はカウンタよりなり、シー
ケンシヤルCCよりの指示により制御可能とする
ための制御レジスタENBと該ENB、ENBPの選
択回路SEL１、制御部CCからのCM，CMP，
ENB，ENBPを選択制御可能とする制御レジス
タCNTR、各ゲート回路G1−G5，４−１セレク
タSELO等を備えている。 そこで通話路メモリSPMへのアドレス情報
（制御データ）を送出する際に制御装置CCより制
御レジスタCNTRへセツトする指示データによ
り次の３種類の制御が可能となる。 制御メモリCMP制御メモリCMの併用 制御メモリCMのみ使用 制御メモリCMPのみ使用 第３図は本発明の通話路メモリを制御する回路
部分の詳細構成図である。第２図と同様本図にお
いても、時分割交換機T1段（時間スイツチ１段
構成）のシーケンシヤルライト／ランダムリード
の構成の例を示し、通話路メモリSPMへのシー
ケンシヤルライト用及び制御メモリCMからのシ
ーケンシヤルロード用カウンターは公知として省
略してある。先に説明したように読出し専用のメ
モリCMPは、本発明にて新しく設けられた制御
メモリであり、端末或いは端末制御部と交換機の
制御装置との間で遺り取りされる制御信号等を特
定チヤネルを介して交換可能とするための制御デ
ータ（通話路メモリSPMを制御するデータ）が
格納される。この制御データは、従来設けられて
いる制御メモリCMにおいて設定されるデータと
同じであり、端末或いは端末制御部と交換機の制
御装置との間で遺り取りされる固定的／半固定的
な回線交換データを意味する。 即ち、制御メモリCMPに設定される制御デー
タは、書込み／読出し可能なメモリを用いる制御
メモリCMにおいて格納される制御データと同じ
ものであり、制御メモリCMに格納されるアドレ
スと同じアドレスに格納されている。また制御メ
モリCMPには制御メモリCMとの併用動作を行
なうときに、制御メモリCMPのデータを有効と
するか否か制御データ部ENBPとを備える。また
制御データ部ENBPの制御データを無視して制御
するか否か区別するために制御レジスタCNTR
の“２1，２0“２ビツト情報中２゜ビツトの値で
“０”をENBP、“１”をENBに対応付け、セレ
クタSEL１を制御するものとする。 制御レジスタCNTRに“10”が選定されてい
る場合； (イ) 制御メモリCMPの制御データ部ENBPが
“０”のとき、セレクタSEL０の入力が０１”
となり制御メモリCMPの内容が通話路メモリ
の読出しアドレスとなる。 (ロ) 制御データ部ENBPが“１”のとき、SEL０
入力が“00”となり制御メモリCMの内容が通
話路メモリの読出しアドレスとなる。制御レジ
スタCNTRに“01”が設定されている場合； (ハ) 制御レジスタENBが“０”のときセレクタ
SEL０の入力が“01”となり上記イと同じとな
る。 (ニ) 制御レジスタENBが“１”のときSEL０の
入力が“00”となり上記ロと同じとなる。制御
レジスタCNTRに“00”が設定された場合； (ホ) ENB，ENBPの内容に関係なく、SEL０入
力が“10”となり、制御メモリCMだけによる
制御となる。 制御レジスタCNTRに“11”が設定された場
合； (ヘ) ENB，ENBPの内容に関係なく、SEL０の
入力が“11”となり制御メモリCMPだけによ
る制御となる。 従つて表−１の如く制御されることになる。
【表】
斯して、通話路メモリは通常加入者間の回線交
換では制御メモリCMを、制御データ等を制御装
置と端末あるいは端末装置等で交換する際には制
御メモリCMPを使用する等、使い分けることに
より、制御用に割当てられたタイムスロツトに使
用する固定〆半固定的アドレスをROM化でき、
従来のメモリ破壊の心配もなくなる。 尚、本発明の実施例では、制御メモリCMP内
に制御データ部ENBPを備え、さらに制御装置
CCより直接制御メモリCM，OMPを選択可能な
ように制御レジスタENB，CNTRを備えている
が、種々変形は考えられる。そこで本発明の最も
注目すべき点は、 第１に、従来の回線交換情報の設定において、
固定又は半固定スイツチング用の情報をも制御メ
モリ、特に書込み変更可能なメモリに設定したい
たのを、本発明では新らたに制御メモリCMPを
備え、このメモリCMPをROMメモリ等不揮発性
メモリとし、上記制御情報を格納するようにし、
メモリの構成としてはCMP，CMとも同構成
（但しCMの経時に変化するデータは異なる）と
したこと。 第２に制御メモリCMPと制御メモリCMとい
ずれのデータを有効とするかの選択手段をもたせ
たこと。 第３に制御メモリCMPと制御メモリCMの使
用、選択条件を種々変更可能なようにフレキシブ
ル性をもたせること。 にある。尚本発明は第１、第２を満足するもので
あれば、必らずしも第３項を必須とするものでは
ない。 (7) 発明の効果 以上説明したように、本発明によれば、端末或
いは端末制御装置と交換機側の制御装置との間で
特定チヤネルを用いて制御データ等の遺り取りを
する際に、該特定チヤネルに対応した通話路メモ
リのエリアに制御データを格納する制御におい
て、この通話路メモリを制御する制御メモリを従
来からある書込み／読出し可能な制御メモリに対
して、読出し専用の制御メモリと併設し、選択可
能としているので、仮に書込み／読出し可能な制
御メモリの特定チヤネルに対応したエリアが誤書
き込み等より破壊されても、その特定チヤネルの
制御は読出し専用の制御メモリを使用することに
より簡単な構成で正常処理を維持できる。 また制御メモリの選択切替も制御装置からの指
示により容易にできる。
換では制御メモリCMを、制御データ等を制御装
置と端末あるいは端末装置等で交換する際には制
御メモリCMPを使用する等、使い分けることに
より、制御用に割当てられたタイムスロツトに使
用する固定〆半固定的アドレスをROM化でき、
従来のメモリ破壊の心配もなくなる。 尚、本発明の実施例では、制御メモリCMP内
に制御データ部ENBPを備え、さらに制御装置
CCより直接制御メモリCM，OMPを選択可能な
ように制御レジスタENB，CNTRを備えている
が、種々変形は考えられる。そこで本発明の最も
注目すべき点は、 第１に、従来の回線交換情報の設定において、
固定又は半固定スイツチング用の情報をも制御メ
モリ、特に書込み変更可能なメモリに設定したい
たのを、本発明では新らたに制御メモリCMPを
備え、このメモリCMPをROMメモリ等不揮発性
メモリとし、上記制御情報を格納するようにし、
メモリの構成としてはCMP，CMとも同構成
（但しCMの経時に変化するデータは異なる）と
したこと。 第２に制御メモリCMPと制御メモリCMとい
ずれのデータを有効とするかの選択手段をもたせ
たこと。 第３に制御メモリCMPと制御メモリCMの使
用、選択条件を種々変更可能なようにフレキシブ
ル性をもたせること。 にある。尚本発明は第１、第２を満足するもので
あれば、必らずしも第３項を必須とするものでは
ない。 (7) 発明の効果 以上説明したように、本発明によれば、端末或
いは端末制御装置と交換機側の制御装置との間で
特定チヤネルを用いて制御データ等の遺り取りを
する際に、該特定チヤネルに対応した通話路メモ
リのエリアに制御データを格納する制御におい
て、この通話路メモリを制御する制御メモリを従
来からある書込み／読出し可能な制御メモリに対
して、読出し専用の制御メモリと併設し、選択可
能としているので、仮に書込み／読出し可能な制
御メモリの特定チヤネルに対応したエリアが誤書
き込み等より破壊されても、その特定チヤネルの
制御は読出し専用の制御メモリを使用することに
より簡単な構成で正常処理を維持できる。 また制御メモリの選択切替も制御装置からの指
示により容易にできる。
第１図は従来ある時分割交換機のシステム構成
図、第２図は本発明の通話路制御方式を説明する
概念図、第３図は本発明の通話路制御方式の一実
施例である詳細構成図である。 SPM；通話路メモリ、SSM；送信信号用メモ
リ、RSM；受信信号用メモリ、CM；制御メモ
リ、CMP；制御メモリ、CNTR；制御レジスタ、
CC；制御装置。
図、第２図は本発明の通話路制御方式を説明する
概念図、第３図は本発明の通話路制御方式の一実
施例である詳細構成図である。 SPM；通話路メモリ、SSM；送信信号用メモ
リ、RSM；受信信号用メモリ、CM；制御メモ
リ、CMP；制御メモリ、CNTR；制御レジスタ、
CC；制御装置。
Claims (1)
- 【特許請求の範囲】 １ 制御装置CCと端末あるいは端末制御装置PF
との間で送受信する制御信号を一般回線交換情報
とともに通話路メモリSPMに格納して回線交換
する時分割交換機において、 前記通話路メモリへの書込み或いは読出しアド
レス情報を保持する前記制御装置からの書込み／
読出し可能な制御メモリCMと、 前記通話路メモリへの書込み或いは読出しアド
レス情報を保持する読出し専用の制御メモリ
CMPとを併設するとともに、 前記制御装置の制御のもと、前記書込み／読出
し可能な制御メモリと前記読出し専用の制御メモ
リとの何れかを選択する選択手段CONT，SELO
と、 前記読出し専用の制御メモリには、前記選択手
段により前記書込み／読出し可能な制御メモリと
前記読出し専用の制御メモリとを併用するときに
前記読出し専用の制御メモリの内容を有効とする
か否かを示す制御データ部（ENBP）を有し、 前記制御装置が前記書込み／読出し可能な制御
メモリと前記読出し専用の制御メモリとの併用を
を指示した場合には、前記読出し専用の制御メモ
リ内の前記制御データ部の内容に基づいて前記選
択手段が、前記読出し専用の制御メモリあるいは
前記書込み／読出し可能な制御メモリを選択し、
選択された制御メモリにより前記通話路メモリへ
の書込み或いは読出しアドレス情報を出力するこ
とを特徴とする通話路メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18873082A JPS5979697A (ja) | 1982-10-27 | 1982-10-27 | 通話路メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18873082A JPS5979697A (ja) | 1982-10-27 | 1982-10-27 | 通話路メモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5979697A JPS5979697A (ja) | 1984-05-08 |
| JPH0139277B2 true JPH0139277B2 (ja) | 1989-08-18 |
Family
ID=16228770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18873082A Granted JPS5979697A (ja) | 1982-10-27 | 1982-10-27 | 通話路メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979697A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6110395A (ja) * | 1984-06-25 | 1986-01-17 | Nec Corp | 回線接続方式 |
| JPS61236297A (ja) * | 1985-04-12 | 1986-10-21 | Nec Corp | 時間スイツチ回路 |
| JPS63164551A (ja) * | 1986-12-25 | 1988-07-07 | Nec Corp | 時分割通話路スイツチ |
| JPS63220695A (ja) * | 1987-03-09 | 1988-09-13 | Nec Corp | 時分割回線交換機における半固定回線収容方式 |
| US5260937A (en) * | 1990-10-29 | 1993-11-09 | Dsc Communications Corporation | Power conserving technique for a communications terminal time slot interchanger |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730489A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Time-division memory system |
-
1982
- 1982-10-27 JP JP18873082A patent/JPS5979697A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5730489A (en) * | 1980-07-31 | 1982-02-18 | Fujitsu Ltd | Time-division memory system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5979697A (ja) | 1984-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4257119A (en) | PCM switching system for wide and narrow band signals | |
| US4935922A (en) | Packet data switch for transferring data packets from one or a plurality of incoming data links to one or a plurality of outgoing data links | |
| US7106760B1 (en) | Channel bonding in SHDSL systems | |
| JP3478555B2 (ja) | 加入者系ディジタル伝送装置 | |
| JPH0451105B2 (ja) | ||
| JPS598120B2 (ja) | デイジタルスイツチング装置 | |
| US5260937A (en) | Power conserving technique for a communications terminal time slot interchanger | |
| JPH08195757A (ja) | ディジタルデータ網用スイッチングデバイス | |
| EP0210798A2 (en) | Programmable data-routing multiplexer | |
| JPH0139277B2 (ja) | ||
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| JP2576377B2 (ja) | Ｉｓｄｎデータ通信端末装置 | |
| JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| JP3116938B2 (ja) | Ａｔｍ−ｐｏｎシステムにおけるｏｎｔの暗号化制御装置及びその制御方法。 | |
| JPS642319B2 (ja) | ||
| JP3123929B2 (ja) | データ蓄積再生システム | |
| KR890000843B1 (ko) | 타임 스위치의 인워드 동작회로 | |
| JP3202691B2 (ja) | Ｉｓｄｎインタフェース制御用ｌｓｉ | |
| JPH08221289A (ja) | 二重化系の制御システム | |
| JPH01270484A (ja) | ディジタル構内交換機 | |
| JPS60137197A (ja) | 通話路根定接続方式 | |
| JPH0151236B2 (ja) | ||
| JPH0834456B2 (ja) | 時分割多重化装置 | |
| JPH05344087A (ja) | 多重信号のクロスコネクト装置 | |
| JPS6211835B2 (ja) |