JPH02143623A - 時分割多重化通信装置の受信回路 - Google Patents
時分割多重化通信装置の受信回路Info
- Publication number
- JPH02143623A JPH02143623A JP29759688A JP29759688A JPH02143623A JP H02143623 A JPH02143623 A JP H02143623A JP 29759688 A JP29759688 A JP 29759688A JP 29759688 A JP29759688 A JP 29759688A JP H02143623 A JPH02143623 A JP H02143623A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memories
- received data
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 230000015654 memory Effects 0.000 claims abstract description 50
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000010187 selection method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は時分割多重化通信装置の受信回路に関する。
第２図は従来の時分割多重化通信装置の受信回路の一例
を示すブロック図である。
を示すブロック図である。
第２図において、周期的に受信されるフレーム中の特定
チャンネルのデータに注目すると、受信データ１１は比
較回路３０１とバッファレジスタ５０１に入力される。
チャンネルのデータに注目すると、受信データ１１は比
較回路３０１とバッファレジスタ５０１に入力される。
また、以前にメモリ１０１に書き込まれた受信データ１
１と同一チャンネルのデータ２１がメモリ１０１から読
み出されて比較回路３０１に出力される。比較回路３０
１ではメモリ１０１からのデータ２１と入力データ１１
との比較を行ない、変化がある時のみ比較回路３０１の
出力信号４１によりメモリ１０１を書込みモードに切り
替える。バッファレジスタ５０１は比較回路３０１での
データ比較が完了するまでの間、受信データ１１を一時
記憶する。こうしてメモリ１０１に書き込まれたデータ
は必要に応じて受信データ処理部により読み出される。
１と同一チャンネルのデータ２１がメモリ１０１から読
み出されて比較回路３０１に出力される。比較回路３０
１ではメモリ１０１からのデータ２１と入力データ１１
との比較を行ない、変化がある時のみ比較回路３０１の
出力信号４１によりメモリ１０１を書込みモードに切り
替える。バッファレジスタ５０１は比較回路３０１での
データ比較が完了するまでの間、受信データ１１を一時
記憶する。こうしてメモリ１０１に書き込まれたデータ
は必要に応じて受信データ処理部により読み出される。
ここで、メモリへのデータ書込みを、以前にメモリに書
き込まれたデータと新たに受信されたデータとを比較し
て変化がある時のみ行なうのは、フレーム毎に受信デー
タをメモリに書き込む方法ではメモリデータが更新され
る前に既にメモリに書き込まれているデータを受信デー
タ処理部が読み出す必要があり、受信データ処理部の処
理能率が落ちるので、これを防ぐためである。
き込まれたデータと新たに受信されたデータとを比較し
て変化がある時のみ行なうのは、フレーム毎に受信デー
タをメモリに書き込む方法ではメモリデータが更新され
る前に既にメモリに書き込まれているデータを受信デー
タ処理部が読み出す必要があり、受信データ処理部の処
理能率が落ちるので、これを防ぐためである。
上述した従来の時分割多重化通信装置の受信回路は、フ
レーム内にデータ長の長いチャンネルがあると、その最
大炎のデータを記憶することができるようにバッファレ
ジスタの容量を大きくする必要があるので、回路規模も
大きくなる。また、比較回路でデータ比較を行なってい
る間はメモリからは前フレームまでに書き込まれたデー
タが読み出されているため、受信データ処理部からメモ
リをアクセスすることができない。したがって、比較回
路で比較されるデータ長が長くなるほど受信データ処理
部にとってはメモリのアクセス禁止時間が大きくなると
いう欠点がある。
レーム内にデータ長の長いチャンネルがあると、その最
大炎のデータを記憶することができるようにバッファレ
ジスタの容量を大きくする必要があるので、回路規模も
大きくなる。また、比較回路でデータ比較を行なってい
る間はメモリからは前フレームまでに書き込まれたデー
タが読み出されているため、受信データ処理部からメモ
リをアクセスすることができない。したがって、比較回
路で比較されるデータ長が長くなるほど受信データ処理
部にとってはメモリのアクセス禁止時間が大きくなると
いう欠点がある。
〔課題を解決するための手段〕
本発明の時分割多重化通信装置の受信回路は、複数のチ
ャンネルから成るフレームにより構成された受信データ
を周期的に受信する時分割多重化通信装置の受信回路に
おいて、前記受信データを記憶する２つのメモリと、前
記２つのメモリから読み出したデータのいずれかを選択
する選択回路と、前記選択回路の出力データを前記受信
データと比較する比較回路と、前記比較回路の出力信号
を一時記憶して前記選択回路の選択及び前記２つのメモ
リの書込みと読出しのモード選択を行なうレジスタとを
備えることを特徴とする。
ャンネルから成るフレームにより構成された受信データ
を周期的に受信する時分割多重化通信装置の受信回路に
おいて、前記受信データを記憶する２つのメモリと、前
記２つのメモリから読み出したデータのいずれかを選択
する選択回路と、前記選択回路の出力データを前記受信
データと比較する比較回路と、前記比較回路の出力信号
を一時記憶して前記選択回路の選択及び前記２つのメモ
リの書込みと読出しのモード選択を行なうレジスタとを
備えることを特徴とする。
次に、本発明について第１図を参照して説明する。
第１図は本発明の時分割多重化通信装置の受信回路の一
実施例のブロック図である。
実施例のブロック図である。
２つのメモリ１０１，１０２は受信データ１１を記憶す
る。選択回路２０１はメモリ１０１゜１０２から読み出
したデータ２１．２２のいずれかを選択する。比較回路
３０１は選択回路２０１の出力′データ３１を受信デー
タ１１と比較する。
る。選択回路２０１はメモリ１０１゜１０２から読み出
したデータ２１．２２のいずれかを選択する。比較回路
３０１は選択回路２０１の出力′データ３１を受信デー
タ１１と比較する。
レジスタ４０１は比較回路３０１の出力信号４１を一時
記憶し、レジスタ４０１の出力信号５１により選択回路
２０１の選択及び２つのメモリ１０１．１０２の書込み
と読出しのモード選択を行なう。
記憶し、レジスタ４０１の出力信号５１により選択回路
２０１の選択及び２つのメモリ１０１．１０２の書込み
と読出しのモード選択を行なう。
続いて本実施例の動作について説明する。
まず、メモリ１０１と１０２はどちらか一方が書込みモ
ードの時、他方が読出しモードとなるように制御される
。そこで、今メモリ１０１が読出しモード、メモリ１０
２が書込みモードに制御されているとする。受信データ
１１は複数のチャンネルから成るフレームにより構成さ
れており、このフレーム内のあるチャンネルのデータが
受信されると、受信データ１１はメモリ１０２に書き込
まれると共に比較回路３０１に入力される。またこの時
、受信データ１１と同一チャンネルのデータで、前のフ
レーム迄にメモリ１０１に書き込まれたデータ２１がメ
モリ１０１から読み出されて選択回路２０１に入力され
る。選択回路２０１はメモリ１０１からのデータ２１を
選択するように制御され、このデータ２１は選択回路２
０１を経て比較回路３０１に入力される。比較回路３０
１では受信データ１１と選択回路２０１の出力データ３
１とを比較してデータに変化があるかどうかを調べる。
ードの時、他方が読出しモードとなるように制御される
。そこで、今メモリ１０１が読出しモード、メモリ１０
２が書込みモードに制御されているとする。受信データ
１１は複数のチャンネルから成るフレームにより構成さ
れており、このフレーム内のあるチャンネルのデータが
受信されると、受信データ１１はメモリ１０２に書き込
まれると共に比較回路３０１に入力される。またこの時
、受信データ１１と同一チャンネルのデータで、前のフ
レーム迄にメモリ１０１に書き込まれたデータ２１がメ
モリ１０１から読み出されて選択回路２０１に入力され
る。選択回路２０１はメモリ１０１からのデータ２１を
選択するように制御され、このデータ２１は選択回路２
０１を経て比較回路３０１に入力される。比較回路３０
１では受信データ１１と選択回路２０１の出力データ３
１とを比較してデータに変化があるかどうかを調べる。
比較回路３０１での比較結果４１はレジスタ４０１に一
時記憶される。
時記憶される。
ここでデータに変化が無い場合にはメモリ１０１．１０
２の読出し、書込みのモード及び選択回路２０１の選択
の仕方は変わらず、また変化が有る場合にはメモリ１０
１，１０２の読出し、書込みのモード及び選択回路２０
１の選択の仕方はすべて逆になる。したがって次のフレ
ームで同一チャンネルのデータが受信されたときには、
受信データはメモリ１０１に書き込まれると共に、メモ
リ２０２へ前フレーム迄に書き込まれたデータと比較さ
れることになる。
２の読出し、書込みのモード及び選択回路２０１の選択
の仕方は変わらず、また変化が有る場合にはメモリ１０
１，１０２の読出し、書込みのモード及び選択回路２０
１の選択の仕方はすべて逆になる。したがって次のフレ
ームで同一チャンネルのデータが受信されたときには、
受信データはメモリ１０１に書き込まれると共に、メモ
リ２０２へ前フレーム迄に書き込まれたデータと比較さ
れることになる。
以上説明したように本発明は、前フレーム迄に書き込ま
れたデータを読み出すためのメモリと受信データを書き
込むためのメモリとを分けることにより、受信データを
一時記憶するためのバッファレジスタを設ける必要がな
くなり、また受信データのメモリへの書込みとデータ比
較のためのメモリデータの読出しとが同時に行なわれる
ので、受信データ処理部にとってはメモリへのアクセス
禁止時間が短くなるという効果がある。
れたデータを読み出すためのメモリと受信データを書き
込むためのメモリとを分けることにより、受信データを
一時記憶するためのバッファレジスタを設ける必要がな
くなり、また受信データのメモリへの書込みとデータ比
較のためのメモリデータの読出しとが同時に行なわれる
ので、受信データ処理部にとってはメモリへのアクセス
禁止時間が短くなるという効果がある。
第１図は本発明の時分割多重化通信装置の受信回路の一
実施例のブロック図、第２図は従来例のブロック図であ
る。 １１・・・受信データ、３１・・・出力データ、１０１
゜１０２・・・メモリ、２０１・・・選択回路、３０１
・・・比較回路、４０１・・・レジスタ、５０１・・・
バッファレジスタ。
実施例のブロック図、第２図は従来例のブロック図であ
る。 １１・・・受信データ、３１・・・出力データ、１０１
゜１０２・・・メモリ、２０１・・・選択回路、３０１
・・・比較回路、４０１・・・レジスタ、５０１・・・
バッファレジスタ。
Claims (1)
- 複数のチャンネルから成るフレームにより構成された受
信データを周期的に受信する時分割多重化通信装置の受
信回路において、前記受信データを記憶する２つのメモ
リと、前記２つのメモリから読み出したデータのいずれ
かを選択する選択回路と、前記選択回路の出力データを
前記受信データと比較する比較回路と、前記比較回路の
出力信号を一時記憶して前記選択回路の選択及び前記２
つのメモリの書込みと読出しのモード選択を行なうレジ
スタとを備えることを特徴とする時分割多重・化通信装
置の受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29759688A JPH02143623A (ja) | 1988-11-24 | 1988-11-24 | 時分割多重化通信装置の受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29759688A JPH02143623A (ja) | 1988-11-24 | 1988-11-24 | 時分割多重化通信装置の受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02143623A true JPH02143623A (ja) | 1990-06-01 |
Family
ID=17848605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29759688A Pending JPH02143623A (ja) | 1988-11-24 | 1988-11-24 | 時分割多重化通信装置の受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02143623A (ja) |
-
1988
- 1988-11-24 JP JP29759688A patent/JPH02143623A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6526474B1 (en) | Content addressable memory (CAM) with accesses to multiple CAM arrays used to generate result for various matching sizes | |
| US5260937A (en) | Power conserving technique for a communications terminal time slot interchanger | |
| JPH02143623A (ja) | 時分割多重化通信装置の受信回路 | |
| US4937820A (en) | Method and apparatus for combining direct and indirect addressing schemes to multiplex further data with traffic data | |
| US5590279A (en) | Memory data copying apparatus | |
| US6405293B1 (en) | Selectively accessible memory banks for operating in alternately reading or writing modes of operation | |
| US7080222B1 (en) | Cellular telephone memory with backup memory interface | |
| JP3895569B2 (ja) | 通信データ格納アドレス取得回路 | |
| JPS62123870A (ja) | フアクシミリ装置の蓄積デ−タ管理方式 | |
| JPS58214942A (ja) | 記憶装置 | |
| JPH05334232A (ja) | Ｄｍａ転送制御装置 | |
| KR910006792B1 (ko) | 다이랙트 메모리 억세스 컨트롤러의 억세스 메모리 확장회로 | |
| JPH06103026A (ja) | メモリシステム | |
| JPS61246848A (ja) | 動作履歴記憶回路 | |
| JPS59165176A (ja) | 画像処理装置 | |
| JPS6035393A (ja) | 読出し専用メモリ | |
| JPS6186859A (ja) | バス選択装置 | |
| JPH05210566A (ja) | メモリ装置及びメモリのデータ読取り／書込み方法 | |
| JPS61164351A (ja) | エラステイツクストア回路 | |
| JPS63168720A (ja) | メモリバツフア装置 | |
| JPS614393A (ja) | 時間スイツチ回路 | |
| JPS59224944A (ja) | デ−タ転送方式 | |
| JPH03237858A (ja) | トーキ送出装置 | |
| JPH08161220A (ja) | メモリアクセス制御装置 | |
| JPH04342339A (ja) | ランダムアクセス可変長ｆｉｆｏメモリ |