JPS63168720A - メモリバツフア装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、２つの装置間に置かれてデータの受は渡しを
待時間なしで行うメモリバッファ装置に関するものであ
る。

（従来の技術） 従来のメモリバッファ装置の一例を第３図に示す。

第３図においてデータはデータ書込側装置１からメモリ
２へ書込まれ、データ読出側装置４へ読出される。

このとき読出側装置４は書込側装置１からのデータがメ
モリ２の中にそろうまで待たされ、書込データがそろっ
たときデータの読出しを開始し。

書込側装置１は読出側装置４がメモリ２内のデータをす
べて読出すまで待たされ、読出側装置４がメモリ２から
データの読出しを終了すると書込側装置１はメモリ２に
データの書込みを開始し、以下上記の動作を繰返し実行
する。

（発明が解決しようとする問題点） すなわち従来は書込側と読出側の装置が互に相手側の装
置がメモリを使用中は必ず待たされるので、データの受
渡し時間が長くなるという問題がある。

本発明は上述のような待ち時間を無くして受渡し時間を
短縮する能率的なメモリバッファ装置を提供することを
目的としている。

〔発明の構成〕

（問題を解決するための手段と作用） 本発明は、複数のメモリを設け、書込側装置と読出側装
置が同時に別々のメモリをアクセスし、それぞれアクセ
スが終了したときに次のメモリをアクセスするようにす
る。

このため少くとも３個のメモリを設けると共にそれぞれ
の装置がアクセスすべきメモリを選択するメモリ切換ゲ
ートと、メモリ切換ゲートを制御する切換制御回路を設
けている。

書込側装置と読出側装置にはそれぞれに接続さけたメモ
リ切換ゲートを通して異るメモリが割当てられる。

書込みまたは読出しが終了すると、その時点でアクセス
の終了したメモリと相手側装置がアクセスしているメモ
リを除く残りのメモリの中から、書込側は最も古いデー
タが書かれたメモリを、読出側は最新のデータが書かれ
ているメモリをアクセスするように切換制御回路からの
信号によってメモリ切換ゲートが切換えられ、これによ
って待時間なしにデータの受渡しが行われる。

（実施例） 本発明の一実施例を第１図に示す。

第１図はメモリが３個の場合であり、書込側装置ｌｌ、
メモリ２−１．２−２．２−３、データを書込む１つの
メモリをメモリ２−１．２−２．２−３の中から選択す
るメモリ入力切換ゲート３゜読出側装置４に読出される
１つのメモリをメモリ２−１．２−２．２−３の中から
選択するメモリ出力切換ゲート５、および上記２つのメ
モリ切換ゲート３，５を制御する切換制御回路６とで構
成されている。

以下本発明の動作を第２図に示すタイミングチャートを
参照して説明する。

Ｔ２１．　Ｔ２２．　Ｔ２３はそれぞれメモリ２−１．
２−２．２−３をアクセスするタイミングであり、Ｗは
書込みを、Ｒは読出しを示している。

まず、書込側装置１からメモリ２−１に対して書込みを
始める。

メモリ２−１への書込みが終了すると、切換制御回路６
からの信号によってメモリ入力切換ゲート３はメモリを
２−１から２−２に切換える（時点ａ）。

このときから読出側装置４が読み出しを始めると、最新
データはメモリ２−１に格納されているので、メモリ出
力切換ゲート５は切換制御回路からの信号によってメモ
リ２−１を選択する（時点ｂ）。

メモリ２−２への書込みが終了すると、メモリ２−１は
読出し中なので、切換制御回路６の信号によってメモリ
２−３が選択され、メモリ２−３に対してデータの書込
みが開始される（時点ｃ）。

メモリ２−１からの読出しが終了すると、このときメモ
リ２−２がアクセスされていないので、メモリ２−２か
らデータの読出しが開始される（時点ｄ）。

メモリ２−３への書込みが終了すると、このときメモリ
２−２は読出し中なので、メモリ２−１へメモリの書込
みが開始される（時点ｅ）。

メモリ２−１への書込みが終了したとき、メモリ２−２
はまだ読出し中なので、メモリ２−３に対して書込みが
開始される（時点ｆ）。

メモリ２−２からの読出しが終了すると、メモリ２−３
に対して書込み中なのでメモリ２−１から読出しが開始
される（時点ｇ）。

メモリ２−３に対する書込みが終了すると、メモリ２−
１は読出し中なので、メモリ２−２に対して書込みが開
始される（時点ｈ）。

メモリ２−１からの読出しが終了すると。メモリ２−２
は書込中なのでメモリ２−３から読出しが開始される（
時点ｉ）。

メモリ２−２への書込みが終了すると、このときメモリ
２−３から読出し中なので、メモリ２−１に対して書込
みが開始される（時点ｊ）。

このようにして切換制御回路は３個のメモリを読出しま
たは書込みの終了タイミングに応じて順次選択するよう
にメモリ切換ゲートを制御しているので、データの書込
みと読出しが待時間なしに連続的に行われる。

上記実施例はメモリの数が３個の場合であるが、４個以
上の場合にも同様な動作が行われる。

（発明の効果〕 以上説明したように本発明によれば、書込側と読出側の
２つの装置間に置かれたメモリバッファ装置において、
相手側の装置がメモリをアクセス中にも待たされること
がなくなり、読出側の装置は常に最新のデータを待時間
なしに読出すことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図はその
動作を示すタイミングチャート図、第３図は従来のメモ
リバッファ装置の一例を示す構成図である。 １・・・書込側装置　　　２・・・メモリ３・・・メモ
リ入力切換ゲート ４・・・読出側装置　５・・・メモリ出力切換ゲート６
・・・切換制御回路 代理人　弁理士　則　近　憲　佑 同　　王侯弘文 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 書込側装置と読取側装置との間に置かれてデータの受渡
   しを行うメモリバッファ装置において、書込みごとにデ
   ータを更新する少くとも３個のメモリと、上記書込側装
   置および読取側装置をそれぞれ異るメモリにアクセスさ
   せる２つのメモリ切換ゲートと、上記書込側装置が１つ
   のメモリへの書込みを終ったときはこれを現在アクセス
   中でなく且つ最も古いデータが書込まれているメモリに
   アクセスさせると共に上記読出側装置が１つのメモリか
   らの読出しを終ったときはこれを現在アクセス中でなく
   且つ最も新しいデータが書込まれているメモリにアクセ
   スさせるように上記２つのメモリ切換ゲートを制御する
   切換制御回路を備えたことを特徴とするメモリバッファ
   装置。