JPS62287798A - 時分割通話路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は９時分割通話路に関し、特に通話路を冗長構成
にすることなく、通話路メモリの使用効率を１００％に
して、かつ通話路メモリを低速で書き込むことが可能な
時分割通話路に関するものである。

〔従来の技術〕

ディジタル交換機における通話路は、タイムスロットの
入替え機能を持つ時間スイッチ（Ｔスイッチ）が基本と
なっており、音声情報ビット列群の曹き込み、記憶、読
み呂しのできるメモリ素子により入替えが行われる。時
間スイッチは１通話路メモリと保持メモリと順次書き込
みカウンタから構成される。通話路メモリは、ハイウェ
イの多重変分に当るディジタル符号化された音声情報を
格納する機能を有し、順次書き込みカウンタ２は、通話
路メモリの書き込み番地（読み出し番地）を指定する機
能を有し、保持メモリ４は１通話メモリに対しディジタ
ル符号化した音声情報を順番に読み出す（書き込む）機
能を有している。

第３図は、従来の時分割通話路の構成図であり、第４図
は第３図における動作タイムチャートである。

第１図において、１は入力データハイウェイ。

２は順次書き込みカウンタ、３は通話路メモリ、４は保
持メモリ、５は出力デ・〜タハイウエイ、６は入力デー
タラッチ、７は出力データラッチである。

入力データハイウェイ１上を直列伝送されたデータは、
入力データラッチ６にラッチされた後、通話路メモリ３
に対して、順次書き込みカウンタ２で指示されるアドレ
スに書き込まれる。次に。

保持メモリ４で指示されたアドレスに基づき、通話路メ
モリ３に書き込まれているデータを、任意のアドレスよ
り読み出し５出力データラツチにラッチした後、出力デ
ータハイウェイ５上のあるタイムスロットに送出する。

このことにより、入力データハイウェイ１上のあるタイ
ムスロットのデータを、出力データハイウェイ５上の任
意のタイムスロットに交換接続することが可能である。

第４図では、入力データハイウェイ１上のチャネル＃１
のデータＡを、出力データハイウェイ５上のチャネル＃
ｍに交換接続する場合を示している。伝送されたデータ
Ａは、通話路メモリ３のカウンタ２で指示されたアドレ
スに書き込まれ（Ｗ）、次の周期の同じアドレスから読
み出された後（Ｒ）、出力ハイウェイ５に出力されると
き、保持メモリ４に記憶されたアドレスｍに送出される
。

なお、データＡを通話路メモリ３に書き込む同じタイム
スロットで、他のデータの読み出しが行われるとともに
、データＡを通話路メモリ３から読み出す同じタイムス
ロットで、池のデータの書き込みが行われる。

〔発明が解決しようとする問題点〕

このように、従来の時分割通話路の構成では、データハ
イウェイ上の１タイムスロツト時間に１つのデータを書
き込み、かつ読み出しができるような高速動作が可能な
通話路メモリが必要となる。

本発明の目的は、このような従来の問題を改善し、通話
路メモリを冗長構成にすることなく５通話路メモリの香
き込み速度を１／２に緩和できる時分割通話路を提供す
ることにある。

〔問題点を解決するための手段〕

上記目的を達成するため、本発明の時分割通話路は、デ
ータの書き込み、読み出しを行う通話路メモリと、該通
話路メモリの読み出し番地を指定する保持メモリと、該
通話路メモリに順次データを書き込むための順次書き込
みカウンタとを有する時分割通話路において、２つのバ
ンクに分割された通話路メモリを有し、該２つのバンク
に対して、１タイムスロツトごとに交互に書き込みを行
い、書き込みしていない他方のバンクでは、書き込みの
２倍の速度で読み出しを行い、任意の箇所では、次の出
力タイニス０ツトデータを先行的に読み出すごとに特徴
がある。

〔作　　用〕

本発明においては２通話路メモリを２つのバンクに分割
し、書き込みと読み出しを１タイムスロツト時間ごとに
交互に行う、つまり入力データハイウェイ」−の奇数タ
イムスロットのデータと、偶数タイムスロツ（−のデー
タを交互に別個のバンクに書き込み、読み出しは書き込
みを行っていないバンクより、書き込み速度の２倍の速
度で行う。

このように、従来に比べて、書き込み方法と書き込み速
度が異なるため、通話路メモリへの書き込み動作速度が
緩和できるとともに、スループットの大きな時分割交換
機を実現することができる。

〔実施例〕

以下、本発明の実施例を１図面により詳細に説明する。

第１図は、本発明の一実施例を示す時分割通話路の構成
図であり、第２図１±第１図における交換パターンのタ
イミングチャートである。

第１図において、１は入力データハイウェイ、２は順次
書き込みカウンタ、３−１．３−２は２つのバンクに分
割された通話路メモリ、４は保持メモリ、５は出力デー
タハイウェイ、６は入力子。

−タラッチ、７−１．．７−２．７−３．７−４は出力
データレジスタ、８は１タイムスロッ１−ごとに入力デ
ータを振り分ける振り分は装置、９はセレクタ、１０７
１．１０−２は杏ぎ込みハイウェイ、１１−１．１１−
２は読み出しハイウェイである。

第２図により２第１図の時分割通話路の動作原理を説明
するつ 入力データハイウェイ１上を直列伝送されたあるデータ
は、入力データラッチ６にラッチされた後、振り分は装
置８によりタイムスロット番号が奇数のときにはハイウ
ェイ１０−１を通して奇数データ用通話路メモリのバン
ク３−１に、また偶数のときにはハイウェイ１０−２を
通して偶数データ用通話路メモリのバンク３−２に、そ
れぞれ香キ込まれる。この通話路メモリ上のアドレスは
、順次書き込みカウンタ２により順次書き込まれる。

第２図の場合、入力データハイウェイ１上のデータ列Ａ
、Ｂ、Ｃ，Ｄ・・・は、奇数データＡ、Ｃ。

Ｅ、Ｇ・・・が書き込みハイウェイ１０−１を通り通話
路メモリ３−１に、また偶数データ１３．Ｄ。

Ｆ、Ｈ・・・が書き込みハイウェイ１ｏ−２を通り通話
路メモリ３−２に、それぞれ書き込まれる。

次に、読み出しの場合には、保持メモリ４の制御により
読み出されるが、ハイウェイの１タイムスロット時間を
２つに分割し、前半と後半に分けて２回読み出しを可能
にする。読み出されたデータは、読み出しハイウェイ１
１−１．１１−２を通り、出力データレジスタ７−１．
７−２．７−３．７−４にそれぞれランチされた後、セ
レクタ９により選択され、出力データハイウェイ５に送
出される。

第２図では、入力データ（Ａ、Ｂ、Ｃ，Ｄ、Ｅ。

Ｆ、Ｇ、Ｈ，Ｉ）を出力データ（Ｐ’　、Ｅ’　、ｆ（
’　。

Ｂ、Ａ、Ｃ，Ｄ、Ｉ）に交換接続する場合のタイミング
チャートが示されている。ここで、ダッシュ記号（′）
は１つ前のフレームデータであることを示し、点（・）
は空きデータを示している。タイムスロット番号の奇数
のデータ（Ａ、Ｃ，Ｅ、Ｇ。

■）は、書き込みハイウェイ１０−１を通り、通話路メ
モリ３−１に、タイムスロット番号偶数のデータ（Ｂ、
Ｄ、Ｆ、Ｈ）は、書き込みハイウェイ１０−２を通り、
通話路メモリ３−２に、それぞれ書き込まれる。出力ハ
イウェイの交換データは、タイムスロット＃ゴにＦ、＃
２にＥ、＃３にＨ・・・・と交換接続されるわけである
が、Ｆは偶数用通話路メモリ３−２に書き込ま九、第２
図の読み出しハイウェイ１１−２に示すタイミングでタ
イムスロットの前半に読み出されて、出力ハイウェイ５
に送出される。Ｅも同じように、前半に読み出され、出
力ハイウェイ５に送出される。続いて、１−ｆ、Ｂと読
み出される。この場合、Ｈは偶数用通話路メモリ３−２
の読み出しタイミングのタイムスロットに読み出される
が、Ｂは偶数用通話路メモリ３−２に書き込まれており
、続けて偶数用通話路メモリ３−２を読み出さなければ
ならない。

そのため、Ｈを読み出したタイムスロットの後半でＢを
読み出し、予め出力データレジスタ７−４にストアして
おく。次のタイミングのタイムスロット前半では、通話
路メモリのデータをどこも読み出さず、後半でＡを読み
出す。

Ｃ，Ｉ、Ｄは、それぞれタイムスロットの前半で読み出
される。このようにして、第２図に示すように、出力レ
ジスタ７−１には、Ｅ　ｌ、・、Ｃ１■が順次格納され
、出力レジスタ７−２には、・。

Ａ、・、・、が順次格納され、出力レジスタ７−３には
、Ｆ　／　、　Ｔ（／、・ＩＤＩ　　・、が順次格納さ
れ、出力レジスタ７−４には、・ＩＢ＋　　・、・。

が順次格納される。そして、セレクタ９により選択され
て、出力ハイウェイ５にはタイムスロット＃１〜＃８に
、Ｆ’　、Ｅ’　、Ｈ’　、Ｂ、Ａ、Ｃ。

Ｄ、Ｉの順序で送出される。

このように、読み出しのタイミングにおいて、タイムス
ロット時間の前半はその出力タイムスロット用の読み出
しに用い、後半は次の出力タイムスロット用の読み出し
に用いる。

第２図に示すように、基本構成で時分割スイッチを構成
する場合に比べて、通話路メモリの書き込み速度を１／
２に低下させることができる。このように、本実施例で
は、３Ｍ話路メモリを冗長にすることもなく２通話路メ
モリに対する書き込み動作速度を緩和することができる
ので、スルーブツトを大きくできる。また、現在の超高
速ＲＡ　Ｍにおいては、書き込み速度が読み出し速度に
比べて遅いが、このようなＲＡＭを用いて通話路を構成
するときには、極めて有効である。

〔発明の効果］ 以上説明したように、本発明によれば、従来の時分割通
話路の通話路メモリを冗長にすることなく、通話路メモ
リの欄成と読み出しを先行的に行うことにより１通話路
の使用効率を１００％にして、かつ書き込み速度を低速
、つまり緩和することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す時分割通話路の構成図
、第２図は第１図の動作を説明するためのタイムチャー
ト、第３図は従来の時分割通話路の構成図、第４図は第
３図の動作タイムチャートである。 に入力データハイウエイ、２：順次書き込みカウンタ、
３：通話路メモリ、４：保持メモリ。 ５：出力データハイウェイ、６：入力データハイウニイ
、７は出力データハイウェイ、８は振り分は装置、９：
セレクタ、ｉｏｎｇき込みハイウェイ、１１：読み出し
ハイウェイ。 第　　　１　　　図 第　　　３　　　図 第　　　Φ　　　図

Claims (1)

【特許請求の範囲】
1. １、データの書き込み、読み出しを行う通話路メモリと
   、該通話路メモリの読み出し番地を指定する保持メモリ
   と、該通話路メモリに順次データを書き込むための順次
   書き込みカウンタとを有する時分割通話路において、２
   つのバンクに分割された通話路メモリを有し、該２つの
   バンクに対して、１タイムスロットごとに交互に書き込
   みを行い、書き込みしていない他方のバンクでは、書き
   込みの２倍の速度で読み出しを行い、任意の箇所では、
   次の出力タイムスロットデータを先行的に読み出すこと
   を特徴とする時分割通話路。