JPH024021B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、プロセスその他のコンピユータ制御
装置の入出力データを、メモリを有する複数個の
中央装置を具えるプロセツサシステムに転送する
入出力データ転送方法に関するものである。

プロセス或いは複雑なコンピユータ制御装置、
例えばクレーンや全設備の種々の制御システムで
あつてコンピユータによつて制御されるものにお
いては、種々のタスクを複数の異なる中央装置に
分け与えるのが好ましい。同様にコンピユータ制
御装置の一部分或いは全部の種々の制御も細分す
るのが好ましい。これによりプログラミングが容
易となり、クリアシステムの使用および変更が容
易となる。本明細書において、解釈上の問題が生
じないようにする為に“コンピユータ”、“中央装
置”および“プロセツサ”の意味を明確に規定す
る。コンピユータとは補助装置を有する１個また
は数個の中央装置より成る構成要素（コンテイテ
イ）を意味し、中央装置は補助装置を有する１個
または数個のプロセツサより成る。前述した制御
システムにおいては、プロセツサからの同一の入
出力データすなわちコンピユータ制御装置の状態
に関するデータをしばしば２つ或いはそれ以上の
中央装置が所定の時間に必要とする。例えば全く
同一のリミツトスイツチを作動させるデータを１
個または数個の中央装置が必要とし、制御を適当
に処理するようにする場合がある。

従来では、必要とするすべての入出力データ
を、これらデータを必要とするすべての中央装置
に直接供給するか、中央装置をある種のデータ転
送バスにより互いに接続するか、或いは別個の入
力／出力プロセツサ（以後Ｉ／Ｏプロセツサと称
する）を用いてすべての中央装置が必要とするす
べてのデータを受けるようにすることにより制御
システムにおける上述した問題を解決している。
しかしこれらの解決法の場合欠点がある。すなわ
ち、入出力データをすべての中央装置に直接供給
する場合、これらのすべてに対し同様な入出力回
路を設ける必要がある。従つて製造費が嵩み、し
かも回路を複雑とする。各入出力データをただ１
つの中央装置に供給し、データ転送バスを用いる
場合にはこれらの製造費は廉価となるも、中央装
置間のインタフエースの問題が生じ、これにより
価格が増大し、しばしばバスにより作動が遅くな
るという欠点があある。またＩ／Ｏプロセツサを
用いる場合には、余分な価格としてＩ／Ｏプロセ
ツサ自体の価格があり、しかも数個の中央装置が
ある場合に主として作動速度に関する中央装置と
Ｉ／Ｏプロセツサとの間のインタフエースの問題
がある。このようなインタフエースの問題を解決
する為に、DMA（直接メモリアクセス）技術す
なわち従来からのＩ／Ｏ技術が用いられている。

本発明の方法および装置の目的は、上述した欠
点を除去し、プロセスおよび複雑な装置に対する
信頼しうる制御システムであつて製造費が廉価な
ものを提供せんとするにある。

本発明は、内部メモリを有する複数個の中央装
置を具えるデータプロセツサシステムであつて、
このデータプロセツサシステムが更に、対応する
中央装置と接続している複数個のＩ／Ｏメモリ
と、前記のデータプロセツサシステムおよびその
外部位置間で入出力データをカツプリングする１
つのマツチング装置と、このマツチング装置およ
び各Ｉ／Ｏメモリ間を接続するデータバスと、前
記のマツチングユニツトおよび各Ｉ／Ｏメモリに
タイミング信号を供給するＩ／Ｏ複写装置とを具
えており、各Ｉ／Ｏメモリは前記のＩ／Ｏ複写装
置のタイミング信号に応答してデータに対するア
ドレスを生じるアドレス発生手段を有している当
該データプロセツサシステムと入出力データを転
送する入出力データ転送方法において、各中央装
置に対する入出力データを別々のＩ／Ｏメモリに
記憶させ、これによりそれぞれの中央装置の入出
力データをこれらのそれぞれのＩ／Ｏメモリによ
り分離させ、前記のマツチング装置と各Ｉ／Ｏメ
モリとの間の入出力データの転送工程を前記の
Ｉ／Ｏ複写装置のタイミング信号に応答して行な
うことを特徴とする。

本発明によればＩ／Ｏバスによりこれに接続さ
れた中央装置をロードすることがなく、しかも１
本のバスに接続しうる中央装置の個数はバスの電
気的なローテイング容量によつて制限されるだけ
であるという利点が得られる。更に、入出力回路
を増大させる必要がないという利点も得られる。
また本発明による方法を実施する装置の製造費は
廉価となるという利点も得られる。

本発明の実施例においては、Ｉ／Ｏ複写装置に
より入力マルチプレクサからの入力データを各中
央装置の入力メモリ区分に同時に複写し、且つ各
中央装置の出力ブロツクを出力メモリと他の中央
装置の対応するブロツクとの双方に同時に複写す
るのが有利である。この場合、中央装置により行
なわれるデータ処理プロセスの同期が容易となる
利点が得られる。その理由は、Ｉ／Ｏ複写装置が
すべてのＩ／Ｏメモリにおけるデータを同時に更
新する為である。

本発明の他の例では、Ｉ／Ｏ複写装置はプロセ
ツサシステムが作動している間中断なくデータ転
送を行なうようにするのが有利である。この場
合、特に妨害による出力回路の状態の反転が自動
的に補正されるという利点が得られる。

本発明の更に他の例では、Ｉ／Ｏメモリへの入
力データの更新とＩ／Ｏメモリからの出力データ
の更新とを中央装置をロードすることなく完全に
行なうのが好ましい。このようにすることによ
り、１つの中央装置に複数本のＩ／Ｏバスを設け
ることができ、これらのバスによりこの中央装置
をロードしないという上述したすべての利点が得
られる。

本発明の更に他の例では、マツチング装置と
Ｉ／Ｏメモリとの間のデータ転送１，…，ｎビツ
トの直列モードで並列に行なうのが好ましい。

本発明の更に他の例では、複写事象におけるデ
ータのアドレシングを、Ｉ／Ｏ複写装置によつて
同期される別個のアドレスカウンタを有するＩ／
Ｏメモリおよびマツチング装置に対し行なうのが
好ましい。本例とその前の例とに共通の利点は
Ｉ／Ｏバスを細くしうるという利点が得られる。
その理由は、このＩ／Ｏバスでアドレスデータを
転送する必要がない為である。更に、細いバスお
よびその許容しうる低速性の結果として、バスお
よびこれに接続された中央装置を比較的容易に電
気的に分離しうる為、製造費が廉価となる。

本発明の更に他の例では、インタフエースのタ
イミングを中央装置のタイミングから分離するの
が好ましい。この場合、Ｉ／Ｏバスが可成りのイ
ンタフエース誤差を許容しうるようになるという
利点が得られる。その理由は、可成りゆつくりし
た信号を許容しうるようになる為である。

また、本発明は上述した方法を実施する装置に
も関するものである。

本発明は、内部メモリを有する複数個の中央装
置を具えるプロセツサシステムと入出力データを
転送する入出力データ転送装置であつて、前記の
プロセツサシステムおよびその外部位置間でデー
タをカツプリングする１つのデータマツチング装
置と、複数個のＩ／Ｏメモリであつて各Ｉ／Ｏメ
モリは各中央装置とそれぞれ関連している当該
Ｉ／Ｏメモリと、各Ｉ／Ｏメモリをそれぞれ中央
装置に接続するローカルバス手段と、タイミング
および制御信号を発生するＩ／Ｏ複写装置と、前
記の複写装置と前記のデータマツチング装置と各
Ｉ／Ｏメモリとを相互接続するメインバスとを具
える入出力データ転送装置において、各Ｉ／Ｏメ
モリが前記の複数個の中央装置の対応するメモリ
区分のデータを記憶する為に割当てられた個々の
メモリ区分を有し、入力データと出力データとの
双方が前記の複写装置のタイミング信号に応答し
て前記のマツチング装置と各Ｉ／Ｏメモリのメモ
リ区分との間および各中央装置と当該中央装置に
関連するＩ／Ｏメモリを除く各Ｉ／Ｏメモリのメ
モリ区分との間で同時に転送されるようになつて
いることを特徴とする。かかる本発明装置によれ
ば、Ｉ／Ｏバスによりこれに接続された中央装置
をロードしないという利点が得られる。更に、中
央装置は通常のメモリ読取り／書込み作動により
すべての入力を読取つたり、すべての出力を書込
んだりすることができるという利点が得られる。
更に、中央装置はＩ／Ｏメモリからのすべての状
態を読取ることもできる。更に、コンピユータ制
御装置の価格が廉価となる利点が得られる。例え
ば、簡単なＩ／Ｏ複写装置を使用することは、従
来使用されている複雑なＩ／Ｏプロセツサを使用
する場合よりも可成り有利である。

図面につき本発明を説明する。

本発明による回路においては極めて簡単なＩ／
Ｏ（入出力）プロセツサ（以後Ｉ／Ｏ複写装置と
称する）１を用い、この複写装置により入力端子
および出力端子からのデータをＩ／Ｏメモリ３お
よび入出力データマツチング装置２との間で転送
する。データ転送は共通Ｉ／Ｏバス６に沿つて内
部（ローカル）メモリ５を有するすべての中央装
置４と入出力データマツチング装置２との間で行
なわれる。Ｉ／Ｏバスから中央装置４への接続は
各中央装置４自体のいわゆるＩ／Ｏメモリ３を介
して行なわれ、このＩ／Ｏメモリ３はローカスバ
ス７によつてその中央装置４に接続する。Ｉ／Ｏ
バス６は、中央装置４のＩ／Ｏメモリ３を用いる
ことによりＩ／Ｏバス６の作動に影響を及ぼさな
い程度に少ない頻度で駆動し、中央装置４と同期
させる。

Ｉ／Ｏ複写装置１はＩ／Ｏメモリ３への入力お
よびＩ／Ｏメモリ３からの出力を常に複写する。
換言すれば、Ｉ／Ｏ複写装置は常に同一ループを
経て実行している。複写事象（イベント）自体は
第２図に示す。Ｉ／Ｏ複写装置（第２図には図示
せず）は１ワードのすべての入力データを同時に
入力マルチプレクサ１１からすべての中央装置４
のＩ／Ｏメモリ３へ、より正確に言えばＩ／Ｏメ
モリ３の入力メモリ区分１６へ複写する。１ワー
ドはｎ（ｎは正の整数）ビツトを有する。従つて
すべての中央装置４はこれらのＩ／Ｏメモリにお
いてすべての入力データを同時に受ける。Ｉ／Ｏ
メモリの出力メモリ区分１７および入出力データ
マツチング装置２の出力メモリ区分１２は第２図
に示すように出力群に応じてブロツクに分割し、
各ブロツクにはｎワードを設けうるようにする。
ブロツクの個数は中央装置の個数或いは入力デー
タの個数に依存しないが、ブロツクの個数を中央
装置の個数よりも多くすることは実際的でない。
ブロツクすなわち出力群は明瞭とする為に第２図
に異なる斜線を付して示した。

斜線Ａ、で示したブロツクは例えば中央装置
４．１により書込みを行なわしめる出力群を示
し、斜線Ｂで示したブロツクには中央装置４．２
によつて書込みを行ないうるものであり、斜線Ｃ
で示したブロツクには中央装置４．ｍにより書込
みを行ないうるものである。すべての中央装置
４．１，……４．ｍはこれら自体のＩ／Ｏメモリ
３のすべてのブロツクから読取りを行なわしめ
る。ｎビツトを有し読取られる各出力ワード域い
はｎワードを有する各出力群を数個の中央装置に
より更新する場合には、出力状態のセツテイング
は使用する電気的な論理装置に依存する。従つ
て、各中央装置はそれ自体の予め選択した出力群
を有する。Ｉ／Ｏ複写装置は各出力群の出力メモ
リ１２に且つ他のすべての中央装置におけるＩ／
Ｏメモリの出力区分１７に対応する位置で同時に
出力（一時に１ワード）を複写する。換言すれ
ば、１つの中央装置の出力は他の中央装置の入力
となる。従つて他のすべての中央装置は出力の状
態に関する情報を同時に受ける。

中央装置４はいかなる瞬時にもそれ自体のＩ／
Ｏメモリ３の許容領域から読取りを行なつたりこ
の領域に書込みを行なつたりすることができる。
従つて中央装置４はすべての他の既知の装置のよ
うにバス６からのデータを待つたり、各別のバス
が空きになるのを待つたりする必要がない。Ｉ／
Ｏメモリ３がその使用に際して２つの異なる構成
部分のバス、本例の場合中央装置４のバスとＩ／
Ｏバス６との双方に関係しえないようにする為に
は、バス６の作動と中央装置４の作動とをこれら
のアドレス変更が同時に生じえないように同期さ
せる必要がある。バス６はすべての中央装置４に
共通である為、これら中央装置をすべてバス６と
同期させる必要がある。同期は例えば、中央装置
４およびＩ／Ｏ複写装置１を同じクロツク信号８
で駆動し、これら中央装置およびＩ／Ｏ複写装置
がアドレス変更の為にクロツクパルスの異なる縁
部を用いるようにすることにより達成せしめるこ
とができる。Ｉ／Ｏ回路すなわち入出力データ回
路Ｉ，Ｏとバス６の側におけるＩ／Ｏメモリ３の
アドレシングとを互いに関連づける為には、これ
らを同期させる必要がある。このことはＩ／Ｏ複
写装置１によつて上記のすべてに対するアドレス
を同時に生ぜしめることにより達成せしめうる
が、バス６を細くしうるようにする為には各Ｉ／
Ｏメモリ３およびＩ／Ｏ回路がそれ自体のアドレ
スを発生し、Ｉ／Ｏ複写装置１がアドレスカウン
タ１８，１３のすべてに対し共通のクロツク信号
８を発生させることによりこれらアドレスカウン
タを互いに関連づけ、更に作動を開始し且つ同期
を確実に行なう為にはＩ／Ｏ複写装置がこれらア
ドレスカウンタのすべてに対し共通の同期信号９
を発生するようにする。中央装置４のＩ／Ｏメモ
リ３の作動がバス６の作動に影響を及ぼさないよ
うにまたその逆が生じないようにする為には、こ
れらＩ／Ｏメモリの書込み或いは読出し事象のタ
イミングをＩ／Ｏメモリ３およびバス６のいずれ
か一方、一般にはバス６が他方よりもゆつくり作
動するように制御し、その程度は、他方の読取り
或いは作動が前記の一方の読取り或いは書込み作
動中に割込まれ、他方の読取り或いは書込み作動
を、ゆつくりとした前記の一方の読取り或いは書
込み作動に全く影響を及ぼさない程度にする。例
えば中央装置の記憶周期をバス６の記憶周期の
１／10とする場合には、バスの記憶周期中にこの
１／10の周期を割込ませることによりバスの作動
に影響を及ぼさない。

第３図はＩ／Ｏメモリ３の構成と、システムの
他の部分へのその接続とを示すブロツク線図であ
る。Ｉ／Ｏメモリ３はRAM（ランダムアクセス
メモリ）型のメモリ２１を有し、このメモリ２１
はアドレスライン１９，２７およびデータライン
２０，２８に対する二重ポート２９，３０を有す
る。中央装置４は一組のポート２９を経てメモリ
２１の読取りおよび書込みを行ない、このメモリ
を他の組のポート３０を経てＩ／Ｏバス６および
アドレスカウンタ１８と連結する。中央装置がメ
モリを使用することを望む場合には、バス７側の
ポートを作動させる。アドレスカウンタ１８はバ
ス６からメモリ２１に到来するクロツク信号と同
期してメモリ２１のアドレスをカウントする。ア
ドレスは中央装置４がメモリ２１を用いることを
望んでいる時以外のすべての時に作動しているポ
ート３０を経てメモリ２１に供給される。カウン
タ１８は同期信号９により他のＩ／Ｏメモリ３の
各別のアドレスカウンタと同期させる。装置２２
はＩ／Ｏ（書込み／読出し）選択兼タイミング装
置とすることができる。この装置はメモリ２１の
入出力領域を選択する論理装置である。この論理
装置２２は読出し或いは書込み信号を発生し、読
出し或いは書込みとアドレスとのタイミングを決
定する。出力データ保持装置２３は、中央装置４
がRAMメモリを用いることを望んでおりバス６
への書込みが進行している場合にデータがバス６
上に変化しないままで維持されるようにする為の
ものである。バスバツフア装置２４はRAMメモ
リ２１をＩ／Ｏバス６に電気的に整合させる回路
である。

バス６に接続すべき中央装置４と複写事象と
は、中央装置４のＩ／Ｏメモリ３のアドレスカウ
ンタ１８の状態変更が同時に生じないように同期
させる必要がある。従つて、中央装置は互いに同
期させて、Ｉ／Ｏメモリ３をアドレスしている中
央装置４のバス７に状態変更が生じない期間が有
り、これらの期間中で信号８の変化瞬時にアドレ
スカウンタ１８の状態変更を行ないうるようにす
る必要がある。この同期はＩ／Ｏ複写装置の同期
クロツク信号発生器２５によつて行なうも、この
クロツク信号発生器の代りにいずれの中央装置４
のクロツクパルス３１をも用いることができ、こ
のクロツクパルスにより他のすべての中央装置と
Ｉ／Ｏ複写装置１とを同期せしめる。Ｉ／Ｏ複写
装置１は分周器２６をも有する。この分周器２６
は簡単なカウンタであり、このカウンタにより同
期クロツクパルス１０を分周してＩ／Ｏバス６に
適した周波数のクロツクパルス８を生ぜしめると
ともにすべてのRAMメモリ２１のアドレスカウ
ンタ１８を同期させるＩ／Ｏ同期信号９を所定の
間隔で生ぜしめる。例えば、RAMメモリ２１を
一旦実行させると、Ｉ／Ｏ同期信号９をアドレス
カウンタ１８に対して零のパルスとすることがで
きる。クロツクパルス８の最大周波数は中央装置
４のクロツク周波数とこれらの記憶周期とによつ
て決まる。

第５図は入出力データマツチング装置２の構成
とシステムの他の部分への接続とを示すブロツク
線図である。Ｉ／Ｏアドレスカウンタ１３は入力
マルチプレクサ１１へのアドレスと出力メモリ区
分１２へのアドレスとをバス６から到来するクロ
ツクパルスと同期してカウントする。このアドレ
スカウンタ１３はＩ／Ｏ同期信号９を用いてＩ／
Ｏメモリ３のアドレスカウンタと同期させる。装
置１４は書込み／読出し選択兼タイミング装置で
ある。この装置は読出し或いは書込み作動を選択
し必要な読出しおよび書込みパルスを発生させる
論理装置である。入力マルチプレクサ１１はアド
レスカウンタ１３と読取りパルスとの双方により
制御される。出力メモリ区分１２もアドレスカウ
ンタ１３と書込みパルスとにより制御されるアド
レス可能メモリを有しており、バスバツフア装置
１５は入力端子および出力端子をＩ／Ｏバス６に
電気的に整合させる回路である。

本発明は上述した例のみに限定されず、幾多の
変更を加えうること勿論である。

【図面の簡単な説明】

第１図は本発明による回路を示すブロツク線
図、第２図はＩ／Ｏ複写装置により行なわれる複
写事象を示す説明図、第３図はＩ／Ｏメモリとそ
の補助回路とを示すブロツク線図、第４図はＩ／
Ｏ複写装置とその補助回路とを示すブロツク線
図、第５図は入出力データマツチング装置とその
補助回路とを示すブロツク線図である。 １…Ｉ／Ｏプロセツサ（Ｉ／Ｏ複写装置）、２
…入出力データマツチング装置。３…Ｉ／Ｏメモ
リ、４…中央装置。５…メモリ、６…Ｉ／Ｏバ
ス、７…バス、８，９…同期信号、１０…同期ク
ロツクパルス、１１…入力マルチプレクサ、１２
…２の出力メモリ区分、１３，１８…アドレスカ
ウンタ、１４，２２…書込み／読出し選択兼タイ
ミング装置、１５，２４…バスバツフア装置、１
６…３の入力メモリ区分、１７…３の出力メモリ
区分、１９，２７…アドレスライン、２０，２８
…データライン、２１…メモリ、２３…出力デー
タ保持装置、２５…同期クロツク信号発生器、２
６…分周器、２９，３０…ポート、３１…クロツ
クパルス。

Claims (1)

1. 【特許請求の範囲】 １ 内部メモリを有する複数個の中央装置を具え
   るデータプロセツサシステムであつて、このデー
   タプロセツサシステムが更に、対応する中央装置
   と接続している複数個のＩ／Ｏメモリと、前記の
   データプロセツサシステムおよびその外部位置間
   で入出力データをカツプリングする１つのマツチ
   ング装置と、このマツチング装置および各Ｉ／Ｏ
   メモリ間を接続するデータバスと、前記のマツチ
   ングユニツトおよび各Ｉ／Ｏメモリにタイミング
   信号を供給するＩ／Ｏ複写装置とを具えており、
   各Ｉ／Ｏメモリは前記のＩ／Ｏ複写装置のタイミ
   ング信号に応答してデータに対するアドレスを生
   じるアドレス発生手段を有している当該データプ
   ロセツサシステムと入出力データを転送する入出
   力データ転送方法において、各中央装置に対する
   入出力データを別々のＩ／Ｏメモリに記憶させ、
   これによりそれぞれの中央装置の入出力データを
   これらのそれぞれのＩ／Ｏメモリにより分離さ
   せ、前記のマツチング装置と各Ｉ／Ｏメモリとの
   間の入出力データの転送工程を前記のＩ／Ｏ複写
   装置のタイミング信号に応答して行なうことを特
   徴とする入出力データ転送方法。 ２ 特許請求の範囲第１項に記載の入出力データ
   転送方法において、前記のマツチング装置が入力
   マルチプレクサを含み、各Ｉ／Ｏメモリが一組の
   メモリ区分を有し、前記の転送工程が入力データ
   を前記の入力マルチプレクサから各Ｉ／Ｏメモリ
   の予定のメモリ区分に同時に複写する複写工程と
   各中央装置の出力データブロツクをすべてのＩ／
   Ｏメモリの予定のメモリ区分に同時に複写する複
   写工程とを含んでおり、これら予定のメモリ区分
   を対応する中央ユニツトと関連させることを特徴
   とする入出力データ転送方法。 ３ 特許請求の範囲第２項に記載の入出力データ
   転送方法において、前記の複写工程の各々が中央
   装置の動作に無関係に行なわれることを特徴とす
   る入出力データ転送方法。 ４ 特許請求の範囲第２項に記載の入出力データ
   転送方法において、各Ｉ／Ｏメモリの前記のアド
   レス発生手段が前記の複写装置のクロツクパルス
   により駆動されるアドレスカウンタを有し、前記
   の複写工程の各々がＩ／Ｏメモリアドレス工程と
   前記の複写装置によるアドレスカウンタ同期工程
   とを含んでいることを特徴とする入出力データ転
   送方法。 ５ 特許請求の範囲第１項に記載の入出力データ
   転送方法において、データの前記の転送工程をシ
   ステム動作の中断を生ぜしめることなく行なうこ
   とを特徴とする入出力データ転送方法。 ６ 特許請求の範囲第１項に記載の入出力データ
   転送方法において、前記のデータバスが複数本の
   ラインを有し、前記のマツチング装置とＩ／Ｏメ
   モタとの間のデータの前記の転送工程を前記のデ
   ータバスの個々のラインに沿つて直列モードで行
   なうことを特徴とする入出力データ転送方法。 ７ 内部メモリを有する複数個の中央装置を具え
   るプロセツサシステムと入出力データを転送する
   入出力データ転送装置であつて、前記のプスセツ
   サシステムおよびその外部位置間でデータをカツ
   プリングする１つのデータマツチング装置と、複
   数個のＩ／Ｏメモリであつて各Ｉ／Ｏメモリは各
   中央装置とそれぞれ関連している当該Ｉ／Ｏメモ
   リと、各Ｉ／Ｏメモリをそれぞれ中央装置に接続
   するローカスバス手段と、タイミングおよび制御
   信号を発生するＩ／Ｏ複写装置と、前記の複写装
   置と前記のデータマツチング装置と各Ｉ／Ｏメモ
   リとを相互接続するメインバスとを具える入出力
   データ転送装置において、各Ｉ／Ｏメモリが前記
   の複数個の中央装置の対応するメモリ区分のデー
   タを記憶する為に割当てられた個々のメモリ区分
   を有し、入力データと出力データとの双方が前記
   の複写装置のタイミング信号に応答して前記のマ
   ツチング装置と各Ｉ／Ｏメモリのメモリ区分との
   間および各中央装置と当該装置に関連するＩ／Ｏ
   メモリを除く各Ｉ／Ｏメモリのメモリ区分との間
   で同時に転送されるようになつていることを特徴
   とする入出力データ転送装置。 ８ 特許請求の範囲第７項に記載の入出力データ
   転送装置において、前記のマツチング装置のタイ
   ミングを前記の複数個の中央装置の各々のタイミ
   ングから分離させたことを特徴とする入出力デー
   タ転送装置。