JP2010250821A - リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 - Google Patents
リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 Download PDFInfo
- Publication number
- JP2010250821A JP2010250821A JP2010089113A JP2010089113A JP2010250821A JP 2010250821 A JP2010250821 A JP 2010250821A JP 2010089113 A JP2010089113 A JP 2010089113A JP 2010089113 A JP2010089113 A JP 2010089113A JP 2010250821 A JP2010250821 A JP 2010250821A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- cores
- core processor
- communication device
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】マルチコアプロセッサMCP’は、2つ以上のコアC1’,C2’,C3’と、2つ以上のコアによって共用され、一度に2つ以上のコアのうちの1つと通信可能な外部通信機器ECF’と、2つ以上のコアのそれぞれと同時に通信可能な内部通信機器ICF’と、を含む。マルチコアプロセッサは、外部通信機器を介して第1の信号を受け取り、2つ以上のコアのうちの1つに第1の信号を中継し、2つ以上のコアのうちの1つによって第1の信号を処理して第2の信号を生成し、内部通信機器によって2つ以上のコアのそれぞれに第2の信号を実質的に同時に伝送し、2つ以上のコアのそれぞれにおいて、第2の信号の受信に応じてタスクを開始する。
【選択図】図4
Description
Claims (15)
- 2つ以上のコアと、
前記2つ以上のコアによって共用され、一度に前記2つ以上のコアのうちの1つと通信可能な外部通信機器と、
前記2つ以上のコアのそれぞれと同時に通信可能な内部通信機器と、を備え、
前記外部通信機器を介して第1の信号を受け取り、
前記2つ以上のコアのうちの1つに前記第1の信号を中継し、
前記2つ以上のコアのうちの前記1つによって前記第1の信号を処理して第2の信号を生成し、
前記内部通信機器によって前記2つ以上のコアのそれぞれに前記第2の信号を実質的に同時に伝送し、
前記2つ以上のコアのそれぞれにおいて、前記第2の信号の受信に応じてタスクを開始する、マルチコアプロセッサ。 - 前記第2の信号を受信した後、前記第1の信号を処理するコアを含む全てのコアにおいてタスクを開始する、請求項1に記載のマルチコアプロセッサ。
- 前記第2の信号の優先度は前記第1の信号の優先度よりも高く設定される、請求項1に記載のマルチコアプロセッサ。
- 前記内部通信機器は、前記第2の信号を生成するタイマを含む、請求項1に記載のマルチコアプロセッサ。
- リソグラフィ装置におけるプロセスを制御するための制御システムであって、
前記制御システムは、デバイス入力に基づき前記制御システムの出力を計算するマルチコアプロセッサを備え、
前記マルチコアプロセッサは、
2つ以上のコアと、
前記2つ以上のコアによって共用され、一度に前記2つ以上のコアのうちの1つと通信可能な外部通信機器と、
前記2つ以上のコアのそれぞれと同時に通信可能な内部通信機器と、を備え、
前記マルチコアプロセッサは、
前記外部通信機器を介して第1の信号を受け取り、
前記2つ以上のコアのうちの1つに前記第1の信号を中継し、
前記2つ以上のコアのうちの前記1つによって前記第1の信号を処理して第2の信号を生成し、
前記内部通信機器によって前記2つ以上のコアのそれぞれに前記第2の信号を実質的に同時に伝送し、
前記2つ以上のコアのそれぞれにおいて、前記第2の信号の受信に応じてタスクを開始する、制御システム。 - 前記マルチコアプロセッサは、前記第2の信号を受信した後、前記第1の信号を処理するコアを含む全てのコアにおいてタスクを開始する、請求項5に記載の制御システム。
- 前記マルチコアプロセッサは、前記第2の信号の優先度を前記第1の信号の優先度よりも高く設定する、請求項5に記載の制御システム。
- 前記マルチコアプロセッサは、前記第2の信号を生成するタイマを含む、請求項5に記載の制御システム。
- リソグラフィ装置であって、
前記リソグラフィ装置におけるプロセスを制御するための制御システムと、
前記プロセスに基づいて前記制御システムに入力を提供するセンサと、を備え、
前記制御システムは、前記センサの入力に基づき前記制御システムの出力を計算するマルチコアプロセッサを備え、
前記マルチコアプロセッサは、
2つ以上のコアと、
前記2つ以上のコアによって共用され、一度に前記2つ以上のコアのうちの1つと通信可能な外部通信機器と、
前記2つ以上のコアのそれぞれと同時に通信可能な内部通信機器と、を備え、
前記マルチコアプロセッサは、
前記外部通信機器を介して第1の信号を受け取り、
前記2つ以上のコアのうちの1つに前記第1の信号を中継し、
前記2つ以上のコアのうちの前記1つによって前記第1の信号を処理して第2の信号を生成し、
前記内部通信機器によって前記2つ以上のコアのそれぞれに前記第2の信号を実質的に同時に伝送し、
前記2つ以上のコアのそれぞれにおいて、前記第2の信号の受信に応じてタスクを開始する、リソグラフィ装置。 - 前記マルチコアプロセッサは、前記第2の信号を受信した後、前記第1の信号を処理するコアを含む全てのコアにおいてタスクを開始する、請求項9に記載のリソグラフィ装置。
- 前記マルチコアプロセッサは、前記第2の信号の優先度を前記第1の信号の優先度よりも高く設定する、請求項9に記載のリソグラフィ装置。
- 前記マルチコアプロセッサは、前記第2の信号を生成するタイマを含む、請求項9に記載のリソグラフィ装置。
- マルチコアプロセッサの複数のコアにおいてタスクを開始する方法であって、
前記マルチコアプロセッサは、
前記複数のコアによって共用され、一度に1つのコアと通信可能な外部通信機器と、
前記複数のコアのそれぞれと同時に通信可能な内部通信機器と、を備え、
前記方法は、
前記外部通信機器を介して第1の信号を受け取ることと、
前記複数のコアのうちの1つに前記第1の信号を中継することと、
前記複数のコアのうちの前記1つによって前記第1の信号を処理して第2の信号を生成することと、
前記内部通信機器によって前記複数のコアのそれぞれに前記第2の信号を実質的に同時に伝送することと、
前記複数のコアのそれぞれにおいて、前記第2の信号の受信に応じてタスクを開始することと、を含む、方法。 - 前記マルチコアプロセッサによって、前記第2の信号の優先度は前記第1の信号の優先度よりも高く設定される、請求項13に記載の方法。
- 前記第2の信号はタイマによって生成される、請求項13に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16958909P | 2009-04-15 | 2009-04-15 | |
US61/169,589 | 2009-04-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010250821A true JP2010250821A (ja) | 2010-11-04 |
JP5122601B2 JP5122601B2 (ja) | 2013-01-16 |
Family
ID=42957890
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010089113A Expired - Fee Related JP5122601B2 (ja) | 2009-04-15 | 2010-04-08 | リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20100268913A1 (ja) |
JP (1) | JP5122601B2 (ja) |
KR (1) | KR101128067B1 (ja) |
CN (1) | CN101866116B (ja) |
NL (1) | NL2004392A (ja) |
TW (1) | TW201044120A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014238683A (ja) * | 2013-06-07 | 2014-12-18 | 日本電気株式会社 | 処理割り当て装置、処理割り当て方法及び処理割り当てプログラム |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101791252B1 (ko) * | 2011-04-22 | 2017-10-27 | 마퍼 리쏘그라피 아이피 비.브이. | 리소그래피 머신들의 클러스터를 위한 네트워크 아키텍처 및 프로토콜 |
US9063796B2 (en) | 2012-08-02 | 2015-06-23 | GM Global Technology Operations LLC | Method and apparatus for improving processing performance of a multi-core processor |
CN108780437A (zh) * | 2017-12-14 | 2018-11-09 | 深圳市大疆创新科技有限公司 | 核间通信方法、处理器和多处理器通信系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184326A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | マルチプロセッサスケジューリング方法およびマルチプロセッサスケジューリングを行う計算機システム |
JP2002041492A (ja) * | 2000-07-26 | 2002-02-08 | Furuno Electric Co Ltd | マルチプロセッサ装置 |
JP2004110249A (ja) * | 2002-09-17 | 2004-04-08 | Hitachi Ltd | プログラム割当制御方法とプログラムおよびプログラム割当制御システム |
JP2008176360A (ja) * | 2007-01-16 | 2008-07-31 | Renesas Technology Corp | マルチプロセッサシステム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2350448A (en) * | 1999-05-27 | 2000-11-29 | Sharp Kk | Multichannel synchronised communication |
JP3853637B2 (ja) * | 2001-11-02 | 2006-12-06 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理システム、方法及びコンピュータプログラム |
US7155637B2 (en) * | 2003-01-31 | 2006-12-26 | Texas Instruments Incorporated | Method and apparatus for testing embedded memory on devices with multiple processor cores |
JP4667206B2 (ja) | 2005-10-31 | 2011-04-06 | 富士通セミコンダクター株式会社 | マルチコアモデルシミュレーションプログラム、該プログラムを記録した記録媒体、マルチコアモデルシミュレータ、およびマルチコアモデルシミュレーション方法 |
CN100466629C (zh) * | 2006-09-18 | 2009-03-04 | 杭州华三通信技术有限公司 | 一种网络设备和基于多核处理器的报文转发方法 |
EP2080130A1 (en) * | 2006-10-09 | 2009-07-22 | Mentor Graphics Corporation | Properties in electronic design automation |
CN101403982B (zh) * | 2008-11-03 | 2011-07-20 | 华为技术有限公司 | 一种多核处理器的任务分配方法和系统 |
US7996595B2 (en) * | 2009-04-14 | 2011-08-09 | Lstar Technologies Llc | Interrupt arbitration for multiprocessors |
-
2010
- 2010-03-12 NL NL2004392A patent/NL2004392A/en not_active Application Discontinuation
- 2010-03-18 US US12/726,396 patent/US20100268913A1/en not_active Abandoned
- 2010-04-01 TW TW099110205A patent/TW201044120A/zh unknown
- 2010-04-08 JP JP2010089113A patent/JP5122601B2/ja not_active Expired - Fee Related
- 2010-04-09 KR KR1020100032775A patent/KR101128067B1/ko not_active IP Right Cessation
- 2010-04-13 CN CN2010101615518A patent/CN101866116B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184326A (ja) * | 1999-12-27 | 2001-07-06 | Hitachi Ltd | マルチプロセッサスケジューリング方法およびマルチプロセッサスケジューリングを行う計算機システム |
JP2002041492A (ja) * | 2000-07-26 | 2002-02-08 | Furuno Electric Co Ltd | マルチプロセッサ装置 |
JP2004110249A (ja) * | 2002-09-17 | 2004-04-08 | Hitachi Ltd | プログラム割当制御方法とプログラムおよびプログラム割当制御システム |
JP2008176360A (ja) * | 2007-01-16 | 2008-07-31 | Renesas Technology Corp | マルチプロセッサシステム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014238683A (ja) * | 2013-06-07 | 2014-12-18 | 日本電気株式会社 | 処理割り当て装置、処理割り当て方法及び処理割り当てプログラム |
Also Published As
Publication number | Publication date |
---|---|
KR101128067B1 (ko) | 2012-03-29 |
NL2004392A (en) | 2010-10-18 |
KR20100114459A (ko) | 2010-10-25 |
TW201044120A (en) | 2010-12-16 |
CN101866116B (zh) | 2012-06-13 |
US20100268913A1 (en) | 2010-10-21 |
CN101866116A (zh) | 2010-10-20 |
JP5122601B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005286068A (ja) | 露光装置及び方法 | |
TWI396057B (zh) | 微影裝置,平台系統及平台控制方法 | |
JP5730816B2 (ja) | マルチステージシステム、マルチステージシステムのための制御方法、およびリソグラフィ装置 | |
JP2011097056A (ja) | リソグラフィ方法および装置 | |
JP5015187B2 (ja) | リソグラフィ装置及びデバイス製造方法 | |
JP2009272624A (ja) | リソグラフィ装置及びリソグラフィ方法 | |
JP5068844B2 (ja) | リソグラフィ方法及びリソグラフィ装置 | |
JP2005057290A (ja) | 基板処理のための方法、コンピュータ・プログラム製品および装置 | |
JP2005340828A (ja) | リソグラフィ装置およびデバイス製造方法 | |
JP5122601B2 (ja) | リソグラフィ装置、制御システム、マルチコアプロセッサ、およびマルチコアプロセッサにおいてタスクを開始する方法 | |
KR101416842B1 (ko) | 리소그래피 장치 및 리소그래피 투영 방법 | |
JP5559284B2 (ja) | レチクルアセンブリ、リソグラフィ装置、リソグラフィプロセスにおけるその使用、およびリソグラフィプロセスの単一スキャン移動において2つ以上のイメージフィールドを投影する方法 | |
JP5341930B2 (ja) | リソグラフィ装置及びスキャン方法 | |
JP4994306B2 (ja) | 光学的マスクレスリソグラフィにおけるドーズ量制御 | |
JP2010267963A (ja) | リソグラフィ装置及びデバイス製造方法におけるアライメントの改良 | |
JP2009088528A (ja) | 光学装置による光ビームの指向性エラー、位置エラー、サイズエラー、または発散度エラーの変動制御 | |
JP2008235909A (ja) | マスクレスリソグラフィにおける均一なバックグラウンド放射 | |
JP5756480B2 (ja) | リソグラフィ装置およびデバイス製造方法 | |
US8570490B2 (en) | Lithographic apparatus and control method | |
JP2009278091A (ja) | リソグラフィ方法 | |
JP2007018512A (ja) | ソフトウェア・プロセスを実行する方法、制御装置およびリソグラフィ装置 | |
US20050078291A1 (en) | Lithographic apparatus, device manufacturing method, and computer program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121016 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |