JPH0754500B2 - 共用割込みシステム - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明はディジタル・コンピュータのアーキテクチャに
関するものであり、より具体的には、マイクロコンピュ
ータ・システムの複数の入出力装置間でハードウェア割
込みを共用するための改良されたシステムに関するもの
である。

B.従来技術 最近のマイクロコンピュータ・システムは、一般にアド
レス・バスとデータ・バスによって、逐次通信装置、ロ
ーカル・エリア・ネットワーク・インターフェース、並
行印刷機構、ディスケット制御装置、実時間クロック、
特殊付加プロセッサ、固定ディスク制御装置などの複数
の入出力装置に接続された中央演算処理装置を含んでい
る。一般にかかる入出力装置はCPUとは非同期的に作動
し、不規則な間隔でCPUのアテンションを必要とするだ
けである。

CPUによるかかる入出力装置のサービスを調整するため
に、先行技術では主として２つの方法が用いられてき
た。第１の方法は、状況ポーリング法であり、第２の方
法は割込み法である。

第２図は、複数の入出力装置にサービスするために状況
ポーリング法を用いる汎用マイクロコンピュータ・シス
テムの構成を示したものである。第２図において、CPU2
0′は、データ・バス26によって複数の入出力（I/O）装
置23および25ならびにランダム・アクセス記憶装置（RA
M）32および読取り専用記憶装置（ROM）30に接続されて
いる。複数の状況ポーリング線21がCPU20′から出て、
それぞれI/O装置23および25に向っている。マルチプレ
クサ19を使って、CPU20′に接続されるポーリング線21
の数を減らすことができる。状況ポーリング法では、CP
U20′は各I/O装置を逐次的にテストして、サービスが必
要かどうか決定しなければならない。CPU20′中の主プ
ログラムはその時間の大部分をI/O装置23および25への
周期的ポーリングに充てているので、この方法は、マイ
クロコンピュータ・システムのシステム・スループット
を減らす効果がある。

第３図は、割込み法を用いた別の先行技術の方法を示し
たものである。第３図において、CPU20は、データ・バ
ス26によってI/O装置27および29ならびにRAM32およびRO
M30に接続されている。第３図のシステムに含まれてい
るもう一つのハードウェア・エレメントは、プログラム
可能割込み制御装置（PIC）22であり、やはりデータ・
バス26に接続されている。各I/O装置27および29は、PIC
22に向う別々の専用割込み線28を備えている。このPIC2
2は、I/O装置27または29の一方から、そのI/O装置専用
の割込み線28を経て割込み信号（IRQ）を受け取り、CPU
20に割込み要求信号（IREQ）を出力する。CPU20は、PIC
22から割込み要求信号（IREQ）を受け取るまで、その主
プログラムを実行することができる。割込み要求信号
（IREQ）を受け取ると、対応する割込み信号に出したI/
O装置に対するサービスを行うため、主プログラムの実
行を中止する。PIC22からCPU20に送られる割込み要求信
号（IREQ）は、CPU20に、現在実行中の命令を完了し
て、割込みハンドラと呼ばれる新しいルーチンを取り出
すべきことを通知する。割込みハンドラは、割込みを要
求しているI/O装置に対してサービスを行なう。このサ
ービスが完了すると、CPU20はその主プログラムを中止
した所から再開する。第３図の割込み法を使うと、第２
図の状況ポーリング法に比べてシステム・スループット
が著しく増大する。

割込み駆動式マイクロコンピュータ・システムで全体的
管理を行うPIC22は既に知られている。このPIC22は、I/
O装置から割込み信号（IRQ）を受け取って、どのIRQ信
号が最高の優先順位をもつか決定し、そのIRQ信号が現
在サービス中のレベルよりも高い優先順位をもつかどう
か決定し、この決定にもとづいてCPU20に割込み要求信
号（IREQ）を出す。かかるPIC22の一例は、インテル社
発行のiAPX86、88ユーザーズ・マニュアル、1981年８
月、Ｂ−67〜Ｂ−83頁に記載されているインテル8259A
である。

第３図に示すやり方でPIC22を用いたマイクロコンピュ
ータ・システムは例えばIBMパーソナル・コンピュータ
である。

第３図の各I/O装置27、29は、一般にその特定操作要件
に関連する専用プログラム、一般にサービス・ルーチン
ないし割込みハンドラと呼ばれているプログラムを備え
ている。IBMパーソナル・コンピュータでは、割込みベ
クトルによって割込みハンドラがアクセスされる。「割
込みベクトル」の語は、割込みハンドラ・プログラムが
ある記憶位置のアドレスを保持するのに使われる、記憶
装置中の位置という意味である。最初システム電源がオ
ンになるとき、初期設定操作の一つは、RAM32の低アド
レス位置に少くとも８個の割込みベクトルを構築するこ
とである。各割込みベクトルは、８本の割込み線28のう
ちの対応する１本上で割込みを要求する８個のI/O装置
のうちの一つからの割込み信号を処理するための、割込
みハンドラ・ルーチンの出発点の記憶アドレスを表す。
IBMパーソナル・コンピュータの操作方式では、I/O装置
27または29が対応する１本の割込み線を比較的高い電位
にするとき、PIC22が割込み信号（IRQ0〜IRQ7）を検出
する。PIC22がその要求を引き受ける場合、CPU20に通じ
るIREQ出力線が高レベルになって、CPU20に有効な割込
み要求が行なわれたことを指示する。CPU20のIREQ線に
割込み要求が存在するとき、CPU20はその割込み肯定応
答マシン・サイクルに入る。割込み肯定応答マシン・サ
イクルは、現命令の処理を完了して、現ステータス・フ
ラグ、ある種の演算レジスタの内容、および現命令ポイ
ンタを、RAM32中に設けられた後入れ先出しスタックに
記憶する。CPU20は、２種の割込み肯定応答（IACK）パ
ルスの一つを出す。これらの割込み肯定応答（IACK）パ
ルスは、PIC22に、CPU20がその割込み要求を引き受けた
ことを合図する。PIC22は、このときRAM32中の割込みベ
クトルの一つによって割込みハンドラ・ルーチンの実行
をすぐに開始することができる。これは、CPU20が出す
２つの割込み肯定応答（IACK）パルスのシーケンス中に
行われる。第２の割込み肯定応答パルスが出ると、PIC2
2は、割込みハンドラ・ルーチンに対応する所望の割込
みベクトルに関係する単一の割込みベクトル・バイトを
データ・バス26に載せる。CPU20は、PIC22から割込みベ
クトル・バイトを受け取ると、RAM32中での割込みベク
トル位置の実アドレスを計算する。次にRAM32中のアド
レスされた割込みベクトルの内容をCPU20がアクセスす
る。この内容は、アテンションを要求しているI/O装置
の割込みにサービスする割込みハンドラ・ルーチンの始
めのアドレスである。次に割込みハンドラ・ルーチンの
プログラム実行をCPU20が実施する。

サービス要求を実施するための先行技術による操作方法
の一例は、通信媒体からデータ・バイトを受け取ったば
かりの非同期通信制御装置がI/O装置27である場合であ
る。I/O装置27は、受け取ったデータ・バイトをRAM32中
で以前に留保しておいた適当なバッファに転送するた
め、CPU20からサービスを要求する。RAM32中の対応する
割込みハンドラ・ルーチンは、対応する割込みベクトル
によってアクセスされ、CPU20がデータ・バイトをI/O装
置27からRAM32に転送させることができるようにするの
に必要な命令シーケンスをもたらす。

割込みハンドラ・ルーチンが実行を完了すると、割込み
ハンドラ・ルーチンの終りに割込みリターン命令（IRE
T）を使って、以前にCPU20が実行中であった主プログラ
ムを再開することができる。割込みリターン命令（IRE
T）は、RAM32中の記憶スタックから、命令ポインタ、コ
ード・セグメント、およびフラグを読み取って、それら
をCPU20の適当な位置に入れる。こうして、主プログラ
ムは、割込みハンドラ・ルーチンの実行中にどんな変化
が起ころうと、CPU中で中断された所から再開する。

説明の便宜上、以下では８本の割込み線28を各線上の割
込み信号の名前（IRQ0〜IRQ7）で呼ぶことにする。IBM
パーソナル・コンピュータでは、PIC22に入る８本の割
込み線のうちの２本が、システム・タイマとキーボード
用に充てられている。優先順位が最高の割込み線IRQ0
が、システム・タイマに接続され、優先順位が２番目の
割込み線IRQ1がキーボード制御装置に接続されている。
残り６本の割込み線IRQ2〜IRQ7は、I/O装置が共用す
る。優先順位が３番目の割込み要求線IRQ2は、垂直帰線
間隔がいつ発生するかを示すため、ディスプレイ・アダ
プタに接続されている。優先順位が下から２番目の割込
み要求線IRQ6は、ディスケット制御装置に接続され、そ
の制御装置がある操作を完了したときアクティブにな
る。かくて、容易にわかるように、PIC22に通じる予備
割込み線28の使用可能性は、逐次通信アダプタ、並行印
刷機構アダプタ、固定ディスク制御装置、ローカル・エ
リア・ネットワーク・アダプタなどのオプションのI/O
装置の付加によってさらに減少する。

割込み線の本数が少ないという問題を解決するための一
方法が、特開昭61−28154号公報に記載されている論理
回路構成によってもたらされる。先行技術では、割込み
線に接続されたI/O装置は、割込み線を低レベルに保
ち、次にその線を高レベルにドライブして割込み信号を
生成する。

これに対して、上記公開公報の発明では、単一の割込み
線を共用する各I/O装置に共用割込み論理装置が設けら
れる。この共用割込み論理装置は、共用割込み線が高電
位に浮遊できるようにする。割込み線を共用する各I/O
装置は、それぞれの共用割込み論理装置を使って共用割
込み線を低電位レベルにすることにより、割込み信号
（パルス）を生成することができる。パルスの前縁がPI
Cを活動化し、パルスの後縁はPICにCPUに対する割込み
要求を出すように合図する。各I/O装置の共用割込み論
理装置は、共用割込み線についてその線に接続されてい
るI/O装置の一つから割込み信号が発生したかどうか監
視しなければならない。その割込み線に接続されている
何れかのI/O装置がその線を低電位にドライブすると、
その線に接続されている各I/O装置の共用割込み論理装
置は、すべての共用割込み論理装置が再使用可能信号に
よって再活動化されるまで、次の割込み信号の発生を防
止する。共用割込み線に接続された各I/O装置の共用割
込み論理装置は、割込みステータス・ビットと割込み可
能ビットを含んでいる。これらのビットは対応する割込
みハンドラ・ルーチンによって制御し監視することがで
きる。共用割込み論理装置が再活動化されたときI/O装
置の割込みステータス・ビットが第１の２進状態にある
場合、共用割込み論理装置は割込み信号を再発生する。
こうして、２つのI/O装置が同時に割込み信号を出し、
一方のI/O装置にサービスした後、割込みハンドラ・ル
ーチンが再使用可能信号を出す場合に、割込みの喪失が
防止される。

C.発明が解決しようとする問題点 複数の異なる割込みハンドラによってサービスされる複
数のI/O装置間で単一の割込み線をどう共用するかの問
題は、マルチプログラミング・システムやマルチタスキ
ング・システムでは複雑になる。マルチタスキング・シ
ステムでは、プログラムをいつでもどんな順序でも開始
し終了することができる。順次にロードされた割込みハ
ンドラに対する割込みベクトルの内容を順次に保管する
手順を採用したとすると、かかる手順は、同じ割込みを
共用する一連のプログラムのどれもがどんな順序でも終
了できるマルチタスキング・システムでは、うまく働か
ない。

マルチタスキング・オペレーティング・システムは、シ
ステムRAMに常駐する複数の適用業務プログラムを切り
換える能力をもつ。典型的な場合、マルチタスキング・
オペレーティング・システムは、システムRAMを、それ
ぞれが一つずつ適用業務プロログラムを含む複数の保護
領域に区分する。各区画は、それ自身のコマンド・プロ
ンプトをもつことができ、したがって、ユーザは、他の
プログラムの実行中に背景区画に切り換えて、コンパイ
ラを開始し、リストを印刷し、またはキーボード操作を
余り必要としない他のプログラムを開始し、その後再び
主（前景）区画に切り換えて、作業を続けることができ
る。たとえば、IBMパーソナル・コンピュータでは、マ
ルチタスキング・オペレーティング・システムは、DOS
と適用業務プログラムの間にそれを設置することによっ
て動作することができる。ある適用業務プログラムがDO
SまたはBIOSを呼び出すとき、その適用業務プログラム
は、まずマルチタスキング・オペレーティング・システ
ムを介在させなければならない。このときマルチタスキ
ング・オペレーティング・システムは、同時にアクティ
ブな他の適用業務プログラムの一つを実行するときかど
うか判断することができ、DOSの呼出しを行なった元の
適用業務プログラムを続行せずに新しい適用業務プログ
ラムにシステムの制御権を渡すことができる。DOSの呼
出しを頻繁に行わない適用業務プログラムでは、マルチ
タスキング環境にあるプログラムが充分に定期的な間隔
で時間を公平に共用できるようにするために、タイム・
スライシング技術を用いることができる。タイム・スラ
イシングでは、マルチタスキング・オペレーティング・
システムは、現在実行中のタスクがどれだけの時間実行
され続けているかを監視する。ある時間の間、あるタス
クがDOSの呼出しを行なわなかった場合、マルチタスキ
ング・オペレーティング・システムは、現在実行中のタ
スクを中止して、他の適用業務プログラムを同じ長さの
時間実行させる。かかるマルチタスキング・オペレーテ
ィング・システムでは、優先順位の高い適用業務プログ
ラムが実行時間の大きな部分を獲得できるようにするた
め、優先順位スケジューリング機能をも含めることがで
きる。

一本の割込み線を複数のI/O装置の間でどのように共用
するかの問題が差し迫った問題になるのは、かかるマル
チタスキング・オペレーティング・システムにおいてで
ある。この問題の解決方法として、I/O装置用の割込み
ハンドラを任意の順序で終了させることにすると、割込
みベクトル・アドレスの連続アクセスのために簡単な連
結手順を適用することができなくなる。

したがって、改良された割込み共用技術を提供すること
が、本発明の一目的である。

D.問題点を解決するための手段 連係リスト（チェーン）・データ構造の複数の割込みハ
ンドラを管理し、マイクロコンピュータの共通割込み線
を共用する複数のI/O装置にサービスするための共用割
込みシステムを開示する。このシステムは、記憶装置に
おいて、新たな割込みハンドラ・ルーチンを以前にロー
ドされた割込みハンドラ・ルーチンにリンクして連係リ
スト・データ構造にするための秩序立った手段を提供す
る。またこのシステムは、割込みハンドラによってサー
ビスされる複数のI/O装置の間で共通割込み線を共用す
るための秩序立った手段を提供する。さらにこのシステ
ムは、I/O装置を非活動化すべきときに割込みハンドラ
・ルーチンのチェーンから対応する割込みハンドラ・ル
ーチンをアンリンクするための秩序立った手段を提供す
る。このシステムは、I/O装置を始めに活動化された順
序とは異なる順序で非活動化できるマルチタスキング・
オペレーティング・システム環境で特に有用である。

本発明によれば、新しくロードされた割込みハンドラ・
ルーチンを以前にロードされた割込みハンドラ・ルーチ
ンにリンクする際に、チェーンにおける最初の割込みハ
ンドラ・ルーチンを指し示す割込みベクトルの内容を、
新しくロードされた割込みハンドラ・ルーチンを指すポ
インタに置き換える。前の割込みベクトルは、順方向ポ
インタ・アドレスとして使われ、新しくロードされた割
込みハンドラ・ルーチンから一定のオフセットのところ
に記憶される。

本発明によれば、共用割込み線に割込み信号が印加され
た結果、新しくロードされた割込みハンドラ・ルーチン
が制御権を得るとき、このルーチンが対応するI/O装置
の割込みステータス・レジスタの内容を読み取って、対
応するI/O装置が共用割込み線上に割込み信号を発生さ
せたかどうか決定する。対応するI/O装置がその割込み
信号を発生させた場合、新しくロードされた割込みハン
ドラ・ルーチンがその割込みにサービスし、プロセッサ
制御命令（CLI）を出して割込みを不能にし、割込みハ
ンドラ・ルーチンが完了したときPIC（プログラム可能
割込み制御装置）に無指定割込み終了コマンドを出し、
次に大域再活動化信号を出してその割込み線を共用する
すべてのI/O装置上の共用割込み論理装置を再活動化す
る。これは、例えば割込み線を共用するすべてのI/O装
置上の共用割込み論理装置によって監視されるバスへ特
定のI/Oアドレスを出すことによって実施する。各I/O装
置はこのアドレスをデコードし、それが各I/O装置に印
加される大域再活動化信号となる。次に割込みハンドラ
・ルーチンは、CPUで中断されたプログラムの割込み点
に制御権を戻す割込みリターン（IRET）命令を出す。対
応するI/O装置が、共用割込み線上に割込み信号を発生
させなかった場合、新しくロードされた割込みハンドラ
・ルーチンは、その実行可能コードの開始位置から一定
のオフセット値だけ離れたところに記憶されている順方
向ポインタ・アドレスを使って、チェーン中の次の割込
みハンドラ・ルーチンに制御権を渡す。

割込みハンドラ・ルーチンのチェーンから特定の割込み
ハンドラ・ルーチンをアンリンクする場合は、まずチェ
ーン内でアンリンクすべき割込みハンドラ・ルーチンの
位置を指定しなければならない。これは、割込みベクト
ルから出発し、連続する各割込みハンドラ・ルーチン用
の順方向ポインタを使って、次の割込みハンドラ・ルー
チンの入口点を見つけることによって実施される。チェ
ーン中の各割込みハンドラ・ルーチンに出合うと、その
識別子が削除すべき目的割込みハンドラの識別子と比較
される。チェーン中で目的割込みハンドラ・ルーチンに
出合うと、チェーン中の直前の割込みハンドラ・ルーチ
ンの順方向ポインタの位置に目的割込みハンドラ・ルー
チン中の順方向ポインタの内容を書込み、削除された割
込みハンドラ・ルーチンの前後でチェーンをスキップさ
せることによって目的割込みハンドラ・ルーチンが削除
される。

本発明の共用割込みシステムは、複数のI/O装置が単一
の割込み線を共用できるようにし、さらにマルチタスキ
ング・オペレーティング・システム環境で割込みハンド
ラ・ルーチンを任意の順序で終了させることのできる改
良された割込み共用技術を提供する。

E.実施例 第１図、第４図、第５図は、同じ割込み線IRQ7を共用す
る複数のI/O装置31、33、35およびRAM32中のそれに対応
する割込みハンドラＨ（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）の関
係を示したものである。

割込み共用の原理を例示するために割込み線IRQ7を選ん
だが、別の割込み線を選択することも可能である。それ
ぞれ割込み線IRQ2とIRQ6に接続されている、先行技術に
よるI/O装置27と29は、割込み線（IRQ2またはIRQ6）を
低レベルに保つことによって作動し、次にその割込み線
を高レベルにドライブして割込み信号を発生させる。こ
れに対し、本明細書で開示するシステムでは、単一の割
込み線IRQ7を共用する複数のI/O装置31、33、35のそれ
ぞれに共用割込み論理装置46がある。この共用割込み論
理装置46は、共用割込み線を高電位に浮遊させる。これ
は、たとえば各論理装置中のプルアップ抵抗器によって
実施できる。割込み線IRQ7を共用する各I/O装置31、3
3、35は、各共用割込み論理装置46を使って、共用割込
み線IRQ7上の割込み信号パルスを低電位レベルにするこ
とができる。このパルスの前縁がPIC22を活動化し、パ
ルスの後縁はPIC22にCPU20に対する割込み要求を発生さ
せるように合図する。各I/O装置31、33、35の共用割込
み論理装置46は、共用割込み線IRQ7について、その割込
み線に接続されているI/O装置31、33、35のうちの一つ
から割込み信号が発生しているかどうか監視しなければ
ならない。割込み線IRQ7に接続されている何れかのI/O
装置31、33、35がその割込み線を低電位にドライブする
と、すべてのI/O装置31、33、35のすべての共用割込み
論理装置46が線52上の大域再活動化信号によって再活動
化されるまで、割込み線IRQ7に接続されたI/O装置31、3
3、35の共用割込み論理装置46が、次の割込み信号の発
生を防止する。

共用割込み線IRQ7に接続されている各I/O装置31、33、3
5の各共用割込み論理装置46は、割込みステータス・ビ
ットINTを割込みステータス・ラッチ48中に記憶し、割
込み可能ビットENAを割込み可能ラッチ50に記憶してい
る。これらのビットは、それぞれ対応する割込みハンド
ラ・ルーチンＨ（Ａ）、Ｈ（Ｂ）またはＨ（Ｃ）によっ
て制御し監視することができる。共用割込み論理装置46
が線52によって再活動化されるとき、I/O装置31、33、3
5に対する割込みステータス・ビットINTが第１の２進状
態“1"である場合、共用割込み論理装置46は再びIRQ7上
に割込み信号を出す。こうして、複数のI/O装置31、3
3、または35が同じ時間間隔中に割込み信号を出し、割
込みハンドラ・ルーチンが一つのI/O装置にサービスし
た後、大域再活動化信号を出す場合に、割込みの喪失が
防止される。

適用業務プログラムAP（Ｎ）が共用割込み線IRQ7の使用
を要求するとき、第11図に示すように割込み共用プログ
ラムＳ（Ｎ）を伴わなければならない（Ｎは適用業務
Ａ、Ｂ、Ｃなどの識別子である）。本発明によれば、割
込み共用プログラムＳ（Ｎ）は、第II表に示すリンク論
理ルーチンＬ（Ｎ）、第Ｉ表に示す割込みハンドラ・ル
ーチンＨ（Ｎ）、および第III表に示すアンリンク論理
ルーチンＵ（Ｎ）の３つの部分からなる。割込み共用プ
ログラムＳ（Ｎ）は、適用業務プログラムAP（Ｎ）をロ
ードするときロードすることができ、RAM32の連続部分
を占めるか、または別々の既知の位置を占めることがで
きる。割込み線IRQ7の使用を要求する各適用業務プログ
ラムAP（Ｎ）と関連するリンク論理ルーチンＬ（Ｎ）
が、新しくロードされた割込みハンドラ・ルーチンＨ
（Ｎ）を以前にロードされた割込みハンドラ・ルーチン
のチェーンにリンクするための秩序立った方法をどのよ
うにしてもたらすかを、第II表および第６図ないし第９
図に示す。所与の適用業務プログラムAP（Ｎ）がアクテ
ィブな間に割込み線IRQ7を共用するための秩序立った方
法を割込みハンドラＨ（Ｎ）がどのようにしてもたらす
かを第５図および第Ｉ表に示す。特定の割込みハンドラ
・ルーチンＨ（Ｎ）に対応する適用業務プログラムAP
（Ｎ）がマルチタスキング・オペレーティング・システ
ム環境で非活動化されるとき、複数の割込みハンドラ・
ルーチンから特定の割込みハンドラ・ルーチンＨ（Ｎ）
をアンリンクするための秩序立った手段をアンリンク論
理ルーチンＵ（Ｎ）がどのようにしてもたらすかを、第
III表および第10図に示す。

本発明によれば、第８図に示した、新しくロードされた
割込みハンドラ・ルーチンＨ（Ｂ）を、Ｈ（Ａ）を含む
以前にロードされた割込みハンドラ・ルーチンのチェー
ンにリンクするための方法では、新しくロードされた割
込みハンドラ・ルーチンＨ（Ｂ）に対応する新しく活動
化されたリンク論理ルーチンＬ（Ｂ）が低アドレスの割
込みベクトルＶ（７）の現内容（“アドレスA"）をその
新しくロードされた割込みハンドラ・ルーチンＨ（Ｂ）
に対するポインタ“アドレスB"で置き換える。割込みベ
クトルの現内容（“アドレスA"）は、順方向ポインタ・
アドレスとして使用され、新しくロードされた割込みハ
ンドラ・ルーチンＨ（Ｂ）から一定のオフセット値だけ
離れたところにある制御ブロックＣ（Ｂ）のポインタ位
置Ｐ（Ｂ）に記憶される。第８図には、各割込みハンド
ラＨ（Ａ）、Ｈ（Ｂ）などから一定のオフセット値だけ
離れたところにある制御ブロックＣ（Ａ）、Ｃ（Ｂ）な
どが示してある。各制御ブロックＣ（Ｎ）は順方向ポイ
ンタ・アドレスＰ（Ｎ）、フラグＦ（Ｎ）及び後述する
署名ワードを記憶するフィールドフィールドを含む。

本発明によれば、操作中に割込みレベルを共用する方法
において、共用割込み線IRQ7上の割込み信号の結果とし
て、新しくロードされた適用業務プログラムAP（Ｂ）に
対する割込みハンドラ・ルーチンＨ（Ｂ）が制御権を得
るとき、新しくロードされた割込みハンドラＨ（Ｂ）
は、対応するI/O装置33用の割込みステータス・ラッチ4
8の内容を読み取って、対応するI/O装置33が共用割込み
線IRQ7上に割込み信号を発生させたかどうか決定する。
当該I/O装置33が割込み信号を発生させた場合、新しく
ロードされた割込みハンドラ・ルーチンＨ（Ｂ）はその
割込みにサービスし、プロセッサ制御命令（CLI）を出
して割込み不能にし、割込みハンドラ・ルーチンＨ
（Ｂ）が完了したときPIC22に無指定割込み終了（EOI）
コマンドを出し、次に割込み線IRQ7を共用するすべての
I/O装置31、33、35の共用割込み論理装置46を再活動化
する。これは、割込み線IRQ7を共用するすべてのI/O装
置31、33、35の共用割込み論理装置46によって監視され
るアドレス・バス24に特定のI/Oアドレスを置き、その
結果として線52の大域再活動化信号を出すことによって
行なわれる。各I/O装置31、33、35はそのアドレス・デ
コーダ38でアドレスをデコードし、それによって大域再
活動化信号が各I/O装置31、33、35の共用割込み論理装
置46に通じる線52に印加される。次に、割込みハンドラ
・ルーチンＨ（Ｂ）が割込みリターン命令（IRET）を出
して、制御を主プログラムの中断点に戻す。

新しくロードされた適用業務プログラムAP（Ｂ）に対応
するI/O装置33が共用割込み線IRQ7上に割込み信号を発
生させなかった場合、新しくロードされた割込みハンド
ラ・ルーチンＨ（Ｂ）は、そこから一定のオフセット値
だけ離れたところのポインタ位置Ｐ（Ｂ）に記憶されて
いる順方向ポインタ・アドレス（“アドレスA"）を使っ
て、第５図に示す割込みハンドラ・ルーチンのチェーン
中の２番目に新しくロードされた割込みハンドラ・ルー
チンＨ（Ａ）に制御権を渡す。“CLI"、“EOI"および
“IRET"命令を含む、インテル8088CPU20およびインテル
8259PIC22用の命令セットについての説明は、上記に引
用したiAPX86、88ユーザーズ・マニュアルである。

本発明によれば、割込みハンドラ・ルーチンＨ（Ａ）、
Ｈ（Ｂ）、Ｈ（Ｃ）のチェーンから特定の割込みハンド
ラ・ルーチンＨ（Ｂ）をアンリンクするための方法にお
いて、アンリンク論理ルーチンＵ（Ｂ）は、まずチェー
ン内の割込みハンドラ・ルーチンＨ（Ｂ）の位置を探さ
なければならない。これは、低アドレスの割込みベクト
ルＶ（７）から始めて、連続する各割込みハンドラ・ル
ーチンＨ（Ｎ）用の順方向ポインタＰ（Ｎ）を使って次
の割込みハンドラ・ルーチンの入口点を見つけることに
よって実施される。チェーン中の各割込みハンドラ・ル
ーチンに（それぞれＨ（Ｃ）、Ｈ（Ｂ）、Ｈ（Ａ）の順
序で）ぶつかると、その識別子が削除すべき目的割込み
ハンドラＨ（Ｂ）の識別子と比較される。この過程は、
チェーン横断と呼ばれる。チエーン中で目的割込みハン
ドラ・ルーチンＨ（Ｂ）にぶつかると、チェーン中の以
前の割込みハンドラ・ルーチンＨ（Ｃ）の順方向ポイン
タ位置Ｐ（Ｃ）に目的割込みハンドラ・ルーチンＨ
（Ｂ）のポインタ位置Ｐ（Ｂ）からの順方向ポインタ
（“アドレスA"）をロードし、それによってチェーンが
割込みハンドラ・ルーチンＨ（Ｂ）を飛ばしてつながる
ようになる。

本発明のもう一つの特徴は、署名ワード８記憶するフィ
ールド（署名フィールド）を提供することを含んでい
る。この署名ワードはその複製コピーが各割込みハンド
ラ・ルーチンＨ（Ｎ）から一定のオフセット値だけ離れ
たところにある各制御ブロックＣ（Ｎ）に記憶され、割
込みハンドラ・チェーンが本願発明にかかる共用割込み
技術に適合するかどうか決定するためにそれに照会す
る。アンリンク論理ルーチンＵ（Ｎ）の実行中、割込み
チェーンが適合しないことがわかった場合、アンリンク
・エラー回復手順を呼び出すことができる。エラー回復
手順の一例は、低アドレス中の元の割込みベクトルを復
元し、割込みハンドラ・チェーンの適合しない部分を迂
回するものである。

第１図に示すマイクロコンピュータ・システムでは、CP
U20は、アドレス・バス24、データ・バス26、I/Oメモリ
線34、および読み取り書込み（R/W）線36によって、RAM
32およびI/O装置27、29、31、33、35と通信する。CPU20
からアドレス・バス24を経て出されるアドレスは、線34
が第１の２進状態にある場合はI/O用であり、線34が第
２の２進状態にある場合はRAM32用である。アドレス・
バス24上のアドレスがRAM32用である場合、RAM32からの
データ読取り操作はR/W線36上の第１の２進状態によっ
て決定され、RAM32へのデータ書込み操作は、線36上の
第２の２進状態によって確定される。第１図に示す各I/
O装置は、上述のようにPIC22に割込み信号を出すことに
よって、CPU20によるサービスを必要とすることを知ら
せる。I/O装置27は、IRQ2線を独占的に使用し、I/O装置
29はIRQ6線を独占的に使用する。I/O装置31、33、35
は、PIC22に通じるIRQ7線を共用しなければならない。I
/O装置31は、RAM32中にI/O装置31が出す割込みを処理す
る割込みハンドラ・ルーチンＨ（Ａ）を備えている。I/
O装置33は、RAM32中にI/O装置33から出る割込みを処理
する割込みハンドラ・ルーチンＨ（Ｂ）を備えている。
I/O装置35は、RAM32中にI/O装置35から出る割込みを使
用する割込みハンドラ・ルーチンＨ（Ｃ）を備えてい
る。

本明細書で示す例では、I/O装置31の割込みハンドラＨ
（Ａ）がまずロードされ、続いてI/O装置33の割込みハ
ンドラＨ（Ｂ）が、そして最後にI/O装置35の割込みハ
ンドラＨ（Ｃ）がロードされた。RAM32中の割込みベク
トルＶ（７）は、その内容が最後にロードされた割込み
ハンドラＨ（Ｃ）を指す。割込みハンドラＨ（Ｃ）中の
ポインタＰ（Ｃ）は、最後から２番目にロードされた割
込みハンドラＨ（Ｂ）を指す。割込みハンドラＨ（Ｂ）
のポインタＰ（Ｂ）は、最初にロードされた割込みハン
ドラＨ（Ａ）を指す。割込みハンドラＨ（Ａ）のポイン
タ（Ａ）は、デフォルト割込み状態を指す。このデフォ
ルト割込み状態になると、割込まれた主プログラムに制
御権が戻る。３つのI/O装置31、33、35の何れかが割込
み線IRQ7上に割込み信号を出すと、PIC22がCPU20に割込
み要求（IREQ）を出して、現在CPU20で実行中の主プロ
グラムを中断させる。次にCPU20は割込みベクトルＶ
（７）の内容を読み取り、割込みハンドラＨ（Ｃ）に制
御権を渡す。割込みハンドラＨ（Ｃ）は、アドレス・バ
ス24とデータ・バス26によってI/O装置31に照会し、I/O
装置31が割込み信号を出したかどうか決定する。I/O装
置31が割込み信号を出さなかったと決定された場合、割
込みハンドラＨ（Ｃ）は、チェーン中の次の割込みハン
ドラＨ（Ｂ）を指すそのポインタＰ（Ｃ）の内容を読み
取る。CPU20はＨ（Ｂ）の割込みハンドラ・ルーチンを
実行し、アドレス・バス24とデータ・バス26を介してI/
O装置33に照会して、I/O装置33が割込み信号を出したか
どうか決定する。I/O装置33が割込み線IRQ7上に割込み
信号を出したと決定された場合、割込みハンドラ・ルー
チンＨ（Ｂ）は、割込みハンドラＨ（Ｂ）中でコード化
されたタスクを実施することによってその割込みにサー
ビスする。これは、たとえばI/O装置33が接続されてい
る通信回線から受け取った情報のバイトをRAM32中で取
っておいたバッファに転送することが含まれる。割込み
ハンドラＨ（Ｂ）のサービス・ルーチン部分の完了後、
割込み状態は終了し、CPU20の制御権がIRQ7線上で出さ
れた割込み信号によって中断された主プログラムに渡さ
れる。

第4A〜4C図は、I/O装置33を詳しく図示したものであ
る。第4B図に示すI/O装置論理40は、非同期通信タスク
を実行するのに必要な各種機能を実施するためにアダプ
タ・カードに常駐するハードウェアおよびソフトウェア
論理を表す。I/O装置論理40は、データ・バス26に接続
されている。アドレス・デコーダ38はアドレス・バス2
4、I/Oメモリ線34、およびR/W線36から入力を受け取
る。アドレス・デコードダ38は、バス24からアドレス情
報を受け取り、その情報をデコードし、制御信号をI/O
装置論理40およびI/O装置33の他の部分に転送する。本
発明によれば、割込み線IRQ7は、第4B図に示すようにI/
O装置33上の共用割込み論理装置46の出力に接続されて
いる。共用割込み論理装置46は、アドレス・デコーダ38
から出る大域再活動化線52の出力を入力とする。共用割
込み論理装置46は、もう一つの入力（INT）をもつ。そ
れはI/O装置論理40から出力される割込み信号である。
共用割込み論理装置46は、割込み可能ラッチ50から出力
されるもう一つの入力（ENA）をもつ。この割込み可能
ラッチ50は、その一入力がアドレス・デコーダ38に接続
され、第２の入力がデータ・バス26に接続されたデータ
書込みレジスタ42からくる。I/O装置33は、また割込み
ステータス・ラッチ48（第4C図）を備えている。この割
込みステータス・ラッチ48は、I/O装置論理40から入力I
NTを受け取り、またアドレス・デコーダ38から制御入力
を受け取る。割込みステータス・ラッチ48は、その一出
力がデータ読取りレジスタ44に接続されている。このデ
ータ読取りレジスタ44は、データ・バス26に一出力を与
える。共用割込み論理装置46は、第１のフリップ・フロ
ップ62を備えており、そのＤ入力がANDゲート60の出力
に接続されている。ANDゲート60は、IRQ7線、ENA線、お
よびINT線からの入力をもつ３入力論理ANDゲートであ
る。フリップ・フロップ62のクロック入力CKは、CPU20
から出るシステム・クロック線に接続されている。フリ
ップ・フロップ62のＱ出力は、第２のフリップ・フロッ
プ64のＤ入力に接続されている。フリップ・フロップ64
のCK入力も、システム・クロック線に接続されている。
フリップ・フロップ64の補数出力Ｑ^＊はドライバ66に接
続されており、ドライバ66の出力がIRQ7線をドライブす
る。共用割込み論理装置46は第３のフリップ・フロップ
68を含んでいる。フリップ・フロップ68は、そのＤ入力
が正の直流電位に接続され、CK入力がIRQ7線に接続され
ている。第３のフリップ・フロップ68の補数出力Ｑ
^＊は、ANDゲート70を介して第一のフリップ・フロップ6
2および第２のフリップ・フロップ64のクリア入力CLに
接続されている。フリップ・フロップ68のCL入力は、ア
ドレス・デコーダ38からの大域再活動化線52に接続され
ている。大域再活動化線52は、ANDゲート70へのもう一
つの入力である。フリップ・フロップ62、64、68は、次
のように動作する。Ｄ入力が高レベルのとき、クロック
入力CKが高レベルになると、Ｑ出力は高レベルとなり、
Ｑ^＊出力は低レベルとなる。この状態でクリア入力CLが
低レベルになると、フリップ・フロップはＱ出力が低レ
ベルでＱ^＊出力が高レベルの逆の状態にリセットされ
る。逆にＤ入力が低レベルのときクロック入力CKが高レ
ベルになると、Ｑ出力は低レベルとなりＱ^＊出力は高レ
ベルになる。この状態でクリア入力CLが低レベルになっ
てもフリップ・フロップに何の変化も起こらず、Ｑ出力
は低レベル、Ｑ^＊出力は高レベルのままである。

ドライバ66は、次のようにして動作するトライステート
・ドライバである。ドライバ66に入力されるフリップ・
フロップ64のＱ^＊出力が高レベルのとき、ドライバ66の
出力は高インピーダンス状態である。これはIRQ7線上の
信号から見た状態である。一方、ドライバ66の入力に印
加されるフリップ・フロップ64のＱ^＊出力が低レベルの
とき、ドライバ66の出力も低レベルになる。すなわちフ
リップ・フロップ64のＱ^＊出力が低電位状態である限
り、IRQ7線は低電位状態のままとなる。

共用割込み論理装置46の３つのフリップ・フロップ62、
64、68は、その特性が同じであり、それぞれ端子に低電
位が印加されるとセットされるクリア入力CLを備えてい
る。アドレス・デコーダ38から出る大域再活動化線52
は、フリップ・フロップ68のクリア入力CLおよび２入力
ANDゲート70の一つの入力に接続される。ANDゲート70の
もう一方の入力は、フリップ・フロップ68の補数出力Ｑ
^＊に接続されている。ANDゲート70の出力は、フリップ
・フロップ62および64のクリア入力CLに接続されてい
る。アドレス・デコーダ38から出力される大域再活動化
信号は、相対的に低電位であり、フリップ・フロップ68
のクリア入力CLに印加されてフリップ・フロップ68をク
リア状態にし、その結果フリップ・フロップ68の補数出
力Ｑ^＊上に相対的に高電位の出力が生成され、それがAN
Dゲート70の一つの入力に印加される。しかし、線52上
の大域再活動化信号がアクティブで相対的に低電位であ
る限り、ANDゲート70に対するAND論理関数は満足され
ず、したがってANDゲート70の出力は相対的に低電位の
ままで、フリップ・フロップ62および64に対するクリア
入力CLを相対的に低電位に保つ。すなわち、線52上の大
域再活動化信号がアクティブで相対的に低電位である限
り、フリップ・フロップ64の補数出力Ｑ^＊は高電位状態
のままとなり、トライステート・ドライバ66を割込み線
IRQ7に対して高インピーダンス状態に留らせる。線52上
の大域再活動化信号が終了し、線52が相対的に高電位状
態になるときだけ、ANDゲート70は条件付けられ、それ
によってフリップ・フロップ62および64のクリア入力CL
に相対的に正の電位を印加し、これらのフリップ・フロ
ップをアンロックする。フリップ・フロップ62および64
は、アンロックされた後、ANDゲート60からフリップ・
フロップ62および64に転送される保留中の割込み状態に
応答することができる。こうして、持続時間が異常に長
い大域再活動化信号が線52上でアクティブな間に、フリ
ップ・フロップ62および64が早期にアンロックされるこ
とはない。

第８図に示すように、適用業務プログラムAP（Ｂ）がRA
M32にロードされたとき、それが実行する初期設定タス
クの一つは、割込み可能ラッチ50にENAビットをセット
して、I/D装置33の共用割込み論理装置46を使用可能に
することであった。これは、AP（Ｂ）のロード時に、AP
（Ｂ）プログラムがCPU20にOUTコマンドを出して、I/O
アドレスをI/O装置33に通じるアドレス・バス24上に出
力させ、使用可能データをI/O装置33に通じるデータ・
バス26上に出力させることによって実行された。アドレ
ス・バス24上のアドレス出力は、割込み可能ラッチ50に
制御信号を出力するアドレス・デコーダ38によってデコ
ードされる。データ・バス26上のデータ出力はデータ書
込みレジスタ42にロードされ、デーあ書込みレジスタ42
から割込み可能ラッチ50に信号が出力される。この条件
によって、割込み可能ラッチ50がセットされ、共用割込
み論理装置46のANDゲート60への３つの入力の一つであ
るENA線がオンになる。それによってI/O装置33上の共用
割込み論理装置46が使用可能になり、IRQ7線をシステム
中の他のI/O装置と共用するのに参加できるようにな
る。

この例では、I/O装置33が非同期通信アダプタとみなさ
れるが、I/O装置論理40は通信媒体から１バイトの情報
を受け取ると割込み信号INTを出力し、それがANDゲート
60の一つの入力に印加される。INT信号は、I/O装置33上
の割込みステータス・ラッチ48にも印加される。前述の
ようにIRQ7線に適用される信号規約は、共用されている
割込み線の電位が休止状態の間は相対的に高電位に浮遊
でき、線の電位が負に向って遷移することによって割込
み条件の存在が通知されることである。従ってIRQ7線が
休止状態の場合、ANDゲート60への第３の入力が正にな
る。使用可能ビットENAは正であり割込み信号INTは丁度
正になった所なので、ANDゲート60はフリップ・フロッ
プ62のＤ入力に正の電位を印加する。システム・クロッ
ク線からの次の正のクロック・パルスのとき、フリップ
・フロップ62のCK入力は正になり、従ってフリップ・フ
ロップ62のＱ出力は正になってフリップ・フロップ64の
Ｄ入力に印加される。システム・クロック線上の次のク
ロック信号の立上りで、第２のフリップ・フロップ64へ
のCK入力が正になり、フリップ・フロップ64をセットす
る。それによって、フリップ・フロップ64の補数出力Ｑ
^＊が低レベルになる。トライステート・ドライバ66は、
その入力が低レベルにある間、IRQ7線に低電位を印加し
続ける。

第4A図に示すPIC22中の割込み要素レジスタは、その入
力に接続されたIRQ7線において何時割込み信号の存在を
示す負方向遷移が生じたかを検出する。前述のように、
PIC22はCPU20に割込み要求IREQを出す。

IRQ7線は、共用割込み論理装置46中のANDゲート60に、
三つの入力のうちの一つとして接続されている。IRQ7線
はこのときドライバ66によって低レベルにドライブされ
ているので、ANDゲート60についてもはやAND条件が充た
されていず、したがってフリップ・フロップ62のＤ入力
に相対的に低い電位が印加される。システム・クロック
の次の立上りで、フリップ・フロップ62のCK入力は正に
なり、フリップ・フロップ62のＤ入力の相対的に低い電
位をＱ出力に転送する。システム・クロックの次の立上
りでは、フリップ・フロップ64のＤ入力がこのとき低電
位なので、フリップ・フロップ64へのCK入力が正になる
と補数出力Ｑ^＊が正になり、それによってドライバ66に
よってIRQ7線に印加された低電位が除去され、高インピ
ーダンス状態となる。すなわち、全体としてIRQ7線はI/
O装置論理40から割込み信号INTが出るのに応答して２ク
ロック・サイクルの間低電位にドライブされ、続いて相
対的に高い電位の休止状態に戻る。

共用割込み論理装置46中のフリップ・フロップ68によっ
て、ロックアウト機能がもたらされる。２つのフリップ
・フロップ62と64のクリア状態は、CL入力に低電位を印
加することによって実現される。その結果、補数出力Ｑ
^＊が正になり、Ｑ出力が低電位になる。これはフリップ
・フロップ68でも同じである。どのフリップ・フロップ
でも一旦クリア状態になると、そのフリップ・フロップ
はＱ^＊出力が正である状態にロックされ、そのフリップ
・フロップのCK入力に印加されるクロック・パルスによ
っては変更されない。

共用割込み論理装置46のロックアウト機構は、次のよう
に働く。IRQ7線上の割込み信号ための時間間隔の終り
に、IRQ7線の電位は低電位から高電位へと上昇する。こ
のIRQ7線上の立上り信号が、フリップ・フロップ68のCK
入力に印加される。フリップ・フロップ68のＤ入力は正
の直流電位に接続されているので、フリップ・フロップ
68の補数出力Ｑ^＊は低レベルになり、従ってANDゲート7
0の出力も低レベルになる。これにより、フリップ・フ
ロップ62と64はクリア状態にロックされ、フリップ・フ
ロップ64のＱ^＊出力が相対的に正の電位を保つ。この相
対的に正の電位が、IRQ7線からみて、トライステート・
ドライバ66を高インピーダンス状態に保つ。IRQ7線を共
用する各I/O装置31、33、35上の各共用割込み論理装置4
6について、この状態が得られる。すなわち、各I/O装置
上のトライステート・ドライバ66が高インピーダンス状
態にロックされるため、IRQ7線は正の状態で休止したま
まとなる。

すべての共用割込み論理装置46のロックアウト状態は、
所与の割込みがサービスを受けている間、保たれる。PI
C22は、IRQ7線上の割込み信号を検出した後、割込みの
サービスを要求する割込み要求信号IREQをCPU20に出力
する。CPU20は、実行中の主プログラムを終了し、現命
令ポインタ、フラグ、およびワーキング・レジスタの内
容を保管し、次に割込み処理を開始したことをIACK線に
よってPIC22に知らせる。次に、PIC22は、IRQ7線に対応
する割込みベクトルＶ（７）のアドレスを出す。CPU20
はRAM32の割込みベクトル・アドレスにアクセスして、
割込みベクトルの内容、すなわちRAM32に新しくロード
された割込みハンドラのアドレス読み取る。この例で
は、割込み線IRQ7を共用するI/O装置31、33、35にサー
ビスする３つの割込みハンドラが、RAM32にロードされ
ている。割込みベクトルＶ（７）の内容は、最後にロー
ドされた割込みハンドラＨ（Ｃ）、すなわちI/O装置35
用の割込みハンドラのアドレスである。割込みベクトル
Ｖ（７）の内容が指示する位置は、割込みハンドラＨ
（Ｃ）の実行可能コードの始めである。CPU20中の命令
ポインタは、割込みハンドラＨ（Ｃ）のコード中の最初
の命令にセットされ、CPU20はそのコードの実行を開始
する。割込みハンドラ・ルーチンの一例を第Ｉ表に示
す。割込みハンドラ・コードの最初の部分は、CPU20
に、I/O装置35用の割込みステータス・ラッチ48を読み
取って、それがIRQ7線上に割込み信号を出したかどうか
を決定するように命令する。I/O装置35用の割込みステ
ータス・ラッチ48は、I/O装置35が割込み信号を出さな
かったことを示しているので、割込みハンドラＨ（Ｃ）
は、I/O装置33にサービスする２番目にロードされた割
込みハンドラＨ（Ｂ）に、制御権を渡さなければならな
い。この割込みハンドラＨ（Ｃ）からの制御権の移転は
割込みハンドラＨ（Ｃ）用の実行可能コードの開始点か
ら一定のオフセット値だけ離れたところにあるポインタ
Ｐ（Ｃ）の内容を読み取ることによって実施される。ポ
インタＰ（Ｃ）の内容は、２番目にロードされた割込み
ハンドラＨ（Ｂ）用の実行可能コードの開始点のアドレ
スである。このアトレスが、CPU20の命令ポインタにロ
ードされ、CPU20が割込みハンドラＨ（Ｂ）の実行を開
始する。

割込みハンドラＨ（Ｂ）は、I/O装置33の割込みステー
タス・ラッチ48を読み取って、それが割込み信号を出し
た装置かどうか決定する。I/O装置33上のI/O装置論理40
は、割込み信号を出したとき、INTビットをオンにした
ので、割込みステータス・ラッチ48は、割込み信号を出
したのがI/O装置33であったとの情報をCPU20に戻す。次
に割込みハンドラＨ（Ｂ）は、I/O装置33によって要求
されたタスクを実施するコードを実行して、その割込み
に対するサービスを開始する。この例では、I/O装置33
を非同期通信アダプタとして扱っているので、割込みハ
ンドラＨ（Ｂ）は、受け取ったデータ・バイトをI/O装
置33のI/O装置論理40の通信ポートから、RAM32中の予約
されているバッファ・スペースに転送し始める。割込み
ハンドラＨ（Ｂ）によるこのサービス・ルーチンが完了
すると、割込みハンドラＨ（Ｂ）は割込み状態を完了す
る一連のコマンドを出し始める。これらのコマンドは、
プロセッサ制御命令（CLI）を出して割込み不能にし、P
IC22に無指定割込み終了コマンド（EOI）を出し、次に
大域再活動化信号を出して、すべてのI/O装置31、33、3
5の共用割込み論理装置46を再活動化する。大域再活動
化信号を発生するため、CPU20は特定のI/Oアドレスをア
ドレス・バス24に出力する。各アドレス・デコーダ38は
この特定アドレスをデコードし、その結果大域再活動化
信号が、各I/O装置31、33、35の共用割込み論理装置46
のフリップ・フロップ68のクリア入力CLに対する負の信
号として、線52に印加される。次に割込みハンドラ・ル
ーチンＨ（Ｂ）は割込みリターン命令（IRET）を出し、
制御権が主プログラムの中断点に戻される。

大域再活動化信号は、フリップ・フロップ68のクリア入
力CLに印加される負の信号である。これによってフリッ
プ・フロップ68の補数出力Ｑ^＊が正になり、この正の信
号がANDゲート70を経てフリップ・フロップ62および64
のクリア入力CLに印加される。前述のように、フリップ
・フロップ62および64のクリア入力CLは、負の信号によ
って既にクリア状態にセットされている。フリップ・フ
ロップ62と64のクリア入力CLに正の信号が印加される
と、フリップ・フロップ６と64はアンロックされて、I/
O装置論理40が出す別の割込み信号INTをいつでも処理で
きる状態になる。

こうして、割込みベクトルＶ（７）によってアドレスさ
れる連係リスト中で連続的に連鎖されている３つの割込
みハンドラＨ（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）によってそれ
ぞれサービスされる３つのI/O装置が、一本の割込み線I
RQ7をどのようにして共用できるかがわかる。

I/O装置33がサービスを受けている間に、他の装置、た
とえばI/O装置31がそのI/O装置論理40にINTビットを出
させた場合、I/O装置33のサービス完了後にフリップ・
フロップ62と64をアンロックする大域再活動化信号が出
た直後に、I/O装置31の共用割込み論理装置46中のANDゲ
ート60は、その論理条件を満たし、I/O装置31上の共用
割込み論理装置46は、I/O装置31によって要求された第
２の割込みに対するサービスを開始するため、IRQ7線上
に割込み信号を出し始める。こうして、今度はI/O装置3
3に対する割込みのサービスによって遅延された割込み
が、サービスを受けることができる。

I/O装置31、33、35とそれらの割込みハンドラＨ
（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）の関係は、第5A〜5D図を参
照するとわかる。第5A〜5D図には、RAM32に常駐するそ
れぞれの割込みハンドラＨ（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）
に対応して配列された３つのI/O装置31、33、35が示さ
れている。これらの図は、IRQ7線上に割込信号を出した
I/O装置にサービスする特定の割込みハンドラを見つけ
るための、割込みハンドラのチェーン探索操作を理解す
るのに役立つように配列してある。前述の例のように、
I/O装置33上のI/O制御論理40BがINT“B"ビットをオンに
セットしたと仮定する。共用割込み論理装置46Bが、IRQ
7線の状態を監視しており、この線の現休止状態中に共
用割込み論理装置46BはIRQ7線上でPIC22に割込み信号を
出す。PIC22は、CPU20に割込み要求信号IREQを出し、そ
れによってCPU20は現在実行中の主プログラムを中断
し、現ステータス値を保存し、PIC22に割込み肯定応答
信号IACKを出す。次にPIC22は、割込みベクトルＶ
（７）の記憶アドレスを出力して、CPU20が割込みベク
トルＶ（７）の内容、すなわち最後にロードされた割込
みハンドラＨ（Ｃ）の実行可能コードの始めを指すアド
レスにアクセスできるようにする。わかり易くするた
め、第5A図および第5B図において、割込みハンドラＨ
（Ｃ）の配置をI/O装置35と対応させている。割込みハ
ンドラＨ（Ｃ）は、“I/OアドレスC"を出して実行を開
始し、CPU20が割込みステータス・ラッチ48Cの割込みス
テータスを読み取って、割込みビットINC“C"がI/O装置
35上のI/O装置論理40Cによってセットされているかどう
かを決定できるようにする。第5B図の割込みハンドラＨ
（Ｃ）の所に示す流れ図からわかるように、割込みビッ
トINT“C"を評価してそれがオンかオフか決定する判断
点に達する。INT“C"がオンであれば、割込みハンドラ
Ｈ（Ｃ）はI/O装置35（7C）の割込みにサービスするこ
とになる。しかしこの例では、割込み信号を出したのは
I/O装置35ではなかった。したがって、第5B図の割込み
ハンドラＨ（Ｃ）内の判断点で、INT“C"はオフである
と決定され、したがって割込みハンドラＨ（Ｃ）用の実
行可能コードの始めから一定のオフセット値だけ離れた
ところにあるポインタＰ（Ｃ）の内容がCPU20によって
アクセスされ、命令ポインタにロードされて、次に割込
みハンドラＨ（Ｂ）が実行される。

第5A図および第5C図においてI/O装置33は、相互関係を
示すためRAM32中の割込みハンドラＨ（Ｂ）の位置のす
ぐ近くに配置してある。割込みハンドラＨ（Ｂ）のコー
ドは、I/O装置33上のI/O装置論理40Bによってセットさ
れたINT“B"ビットの状態を記憶している割込みステー
タス・ラッチ48Bを読み取るための“I/OアドレスB"を出
してCPU20中で実行を開始する。この例では、現割込み
を開始したのはI/O装置33上のI/O装置論理40Bである。
したがって、CPU20に戻されるINT“B"の値はオンであ
る。割込みハンドラＨ（Ｂ）は、第5D図に示すその判断
点で、INT“B"がオンであると決定する。INT“B"はオン
状態なので、この割込みハンドラＨ（Ｂ）は、I/O装置3
3上のI/O装置論理40Bが要求するタスクを実行するた
め、コードのサービス・ルーチン部分の実行を始める。
CPU20が割込みハンドラＨ（Ｂ）のサービス・ルーチン
部分の実行を完了した後、この割込みハンドラＨ（Ｂ）
はCPU20に“I/OアドレスＡ、Ｂ、C"を出力させて、大域
再活動化信号を出す。この“I/OアドレスＡ、Ｂ、C"は
アドレス・バス24を介してすべてのI/O装置31、33、35
に送られ、それぞれI/O装置31、33、35上のアドレス・
デコーダ38A、38B、38Cが受け取る。アドレス・デコー
ダ38A、38B、38Cは“I/OアドレスＡ、Ｂ、C"を解読し
て、それぞれI/O装置31、33、35上の共用割込み論理46
A、46B、46Cに再活動化信号52A、52B、52Cを出力する。
各I/O装置に対する再活動化信号52A、52B、52Cの作用
は、前述のように共用割込み論理装置46A、46B、46Cを
アンロックすることである。これによって各共用割込み
論理装置46A、46B、46Cは、それぞれI/O装置31、33、35
上の次の割込みビットINT“A"、INT“B"およびINT“C"
を検出できるようになる。第5B図および第5D図の割込み
ハンドラＨ（Ｂ）の流れ図では、このときCPU20は主プ
ログラムの実行が中断された点に戻る。I/O装置33によ
って中断されたときのCPUの制御ステータスを復元した
後、主プログラムの実行が再開される。

このように、それぞれI/O装置31、33、35に対応し、割
込み線IRQ7を共用する。RAM32中の各割込みハンドラＨ
（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）間に直接の関係があること
がわかる。

第Ｉ表は、割込みハンドラＨ（Ｎ）の例、第II表はリン
ク・ルーチンＬ（Ｎ）の例、第III表はアンリンク・ル
ーチンＵ（Ｎ）の例である。第Ｉ表、第II表、第III表
は、IBMパーソナル・コンピュータ用のアセンブラ言語
で書かれている。アセンブラ言語とは、各命令コードが
憶え易い簡略記号で書かれている記号言語である。第Ｉ
表のアセンブラ言語は、形と内容が機械語に似ており、
命令およびコメントを表すステートメントから構成され
ている。命令ステートメントとは、言語の作用部分であ
り、機械命令、アセンブラ命令、マクロ命令および擬似
オペレーションに分かれている。機械命令とは、アセン
ブラの命令セット中のハードウェア命令の記号表現であ
る。アセンブラ命令とは、アセンブラ・プログラムに対
して、ソース・モジュールのアセンブリ中にある種のオ
ペレーションの実行を要求するものである。マクロ命令
とは、アセンブラ・プログラムに対して、定義済みコー
ド・シーケンスの処理を要求するものである。アセンブ
ラは、このシーケンスからソース命令を生成し、それら
を恰もソース・モジュール中の元の入力の一部であった
かのように処理する。擬似オペレーションは、データ、
条件つきブランチ、マクロ、およびリステイングをづ扱
うかをアセンブラに教えるものであるが、通常は機械語
コードを生成しない。第Ｉ表に示した命令の完全な説明
は、1981年に本出願人が刊行した“マイクロソフトによ
るマクロアセンブラ（Macro Assembler by Microsof
t）"IBMパーソナル・コンピューターコンピュータ言語
シリーズ（IBM Personal Computer−Computer Language
Series）に出ている。

第Ｉ表の割込みハンドラＨ（Ｎ）は、割込みベクトルＶ
（７）またはチェーン中の先行割込みハンドラが入る。
第Ｉ表中の“ENTRY"がこのハンドラの入口点であり、そ
の後に制御ブロックＣ（Ｎ）（FPTR,SIGNATURE,FLAGS）
が続いている。入口点（ENTRY）の短い飛越し命令（JM
P）は、長さ２バイトであり、したがって制御ブロック
Ｃ（Ｎ）中の順方向ポインタ（FPTR）の固定オフセット
は、割込みハンドラの入口点（ENTRY）から２バイト先
である。入口点（ENTRY）と割込みハンドラ・コードの
実際の開始位置の間に制御ブロックＣ（Ｎ）が挟まれて
いる理由は、制御ブロックがRAM32に記憶されたとき、
割込みハンドラと位置が連続したままになるようにする
ためである。制御ブロックＣ（Ｎ）は長さ16バイトなの
で、順方向ポインタ（FPTR）は、割込みハンドラ・コー
ドの実際の開始位置よりも、RAM中で16バイト下にあ
る。アンリンク・ルーチンＵ（Ｎ）が順方向ポインタ
（FPTR）を容易にアクセスできるようにするため、割込
みチェーン中のすべての割込みハンドラにおいて、入力
点（ENTRY）上に２バイトの固定オフセットが維持され
る。

I/O装置が出した特定の割込みにサービスするために正
しい割込みハンドラを探索するため、入口点（ENTRY）
からの短い飛越しによって、割込みハンドラ・コードの
実際の開始位置に移る。続いてCPU20中の既存のレジス
タが保管され、対応するI/O装置の割込みステータス・
ラッチ48が読み取られる。次に、当該I/O装置が実際に
その割込み信号を発生したかどうかがテストされる。当
該I/O装置が割込みを発生した場合、ブランチ命令（JN
Z）によって、その割込みにサービスするための命令を
含んでいるサービス・ステップ（SERVICE）にブランチ
する。サービス・ステップ（SERVICE）でその割込みに
対するサービスが完了すると、チェーンから出るための
出口ステップ（EXIT）に移る。出口ステップ（EXIT）で
は、まず割込みが禁止され、無指定割込み終了（EOI）
コマンドがPIC22（インテル8259）に送られ、次に大域
再活動化メッセージがバス24を経て割込み線IRQ7を共用
するすべてのI/O装置に送られ、各I/O装置上の共用割込
み論理装置をアンロック状態に戻して、次の割込みにサ
ービスできるようにする。次に、CPU20のレジスタを以
前の状態に復元した後、リターン命令（IRET）によって
主プログラムに戻る。

ステップ（PAST）でのテストで、割込みハンドラＨ
（Ｎ）に対応するI/O装置が割込み信号を出さなかった
と決定した場合、第２のテストが行われ、この特定の割
込みハンドラが最初にロードされた割込みハンドラ、言
い換えればチェーン中の最後の割込みハンドラであるか
どうかを調べる。それがチェーン中の最後の割込みハン
ドラである場合、チェーン中の各割込みハンドラが照会
したどのI/O装置も割込み信号を出さなかったことにな
る。各共用割込み論理装置46をアンロックするためにす
べてのI/O装置に大域再活動化メッセージを送らなけれ
ばならないので、これは問題である。しかしこれは出口
ステップ（EXIT）への飛越し（JNZ）によって解決でき
る。

次に第II表のリンク・ルーチンＬ（Ｎ）について説明す
る。オペレーティング・システムまたは適用業務プログ
ラムAP（Ｎ）が、割込みハンドラＨ（Ｎ）を割込みハン
ドラ・チェーンにリンクすることを要求すると、そのオ
ペレーティング・システムまたは適用業務プログラムAP
（Ｎ）からリンク・ルーチンＬ（Ｎ）に入る。まず最初
に割込みを禁止するステップが実行される。次に、割込
みハンドラＨ（Ｎ）のための順方向ポインタＰ（Ｎ）を
割込みベクトルＶ（７）の内容と等しくなるようにセッ
トするプロセスが実行される（CMPの前まで）。次に、
割込みベクトルＶ（７）の現内容によって指示された割
込みハンドラが、実際に割込みリターン命令（IRET）で
あったかどうかを決定するためのテストが行われる。実
際にそれが割込みリターン命令であった場合、その割込
みハンドラは、DOSによって始めにセットアップされた
デフォルト割込みハンドラであったことになる。この場
合、今チェーンにリンクされている新しい割込みハンド
ラＨ（Ｎ）が、チェーン中のデフォルトでない最初の割
込みハンドラであり、したがってこの状態を示すように
そのフラグ・バイトをセットしなければならない。順方
向ポインタのセットに続く比較命令（CMP）の条件が満
たされ、したがって次の飛越し命令（JNZ;ゼロでなけれ
ば飛越し）によって移動命令（MOVE）に移り、そこで今
チェーンにリンクされている割込みハンドラＨ（Ｎ）が
チェーン中の最初の割込みハンドラ（先頭ハンドラ）で
あることを示すフラグ・バイトＦ（Ｎ）がセットされ
る。次に割込みベクトルをセットするステップ（SETVEC
TR）に移る。前の比較命令（CMP）で、割込みハンドラ
Ｈ（Ｎ）がチェーン中の最初の割込みハンドラでないと
決定した場合このステップ（SETVECTR）への飛越しが行
われる。ステップ（SETVECTR）で、リンクすべき割込み
ハンドラＨ（Ｎ）の入口点のアドレスが割込みベクトル
Ｖ（７）の位置にロードされる。すなわち、割込み線IR
Q7上に割込み信号が発生するとき、CPU20が割込みベク
トルＶ（７）にアクセスすると、チェーン中の実行すべ
き最初の割込みハンドラは、最後にリンクされた割込み
ハンドラＨ（Ｎ）である。次にレベル７の割込みをアン
マスクする、すなわち割込み可能にするためのステップ
に移り、それが終ると、制御権がオペレーティング・シ
ステムまたは適用業務プログラムAP（Ｎ）に戻される。

第III表は、アンリンク・ルーチンＵ（Ｎ）を示したも
のである。割込みハンドラＨ（Ｎ）をチェーンから削除
すべきであるとオペレーティング・システムまたは適用
業務プログラムAP（Ｎ）が決定した場合、オペレーティ
ング・システムまたは適用業務プログラムは、第III表
のアンリンク・ルーチンＵ（Ｎ）に制御権を渡す。アン
リンク・ルーチンＵ（Ｎ）に入ると、まず割込みが禁止
され、割込みベクトルＶ（７）が取出され、その内容が
CPU20の作業レジスタにロードされる。次に、割込みハ
ンドラＨ（Ｎ）がチェーン中の最初の割込みハンドラで
あるかどうか、すなわちそれが割込みベクトルＶ（７）
によって指示される割込みハンドラであるかどうかを決
定するステップに移る。比較操作で、割込みハンドラＨ
（Ｎ）が割込みベクトルＶ（７）の指す最初の割込みハ
ンドラであると決定された場合には、ブランチなしに次
のステップに移り、現在割込みハンドラＨ（Ｎ）中にあ
るポインタＰ（Ｎ）を割込みベクトルＶ（７）の位置に
ロードして、割込みハンドラＨ（Ｎ）をチェーンから削
除することができる。この削除操作が終了すると、最後
のステップ（UNCHAIN Ｘ）に制御権が移り、そこで割
込みが可能になり、アンリンク・ルーチンＵ（Ｎ）から
オペレーティング・システムまたは適用業務プログラム
AP（Ｎ）に戻る。

削除すべき割込みハンドラＨ（Ｎ）がチェーン中の最初
の割込みハンドラでなかった場合は、ステップ（UNCHAI
N Ａ）に制御権が移り、そこで当該割込みいンドラが
その制御ブロックＣ（Ｎ）に検証用署名（SIGNATURE）
を含んでいるかどうかが調べられる。検証用署名がない
場合は、誤り例外ハンドラが呼び出される。割込みハン
ドラＨ（Ｎ）の制御ブロックＣ（Ｎ）に正しい検証用著
名があれば次に進んで、現割込みハンドラが削除すべき
目的割込みハンドラＨ（Ｎ）であるかどうかが調べられ
る。これは、２つの比較ステップで行われ、最初の比較
ステップでは先行割込みハンドラに対するポインタの内
容のオフセット部分が目的割込みハンドラに対するオフ
セット値と比較される。このテストが合格の場合、次の
比較ステップで先行ポインタの内容のセグメント部分
が、目的割込みハンドラを指す順方向ポインタのセグメ
ント部分と比較される。両方のテストに合格した場合、
現割込みハンドラが目的割込みハンドラＨ（Ｎ）であ
り、それをチェーンから削除するためのステップに制御
権が移る。このステップでは、現（目的）割込みハンド
ラＨ（Ｎ）のポインタＰ（Ｎ）の内容が、チェーン中の
前割込みハンドラ（すなわち、Ｈ（Ｎ）に隣接し割込み
ベクトルＶ（７）により近い所にある割込みハンドラ）
に対するポインタ位置に転送される。この操作によっ
て、割込み信号を出したI/O装置に対する割込みハンド
ラを探索する以降の操作中、目的割込みハンドラＨ
（Ｎ）の前後での飛越しが可能になる。削除ステップが
完了すると、最後のステップ（UNCHAIN Ｘ）に制御権
が移り、そこで割込みが再び可能になる。現割込みハン
ドラが目的割込みハンドラでないと決定された場合、ス
テップ（UNCHAIN Ｂ）にブランチし、そこで現ポイン
タの内容がチェーン中の次の割込みハンドラの相対アド
レスとして使われる。次に制御権が前のステップ（UNCH
AIN Ａ）に戻り、次の割込みハンドラと目的割込みハ
ンドラの比較が行われる。目的割込みハンドラに出会う
か、またはチェーンの終りに達するまで、このプロセス
が繰り返され、最後にオペレーティング・システムまた
は適用業務プログラムAP（Ｎ）に制御権が戻る。

次に、第６図ないし第９図のシーケンスを参照する。こ
こには、新しくロードされた割込みハンドラをRAM32中
の割込みハンドラのチェーンにリンクする操作が示され
ている。IBMパーソナル・コンピュータ用のオペレーテ
ィング・システムは、公知の基本入出力システム（BIO
S）である。IBMパーソナル・コンピュータをオンにする
と、ROM30に常駐するBIOSが初期ハードウェア・テスト
機能およびその他の初期設定手順を実行し、次にアドレ
ス・バス24とデータ・バス26に接続されたディスク・ド
ライブからDOSを読み取る。DOSは、第６図の割込みベク
トル位置Ｖ（０）〜Ｖ（７）に“デフォルト・アドレ
ス”をロードすることを含めて、追加的初期設定手順を
実行する。具体的には、第６図は、“デフォルト・アド
レス”すなわちRAM32におけるデフォルト割込みハンド
ラＨ（DF）の記憶位置のアドレスが割込みベクトル
（７）にロードされている状態のRAM32を示したもので
ある。このデフォルト割込みハンドラＨ（DF）は、IRQ7
線上の割込み信号によってCPU20で実行が中断された主
プログラムに制御権を戻す働きをする。

マルチタスキング・オペレーティング・システム環境で
は、第６図に示すように、次にマルチタスキング・オペ
レーティング・システムがRAM32にロードされる。典型
的な場合、マルチタスキング・システムはRAM32をそれ
ぞれ別々の適用業務プログラムAP（Ｎ）を含む複数の保
護領域に区分する。マルチタスキング・オペレーティン
グ・システムは、DOSと適用業務プログラムの間に設置
される。適用業務プログラムAP（Ｎ）は、ある機能を実
行するためにDOSまたはBIOSを呼び出すとき、マルチタ
スキング・オペレーティング・システムを介在させなけ
ればならない。次に、マルチタスキング・オペレーティ
ング・システムは、同時にアクティブな別の適用業務プ
ログラムの一つAP（Ｎ′）を実行すべき時かどうか判断
することができ、DOSの呼び出しを行った元の適用業務
プログラムを続行する代りに新しい適用業務プログラム
にシステムの制御権を渡すことができる。RAM32中での
マルチタスキング・オペレーティング・システムの位置
を、第６図に示す。

次に、I/O装置31と割込み線IRQ7の使用が必要な最初の
適用業務Ａをシステムで実行させるものとする。適用業
務Ａを実行する適用業務プログラムAP（Ａ）には、第11
図に概略的に示したＮ番目の適用業務に類似する割込み
共用プログラムＳ（Ａ）が付随する。割込みプログラム
Ｓ（Ａ）は、第II表に一般的に示したリンク論理ルーチ
ンＬ（Ａ）、第Ｉ表に一般的に示した割込みハンドラ・
ルーチンＨ（Ａ）、および第III表に一般的に示したア
ンリンク論理ルーチンＵ（Ａ）の３部分からなる。第７
図に示すように適用業務プログラムAP（Ａ）をRAM32に
ロードするとき、割込み共用プログラムＳ（Ａ）をロー
ドできる。まず、適用業務プログラムAP（Ａ）、そのリ
ンク・ルーチンＬ（Ａ）およびアンリンク・ルーチンＵ
（Ａ）がRAM32にロードされる。次にリンク・ルーチン
Ｌ（Ａ）が、割込みベクトルＶ（７の内容、“デフォル
ト・アドレス”を、ポインタ・アドレス“アドレスA"す
なわち割込みハンドラＨ（Ａ）の実行可能コード部分の
始めをロードすべきRAMアドレスで置き換える。第７図
からわかるように、次に割込みハンドラＨ（Ａ）が“ア
ドレスA"からロードされる。割込みハンドラＨ（Ａ）と
関連する制御ブロックＣ（Ａ）は、割込みハンドラＨ
（Ａ）の実行可能コード部分の始めから一定のオフセッ
トのところにロードされる。良好な実施例では、第Ｉ表
に示すように、制御ブロックＣ（Ａ）（長さ16バイト）
が最初の命令（長さ２バイトの“JMP"命令）の直後にく
るので、ポインタＰ（Ａ）の始めは、割込みハンドラＨ
（Ａ）の実行可能コード部分の始めから２バイト分外れ
る。制御ブロックＣ（Ｎ）と割込みハンドラＨ（Ｎ）の
記憶位置の関係を表わす一定のオフセットは、本発明に
よれば、割込みベクトルＶ（７）に連鎖されるすべての
割込みハンドラについて同じである。チェーンを完成す
るため、リンク・ルーチンＬ（Ａ）は、“デフォルト・
アドレス”を制御ブロックＣ（Ａ）のポインタＰ（Ａ）
にロードして、割込みハンドラＨ（Ａ）が次の連続する
デフォルト割込みハンドラ・ルーチンＨ（DF）を探すこ
とができるようにする。良好な実施例では、固定オフセ
ットは各ハンドラの入口点から正方向に２バイトとして
開示されているが、各ハンドラの入口点アドレスから正
または負に相対的に変位した他のどんな一定値にするこ
ともできる。

制御ブロック（Ａ）は、第11図に示すように、ポインタ
Ｐ（Ａ）、フラグＦ（Ａ）、署名フィールドおよび予約
フィールドを含んでいる。ポインタＰ（Ａ）は、チェー
ン中の他の割込みハンドラをアドレスするためのリンク
機構を提供する。ポインタＰ（Ａ）の内容は、チェーン
中の次の割込みハンドラの実行可能コードの始めをマー
クする、RAM32の実アドレスを表す。後で説明するよう
に、割込みハンドラのアンリンク・プロセスでは、ポイ
ンタＰ（Ｎ）を使ってチェーンを横断し、割込みチェー
ンから除去したい割込みハンドラを探し出す。制御ブロ
ックＣ（Ａ）中の署名ワードは、固定16進表現であり、
割込みハンドラが本明細書で説明する共用割込み技術に
合致していることを検証するために使われる。署名ワー
ドは、特にある割込み制御ブロックＣ（Ｎ）を有効割込
み制御ブロックであるものとして識別するのに使われ
る。マルチタスキンウ・オペレーティング・システム中
のもとで走行する適用業務プログラムは自身を割込みチ
ェーンにロードできるが、本明細書で記載する共用割込
み法に合致しないことがあり得る。その割込みハンドラ
を割込みハンドラ・チェーンからアンリンクしようとす
るとき、合致しない割込みハンドラは必ずしも割込みハ
ンドラ制御ブロックを維持せず、そのためチェーン横断
を妨げるので、これは問題を生じる恐れがある。対応す
る割込みハンドラＨ（Ｎ）が割込みハンドラ・チェーン
を正しく共用できるとの確認を与えることが、各制御ブ
ロックＣ（Ｎ）中の署名ワードの役割である。特定の割
込みハンドラをアンリンクするためチェーン横断操作中
に、チェーン中で署名ワードがその制御ブロックにない
割込みハンドラに出会った場合、訂正アクションを試み
るため、例外処理ルーチンが呼び出される。

フラグ・バイトＦ（Ａ）の主な機能は、チェーン中の割
込みハンドラＨ（Ａ）が、チェーン中で出会う最後の割
込みハンドラであるかどうかを示すことである。IRQ7線
を共用するすべてのI/O装置上の共用割込み論理装置46
をリセットしアンロックするために、割込みハンドラに
照会する過程で大域再活動化信号を出さなければならな
いため、これを決定することは重要である。たとえば、
割込みチェーンに連続する３つの割込みハンドラＨ
（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）がこの順序で加えられた第
９図の構成では、最初にロードされた割込みハンドラＨ
（Ａ）は、割込みハンドラＨ（Ａ）がデフォルト割込み
ハンドラに出会う前のチェーン中で最後の割込みハンド
ラであるとの情報を、そのフラグＦ（Ａ）に記憶しなけ
ればならない。第Ｉ表を参照するとわかるように、フラ
グＦ（Ｎ）について割込みハンドラＨ（Ｎ）をテスト
し、その割込みハンドラがチェーン中で最後の（最初に
ロードされた）割込みハンドラであるかどうか決定する
ためのテスト命令が含まれている。割込みハンドラＨ
（Ｎ）がチェーン中の最後の割込みハンドラであること
をフラグ・バイトＦ（Ｎ）が示す場合、その割込みハン
ドラが、対応するI/O装置が割込み信号を出さなかった
と決定しても、割込み線IRQ7を共用するすべてのI/O装
置上の共用割込み論理装置46をアンロックするために、
割込みハンドラＨ（Ｎ）は、大域再活動化信号を出さね
ばならない。第II表を参照すると、チェーンに付加すべ
き割込みハンドラＨ（Ｎ）が、チェーン中で最初に付加
される割込みハンドラであるかどうかを、リンク・コー
ドがどのようにチェックするかが示されている。それが
実際にチェーンに付加される最初の割込みハンドラであ
る場合、その状態を示すフラグＦ（Ｎ）がセットされ、
その結果、割込みハンドラは、制御権がそれに渡る毎に
大域再活動化信号を出す。第III表のアンリンク・コー
ドの例を参照すると、チェーンからアンリンクすべき割
込みハンドラＨ（Ｎ）のフラグ・バイトＦ（Ｎ）の内容
が、直前の割込みハンドラの内容に移されることが示さ
れている。たとえば、第９図に示す割込みハンドラＨ
（Ｂ）をアンリンクする際、第10図に示すように、その
制御ブロックＣ（Ｂ）に含まれていたフラグＡが割込み
ハンドラＨ（Ｃ）のフラグ・フィールドＦ（Ｃ）に移さ
れる。アンリンクされている割込みハンドラが実際にチ
ェーンで最初にロードされた割込みハンドラ、たとえば
第９図の割込みハンドラＨ（Ａ）であった場合、そのア
ンリンク中に直前の割込みハンドラに移されるフラグ・
フィールドが、直前の割込みハンドラに、割込みハンド
ラのチェーン中でそれに出会う毎に大域活動化信号を発
生させる。このようにして、割込みハンドラがどんな順
序でチェーンからアンリンクされても、必ずチェーン中
で出会う最後の割込みハンドラが大域再活動化信号を出
して、IRQ7線を共用するすべてのI/O装置上の共用割込
み論理装置46をアンロックする。

オプション機能として、制御ブロックＣ（Ａ）中のフラ
グ・バイトＦ（Ａ）を使って、連続する各割込みハンド
ラＨ（Ｎ）が処理されるとき、PIC22に対するマスク・
ビットの設定を保存することもできる。上記に引用した
iAPX86、88ユーザーズ・マニュアルに記載されているイ
ンテル8259Aは、割込みマスク・レジスタを含んでいる
（第4A図参照）。この割込みマスク・レジスタを使う
と、８本の割込み線IRQ0〜IRQ7がすべて同時に使用不能
または使用可能になるのではなくて、個々の割込み線を
マスクすることができる。PIC22の割込みマスク・レジ
スタは８ビット・レジスタであり、ビット０〜７が割込
み線IRQ0〜IRQ7に直接対応している。割込みマスク・レ
ジスタに適当なビットを書込みセットすると、この８本
の割込み線のどれでもその入力をマスクすることができ
る。同様に割込みマスク・レジスタ・ビットをクリアす
ると、８本の割込み線のどれでもPIC22に通じるその入
力を使用可能にすることができる。この機能が役立つの
は、たとえば特定の割込みハンドラ・ルーチンＨ（Ｎ）
の実行を特定の低優先割込みによってのみ中断し、その
サービス・ルーチンの間は高優先割込みを禁止すべきで
ある。制御ブロックＣ（Ａ）のフラグ・バイトＦ（Ａ）
は、８つのマスク・ビットを含んでおり、それがPIC22
の割込みマスク・レジスタにロードされる。制御ブロッ
クＣ（Ａ）のフラグ・バイトＦ（Ａ）は、この点に関し
て２つの目的に役立つ。第１に、リンク・ルーチンＬ
（Ａ）が割込みハンドラＨ（Ａ）を導入したとき、PIC2
2におけるマスク・ビット設定のログとして働く。第２
に、フラグ・バイトＦ（Ａ）は、通常の割込み処理操作
中に特定の目的に役立つ。チェーン中で割込み信号を出
した装置に対応する割込みハンドラを探索する場合につ
いて以前に説明したプロセスでは、割込みハンドラは、
それに対応するI/O装置が現割込み信号を発生しなかっ
たと決定すると、チェーン中の次の割込みハンドラに制
御権を渡す。しかし、この次の割込みハンドラに制御権
を渡すことの例外は、IRQ7線に割込み信号が発生したと
き、チェーン中の次の割込みハンドラが制御権を通常通
り受け取っていないことをフラグ・バイトが示す場合で
ある。このような場合、PIC22からCPU20に割込み要求IR
EQを出すことがPIC22中のマスク・ビットによってマス
クされているため、通常、次の割込みハンドラは割込み
ベクトルＶ（７）によってアクセスされてもいない。し
たがってこのような場合、制御権をもっている現割込み
ハンドラＨ（Ｎ）は、その制御権をチェーン中の次の割
込みハンドラＨ（Ｎ−１）に渡す代りに、現割込みによ
って中断された主プログラムに制御権を戻すか、または
次の割込みハンドラＨ（Ｎ−１）のポインタＰ（Ｎ−
１）の内容を読み取り、次の割込みハンドラＨ（Ｎ−
１）を飛び越して次の次の割込みハンドラＨ（Ｎ−２）
に制御権を渡すことができる。

フラグ・バイトＦ（Ａ）は、連鎖解除（アンリンク）プ
ロセスでも若干の意味をもつ。前述のように、また後で
説明するように、割込みハンドラＨ（Ｎ）がチェーンか
ら取り出されると、そのポインタＰ（Ｎ）の内容が、前
の割込みハンドラＨ（Ｎ＋１）の制御ブロックＣ（Ｎ＋
１）のポインタＰ（Ｎ＋１）にロードされる。アンリン
ク論理ルーチンＵ（Ｎ）は、フラグ・バイトＦ（Ｎ）の
内容も前の割込みハンドラＨ（Ｎ＋１）の制御ブロック
Ｃ（Ｎ＋１）のフラグ・バイト・フィールドＦ（Ｎ＋
１）にロードする。それによって、PIC22に対するマス
ク・バイトの保存が可能になる。

リンク・ルーチンの操作の説明に戻ると、第８図に、第
２の適用業務プログラムAP（Ｂ）を、リンク・ルーチン
Ｌ（Ｂ）、アンリンク・ルーチンＵ（Ｂ）、および割込
みハンドラＨ（Ｂ）からなる割込み共用プログラムＳ
（Ｂ）と一緒にロードする操作が示されている。割込み
ハンドラＨ（Ａ）のリンクについて上述したのと同じや
り方で、リンク・ルーチンＬ（Ｂ）は、割込みベクトル
Ｖ（７）の現内容“アドレスA"を割込みハンドラＨ
（Ｂ）の制御ブロックＣ（Ｂ）のポインタ・フィールド
Ｐ（Ｂ）にロードして、割込みハンドラＨ（Ｂ）をロー
ドしリンクする手順を遂行する。次に、値“アドレスB"
が割込みベクトルＶ（７）にロードされるが、これは割
込みハンドラＨ（Ｂ）に対する実行可能コードの開始位
置のアドレスである。Ｈ（Ｂ）の割込みハンドラ・コー
ドが、その位置からロードされ、制御ブロックＣ（Ｂ）
がRAM32中で“アドレスB"位置から２バイト高位の固定
オフセット位置にロードされる。

第９図には、第３の適用業務プログラムAP（Ｃ）をRAM3
2にロードし、その割込みハンドラＨ（Ｃ）をリンクす
る操作が示されている。このリンク操作は、割込みハン
ドラＨ（Ｂ）およびＨ（Ａ）について説明したのと同じ
やり方で行われ、リンク・ルーチンＬ（Ｃ）によって実
行される。その結果、第９図からわかるように、割込み
ベクトルＶ（７）は、割込みハンドラＨ（Ｃ）の実行可
能コードの開始位置を指す値“アドレスC"をその内容と
して含む。制御ブロックＣ（Ｃ）は、“アドレスC"の位
置からRAM32中で２バイト高位の固定オフセット位置に
ある。ポインタＰ（Ｃ）の内容は、割込みハンドラＨ
（Ｂ）をアクセスするための“アドレスB"を含んでい
る。リンク・ルーチンＬ（Ｎ）を使ってリンク操作を実
行する際のステップおよび命令のシーケンスについての
一般的説明については、第II表のアセンブラ・コードを
参照されたい。

第10図は、第９図に示した割込みハンドラのチェーンＨ
（Ｃ）、Ｈ（Ｂ）、Ｈ（Ａ）から割込みハンドラＨ
（Ｂ）をアンリンクする操作を示したものである。アン
リンク・ルーチンＵ（Ｎ）の実行のための一般的アセン
ブラ・コードの命令シーケンスについては、第III表を
参照されたい。アンリンク・ルーチンＵ（Ｂ）は、まず
チェーン内の割込みハンドラＨ（Ｂ）の位置を探し出さ
なければならない。これは、割込みベクトル（７）から
出発し、連続する各割込みハンドラ・ルーチンＨ（Ｎ）
に対する順方向ポインタＰ（Ｎ）を使って、次の割込み
ハンドラ・ルーチンＨ（Ｎ−１）の入口点を見つけるこ
とによって実施される。チェーン中の各割込みハンドラ
・ルーチンにＨ（Ｃ）、Ｈ（Ｂ）、Ｈ（Ａ）の順で、チ
ェーン横断中にその識別子が削除すべき目的割込みハン
ドラＨ（Ｂ）の識別子と比較される。アンリンク・ルー
チンＵ（Ｂ）がチェーン中で目的割込みハンドラ・ルー
チンＨ（Ｂ）に出会うと、削除すべき割込みハンドラに
関連するポインタＰ（Ｂ）の内容を直前の割込みハンド
ラＨ（Ｃ）に関連するポインタＰ（Ｃ）の位置にロード
することによって、割込みハンドラＨ（Ｂ）がアンリン
クされる。上記で考察したように、フラグ、フィールド
Ｆ（Ｂ）の内容も、割込みハンドラＨ（Ｃ）のフラグ・
フィールドＦ（Ｃ）にロードされる。このステップの
後、ポインタＰ（Ｃ）の内容は、割込みハンドラＨ
（Ａ）の実行可能コード部分の始めを指す“アドレスA"
である。これによって、チェーンがアンリンクされた割
込みハンドラＨ（Ｂ）を飛び越すことができる。マルチ
タスキング・オペレーティング・システム環境では、プ
ログラムをいつでもどんな順序でも開始または終了でき
るので、このことは特に重要である。すなわち、これ
は、制御ブロックＣ（Ｎ）がその割込みハンドラＨ
（Ｎ）の開始位置から一定のオフセットのところに位置
し、そのため割込みハンドラが互いの位置を参照でき、
チェーン中のどの割込みハンドラも任意の順序でアンリ
ンクできるためである。

本明細書で本発明の原理を例示するために選んだマイク
ロコンピュータ・システムは、i8088CPUを使ったIBMパ
ーソナル・コンピュータPC−１型である。しかし、本明
細書で開示した本発明の原理は、i80286CPUを使ったIBM
パーソナル・コンピュータATにも応用できる。IBMパー
ソナル・コンピュータATの構成では２つのi8259Aがあり
15本のI/O装置割込み線を備えている。これらのどの割
込み線も、上記の8088CPU構成における割込み線の共用
と同様のやり方で共用できる。割込みベクトルが指す割
込みハンドラのチェーンは、8088構成の割込みハンドラ
および、それに対応するI/O装置の操作について上記に
説明したのと同じやり方で作動する。

【図面の簡単な説明】

第１図は第1A図および第1B図のつながりを示す図。 第1A図および第1B図は、本発明したがうマイクロコンピ
ュータ・システムの概略を示すブロック図。 第２図は、ポーリング法を用いた先行技術によるマイク
ロコンピュータ・システムのブロック図。 第３図は、割込み法を用いた先行技術によるマイクロコ
ンピュータ・システムのブロック図。 第４図は第4A図ないし第4C図のつながりを示す図。 第4A図ないし第4C図は、本発明にしたがうマイクロコン
ピュータ・システムの詳細を示すブロック図。 第５図は第5A図ないし第5D図のつながりを示す図。 第5A図ないし第5D図は、同じ割込み線IRQ7を共用する複
数のI/O装置とそれらに対応する割込みハンドラＨ
（Ａ）、Ｈ（Ｂ）、Ｈ（Ｃ）との関係を示すブロック
図。 第６図は、初期デフォルト割込みを示す記憶マップ図。 第７図は、最初の割込みハンドラＨ（Ａ）のリンキング
を示す記憶マップ図。 第８図は、２番目の割込みハンドラＨ（Ｂ）のリンキン
グを示す記憶マップ図。 第９図は、３番目の割込みハンドラＨ（Ｃ）のリンキン
グを示す記憶マップ図。 第10図は、割込みハンドラＨ（Ｂ）のアンリンキングを
示す記憶マップ図。 第11図は、適用業務“N"に関連するソフトウェア・モジ
ュールの概略図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アレン・アール・タナーンバーム アメリカ合衆国メリーランド州ワシントン グローブ、アコンレーン407番地 (72)発明者 ミツチエル・アール・ターナー アメリカ合衆国フロリダ州ボカラトン、フ イスアヴエニユー、エヌ・ダブリユー7225 番地

Claims (1)

【特許請求の範囲】
1. 【請求項１】中央処理装置とメモリと相互にバスによっ
   て接続された複数の入出力装置を備え、前記複数の入出
   力装置はその各々が共用の割り込み線に接続された入力
   線と出力線とを具備し、前記入力線は割り込み信号の発
   生した事実をモニタするとともに引き続き発生した割り
   込み信号の伝達を防止する機能を有し、前記出力線は割
   り込み信号を伝達する機能を有するマイクロコンピュー
   タシステムにおいて、前記複数の入出力装置が前記共用
   の割り込み線を共用する共用割り込みシステムであっ
   て、 前記メモリは割り込みベクトルと互いに連鎖化されて記
   憶されている複数の割り込みハンドラルーチンとを少な
   くとも具備し、前記割り込みハンドラルーチンは前記複
   数の入出力装置のうちの一の入出力装置の割り込み要求
   の内容と夫々連鎖された次の割り込みハンドラルーチン
   の開始アドレスを格納する順方向ポインタアドレスとを
   格納しており、 前記中央処理装置が ａ）前記一の入出力装置が前記割り込み線に割り込み信
   号を発生した事実があるかどうかを特定し、 ｂ）前記事実がある時は、前記割り込み信号に応答して
   メインプログラムの実行を中断するとともに前記バスを
   介して前記メモリ内の前記割り込みベクトルをアクセス
   してそれに格納されている前記一の入出力装置に対応す
   る前記割り込みハンドラルーチンの開始アドレスを特定
   し、前記割り込みハンドラルーチンに格納されている前
   記一の入出力装置の割り込み要求の内容を実現した後
   に、メインプログラムに制御を戻す前に発生した他の割
   り込み信号の伝達を可能ならしめ、 ｃ）前記事実がない時は、前記ポインタアドレスを利用
   して前記次の割り込みハンドラルーチンに制御の対象を
   移し、前記ａおよびｂの処理を繰り返す、 共用割り込みシステム。