JPS588014B2 - ニユウシユツリヨクエンザンセイギヨソウチ - Google Patents
ニユウシユツリヨクエンザンセイギヨソウチInfo
- Publication number
- JPS588014B2 JPS588014B2 JP10826275A JP10826275A JPS588014B2 JP S588014 B2 JPS588014 B2 JP S588014B2 JP 10826275 A JP10826275 A JP 10826275A JP 10826275 A JP10826275 A JP 10826275A JP S588014 B2 JPS588014 B2 JP S588014B2
- Authority
- JP
- Japan
- Prior art keywords
- calculator chip
- micro cpu
- micro
- calculator
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明はマイクロＣＰＵと電卓チップとを有効に組み合
せ、マイクロＣＰＵと電卓チップを効率的に使用し得る
ようにした入出力演算制御装置に関するものである 一般に、演算機能に乏しいマイクロＣＰＵを用いたシス
テムに演算機能をもたせるためには、大量のメモリを必
要とし、演算時間が増大してコスト高になるという問題
がある。
せ、マイクロＣＰＵと電卓チップを効率的に使用し得る
ようにした入出力演算制御装置に関するものである 一般に、演算機能に乏しいマイクロＣＰＵを用いたシス
テムに演算機能をもたせるためには、大量のメモリを必
要とし、演算時間が増大してコスト高になるという問題
がある。
本発明はこのような問題点に鑑み、マイクロＣＰＵと電
卓チップを有効に組み合せ、マイクロＣＰＵは電卓チッ
プの制御だけに用い、電卓の演算時間中にはマイクロＣ
ＰＵで他の周辺機器を制御し得るように構成することに
より、マイクロＣＰＵと電卓チップとが効率よく使用で
きるようにした入出力演算制御装置を提供するものであ
る。
卓チップを有効に組み合せ、マイクロＣＰＵは電卓チッ
プの制御だけに用い、電卓の演算時間中にはマイクロＣ
ＰＵで他の周辺機器を制御し得るように構成することに
より、マイクロＣＰＵと電卓チップとが効率よく使用で
きるようにした入出力演算制御装置を提供するものであ
る。
以下、本発明の一実施例について図面とともに説明する
。
。
図において１はマイクロＣＰＵ，２は電卓チップ、３は
表示器制御回路、４は表示器、５はテンキー、６はマル
チプレクサである。
表示器制御回路、４は表示器、５はテンキー、６はマル
チプレクサである。
そして表示器制御回路３はマイクロＣＰＵ１からの制御
信号Ａによって、電卓チツプ２からのデータを表示器４
で表示すか否かを制御するものであり、マルチプレクサ
６はマイクロＣＰＵ１からの制御信号Ｂによって、マイ
クロＣＰＵ１からのデータとテンキー５からのデータの
うちいずれかを選択して電卓チツプ２に入力するもので
ある。
信号Ａによって、電卓チツプ２からのデータを表示器４
で表示すか否かを制御するものであり、マルチプレクサ
６はマイクロＣＰＵ１からの制御信号Ｂによって、マイ
クロＣＰＵ１からのデータとテンキー５からのデータの
うちいずれかを選択して電卓チツプ２に入力するもので
ある。
上記構成において、電卓チツプ２を単独で使用する場合
には、マイクロＣＰＵ１からの制御信号Ｂによってマル
チプレクサ６でテンキー５からの入力信号が選択され、
電卓チツプ２にインプットされる。
には、マイクロＣＰＵ１からの制御信号Ｂによってマル
チプレクサ６でテンキー５からの入力信号が選択され、
電卓チツプ２にインプットされる。
そして電卓チツプ２の演算結果を示すデータは表示器制
御回路３に供給され、マイクロＣＰＵＩからの制御信号
Ａによって表示してもよいと判断されると、表示器４に
より演算結果が表示される。
御回路３に供給され、マイクロＣＰＵＩからの制御信号
Ａによって表示してもよいと判断されると、表示器４に
より演算結果が表示される。
なお、このとき電卓チツプ２における演算結果は電卓チ
ップの表示レジスタに言泄されている。
ップの表示レジスタに言泄されている。
したがって、マイクロＣＰＵ１はその演算結果を即時に
読み込む必要はなく、演算結果が必要になった時点で読
み込めばよい。
読み込む必要はなく、演算結果が必要になった時点で読
み込めばよい。
この場合、電卓チツプ２は一種のメモリバツファとして
使用される。
使用される。
次に、マイクロＣＰＵ１からのデータを表示器４で表示
する場合には、マイクロＣＰＵ１からの制御信号Ｂによ
って、マルチプレクサ６でマイクロＣＰＵ１からのデー
タが選択され、電卓チツプ２にインプットされる。
する場合には、マイクロＣＰＵ１からの制御信号Ｂによ
って、マルチプレクサ６でマイクロＣＰＵ１からのデー
タが選択され、電卓チツプ２にインプットされる。
その後演算結果のデータを表示器４で表示する等の動作
は上述と同様である。
は上述と同様である。
この場合には、電卓チップ２の表示レジスタは一種の演
算素子として使用される。
算素子として使用される。
以上のように、本発明によれば
０）電卓チップのみを単独に使用することができる。
ら）マイクロＣＰＵの演算機能を電卓チップにもたせる
ことにより、マイクロＣＰＵのメモリの減少を図ること
ができる。
ことにより、マイクロＣＰＵのメモリの減少を図ること
ができる。
（Ｃ） 電卓チップをマイクロＣＰＵのメモリバツフ
ァとして使用することができる。
ァとして使用することができる。
（ｄ） 電卓チップの演算時間中にマイクロＣＰＵで
他の周辺装置を制御することができる。
他の周辺装置を制御することができる。
という効果が得られるものである。
図面は本発明の一実施例における入出力演算制御装置を
示すブロック図である。 １・・・・・・マイクロＣＰＵ，２・・・・・・電卓チ
ップ、３・・・・・・表示器制御回路、４・・・・・・
表示器、５・・・・・・テンキー、６・・・・・・マル
チグレクサ。
示すブロック図である。 １・・・・・・マイクロＣＰＵ，２・・・・・・電卓チ
ップ、３・・・・・・表示器制御回路、４・・・・・・
表示器、５・・・・・・テンキー、６・・・・・・マル
チグレクサ。
Claims (1)
- １ システムの制御手段として用いられるマイクロＣＰ
Ｕと、システムの入出力データバツファ及び演算手段と
して用いられる電卓チップを備え、データの入出力時に
は上記マイクロＣＰＵからの制御信号により上記電卓チ
ップ中の表示レジスタをメモリバツファとして使用し、
演算時には上記マイクロＣＰＵからの制御信号により上
記電卓チップの表示レジスタを演算素子として使用する
ように構成したことを特徴とする入出力演算制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10826275A JPS588014B2 (ja) | 1975-09-05 | 1975-09-05 | ニユウシユツリヨクエンザンセイギヨソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10826275A JPS588014B2 (ja) | 1975-09-05 | 1975-09-05 | ニユウシユツリヨクエンザンセイギヨソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5232237A JPS5232237A (en) | 1977-03-11 |
| JPS588014B2 true JPS588014B2 (ja) | 1983-02-14 |
Family
ID=14480182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10826275A Expired JPS588014B2 (ja) | 1975-09-05 | 1975-09-05 | ニユウシユツリヨクエンザンセイギヨソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588014B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2401459A1 (fr) * | 1977-08-26 | 1979-03-23 | Cii Honeywell Bull | Support d'information portatif muni d'un microprocesseur et d'une memoire morte programmable |
-
1975
- 1975-09-05 JP JP10826275A patent/JPS588014B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5232237A (en) | 1977-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588014B2 (ja) | ニユウシユツリヨクエンザンセイギヨソウチ | |
| JPS60262243A (ja) | 高速演算装置 | |
| KR930001099B1 (ko) | 비트 슬라이스 소자를 이용한 마이크로 컴퓨터 시스템 | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| JPS6011956A (ja) | レジスタ制御方式 | |
| JPH0435941Y2 (ja) | ||
| JP2821176B2 (ja) | 情報処理装置 | |
| JPS62123526A (ja) | デイジタル信号プロセツサ用中央処理装置 | |
| JPS6381558A (ja) | マルチｃｐｕ制御方式 | |
| JPH0399317A (ja) | 画像処理装置 | |
| JPH0196743A (ja) | モニタ装置 | |
| JPS5890262A (ja) | 電子機器 | |
| JPH05158718A (ja) | 集積回路 | |
| JPH0469904B2 (ja) | ||
| JPH05165771A (ja) | ディジタル集積回路装置 | |
| JPH01161436A (ja) | 演算処理装置 | |
| JPH05173715A (ja) | 入出力回路 | |
| JPS5897664U (ja) | パ−セント計算機能付小型電子式計算機 | |
| JPH04343132A (ja) | 中央演算処理装置 | |
| JPS5970252U (ja) | バイオリズム装置における簡易表示器 | |
| JPS60225934A (ja) | 情報処理装置 | |
| JPH04195513A (ja) | キーボード | |
| JPH01263786A (ja) | 情報記録システム | |
| JPS54102934A (en) | Communication control system between plural processors and common input/output devices | |
| JPS6180292A (ja) | 表示装置の制御方式 |