JPS60225934A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS60225934A JPS60225934A JP59083191A JP8319184A JPS60225934A JP S60225934 A JPS60225934 A JP S60225934A JP 59083191 A JP59083191 A JP 59083191A JP 8319184 A JP8319184 A JP 8319184A JP S60225934 A JPS60225934 A JP S60225934A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- display
- vram
- switching
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は通常にユーザが使用して−るスクリーン用のビ
デオＲＡＭ（以下、ＶＲＡＭと略す。）とは完全に独立
なＶＲＡＭ（−付加し、このｖｉｉｕにより表示される
別の種類のスクリーンを持った情報処理装置に関するも
のである。
デオＲＡＭ（以下、ＶＲＡＭと略す。）とは完全に独立
なＶＲＡＭ（−付加し、このｖｉｉｕにより表示される
別の種類のスクリーンを持った情報処理装置に関するも
のである。
（従来技術）
従来の情報処理装置はＶＲＡＭを１つしか持九な、かつ
友為、表示できるスクリーンｌｊｌ樵類に限られてＶｈ
几。従って他のスクリーンを表示するには、現スクリー
ンに上書きするという方法が一般的にった。しかし、こ
の方法では現スクリーンが保存出来な−ので、一時的に
スクリーンを切り換える割込処理などが実現しないとい
う欠点があった。一方、大容量のＶＲＡＭを用いて現ス
クリーンをＶＲＡＭの他の場所へ一時待避させ、また・
戻すと９う方法によれば、上記割込処理は可能になるが
、大容量のＶＲＡＭが必要という事と、現スクリーン退
避に時間がかかるとｉう欠点が６つ危。
友為、表示できるスクリーンｌｊｌ樵類に限られてＶｈ
几。従って他のスクリーンを表示するには、現スクリー
ンに上書きするという方法が一般的にった。しかし、こ
の方法では現スクリーンが保存出来な−ので、一時的に
スクリーンを切り換える割込処理などが実現しないとい
う欠点があった。一方、大容量のＶＲＡＭを用いて現ス
クリーンをＶＲＡＭの他の場所へ一時待避させ、また・
戻すと９う方法によれば、上記割込処理は可能になるが
、大容量のＶＲＡＭが必要という事と、現スクリーン退
避に時間がかかるとｉう欠点が６つ危。
（発明の目的）
本宛１１１ｅ１２１１Ｏ独立ＬｌｔＶＲＡＭｔ−持ち、
２種類のスクリーンを切身換えられる情報処理装置を提
供することを目的とする。
２種類のスクリーンを切身換えられる情報処理装置を提
供することを目的とする。
（発明の概要）
本発明の情報処理装置は、第１図に示す様に、入出力装
置（図示せず）、タイマー（図示せず）等からの割込み
を管理する１の割込コントローラと、該割込みを解析し
てスクリーン切刃換えを要する割込みかを判定する手段
２１と、表示用のＶＲＡＭを切シ換える指令を４の表示
コントローラに出力する手段２２と、通常使用されるス
クリーン用のメモリであるＶＲＡＭ２と、主に割込みで
使用されるスクリーン用のメモリであるＶＲＡＭ３と、
受は几指示によｐ、即座に５の表示部に接続するＶＲＡ
Ｍを切り換える４１７＞表示コントローラと、接続され
たＶＲＡＭのスクリーンを表示する５の表示部とから構
成される。
置（図示せず）、タイマー（図示せず）等からの割込み
を管理する１の割込コントローラと、該割込みを解析し
てスクリーン切刃換えを要する割込みかを判定する手段
２１と、表示用のＶＲＡＭを切シ換える指令を４の表示
コントローラに出力する手段２２と、通常使用されるス
クリーン用のメモリであるＶＲＡＭ２と、主に割込みで
使用されるスクリーン用のメモリであるＶＲＡＭ３と、
受は几指示によｐ、即座に５の表示部に接続するＶＲＡ
Ｍを切り換える４１７＞表示コントローラと、接続され
たＶＲＡＭのスクリーンを表示する５の表示部とから構
成される。
（実施例）
第２図において、６００ＰＵであ多本情報処理装置の中
核である。１５ｒｔＲＡＭ 、１６１；ＪＲＯＭである
。１の割込みコントローラには、１２の入力装置、１３
の通信装置、１４のタイマーが接続されている。ＯＰσ
６ａ入出力ボート（図示せず）を通して、２．３のいず
れのＶＲＡＭに対しても読み出し、書き込みが可能であ
る。まｆｔ−０ＰＴＪ６は入出力ボートを通して、表示
コントローラ４に指令を送５．２．３のいずれかのＶＲ
ＡＭを表示用に選択可能である。
核である。１５ｒｔＲＡＭ 、１６１；ＪＲＯＭである
。１の割込みコントローラには、１２の入力装置、１３
の通信装置、１４のタイマーが接続されている。ＯＰσ
６ａ入出力ボート（図示せず）を通して、２．３のいず
れのＶＲＡＭに対しても読み出し、書き込みが可能であ
る。まｆｔ−０ＰＴＪ６は入出力ボートを通して、表示
コントローラ４に指令を送５．２．３のいずれかのＶＲ
ＡＭを表示用に選択可能である。
一第５図は、第２図の表示コントローラ４をさらに詳ｌ
ｌＢ１ＩＣ説明したブロック図である。
ｌＢ１ＩＣ説明したブロック図である。
１０１はラッチパルス分局クロックレジスタであり、原
発振クロックの分局比をプリセッタブルにして画面サイ
ズ（デユーティ）の変化に対して常に最適のフレーム数
（画面数）及び、ラッチパルス周波数を設定する。１０
２及び１０５は、表示画面の先頭アドレスを指定する先
頭アドレス指定レジスタであル、ＯＦＨによって書き換
えが可能である。１０４ｒｒ、２重ダイレクトメモリア
クセス（以下、ＤＭＡと略す。）を行う友めのアドレス
用レジスタである。１０５１ｊ、！方向ライン数を保持
するレジスタである。１０６ｒｊ！方向ドツト数を保持
するレジスタである。１０７は、カーソルＸアドレスレ
ジスタである。１０８ｉｊ、カーソルＸアドレスレジス
タである。１Ｇ？ｒｊ、キャラクタジェネレータ（以下
、ＯＧと略す。）レジスタであｊｊ）、 ＯＧモードの
時ＤＭＡにて文字コードが書き込まれる。１１０ｔｌｊ
、ＯＧエクスターナルリードレジスタであル、ＣＰＵが
表示コントローラ４の内部のＯＧのビットイメージをリ
ート０する時にこのレジスタに文字コードをライトする
。
発振クロックの分局比をプリセッタブルにして画面サイ
ズ（デユーティ）の変化に対して常に最適のフレーム数
（画面数）及び、ラッチパルス周波数を設定する。１０
２及び１０５は、表示画面の先頭アドレスを指定する先
頭アドレス指定レジスタであル、ＯＦＨによって書き換
えが可能である。１０４ｒｒ、２重ダイレクトメモリア
クセス（以下、ＤＭＡと略す。）を行う友めのアドレス
用レジスタである。１０５１ｊ、！方向ライン数を保持
するレジスタである。１０６ｒｊ！方向ドツト数を保持
するレジスタである。１０７は、カーソルＸアドレスレ
ジスタである。１０８ｉｊ、カーソルＸアドレスレジス
タである。１Ｇ？ｒｊ、キャラクタジェネレータ（以下
、ＯＧと略す。）レジスタであｊｊ）、 ＯＧモードの
時ＤＭＡにて文字コードが書き込まれる。１１０ｔｌｊ
、ＯＧエクスターナルリードレジスタであル、ＣＰＵが
表示コントローラ４の内部のＯＧのビットイメージをリ
ート０する時にこのレジスタに文字コードをライトする
。
１１１、及び１１２はメデータ転送レジスタでＸドライ
バー（図示せず）へのデータ転送用のものである。１１
７は、コントローラレジスタである。
バー（図示せず）へのデータ転送用のものである。１１
７は、コントローラレジスタである。
１２３ｄ、ボートステータレジスタである。１２４飢ボ
ートデータマウトレジスタである。１２５は、ボートデ
ータインレジスタである。１２Ａｌ’ｊ、システムアド
レスラッチレジスタである。１２７ｉｊ、ＤＭＡワーキ
ングＵＰＰｆｆｉＲレジスタである。
ートデータマウトレジスタである。１２５は、ボートデ
ータインレジスタである。１２Ａｌ’ｊ、システムアド
レスラッチレジスタである。１２７ｉｊ、ＤＭＡワーキ
ングＵＰＰｆｆｉＲレジスタである。
１２８０、ＤＭＡワーキングＬＯＩＦＩ！ｉＲレジスタ
である。１２９は、コントローラインストラクションレ
ジスタである。
である。１２９は、コントローラインストラクションレ
ジスタである。
又、１５１ｄＤＭＡ７ドレｘｔＴＰＰＩＲカウｙりであ
り、１５２はＤＭ４．アドレスＴ、ＯＷｍＲカウンタで
ある。１５５に、Ｄ Ｍ Ａ Ｘ ／＜イトカクンタで
ある。１５４０、ＤＭＡ！イニシャルラインカウンタで
ある。１５．６ｒｉ、ＯＧエクスターナルリードカウン
タである。１５９に、ＯＧラインカクンタである。
り、１５２はＤＭ４．アドレスＴ、ＯＷｍＲカウンタで
ある。１５５に、Ｄ Ｍ Ａ Ｘ ／＜イトカクンタで
ある。１５４０、ＤＭＡ！イニシャルラインカウンタで
ある。１５．６ｒｉ、ＯＧエクスターナルリードカウン
タである。１５９に、ＯＧラインカクンタである。
、信号２０００、’ＶＲＡＭ選択用の入力信号である。
信号２０１ｄ、コントローラ内のレジスタ選択用の入力
信号である。信号２０２ｉｊ、ＷＡＲＭに接続されるロ
ーカルアドレス信号である。２０３は、ＶＲＡＭＫ接続
されるローカルデータ信号である。２０４ｄ、ボートデ
ータ信号である。２０５は、ボートアドレス信号である
。２０６ｆ−Ｊ、ボートリード信号である。２０７はボ
ートライト信号である。２０８ｒｊ、ボートチップセレ
クト信号である。
信号である。信号２０２ｉｊ、ＷＡＲＭに接続されるロ
ーカルアドレス信号である。２０３は、ＶＲＡＭＫ接続
されるローカルデータ信号である。２０４ｄ、ボートデ
ータ信号である。２０５は、ボートアドレス信号である
。２０６ｆ−Ｊ、ボートリード信号である。２０７はボ
ートライト信号である。２０８ｒｊ、ボートチップセレ
クト信号である。
！ｌ０１０、ｘデータアウト端子で、Ｘドライノ（へ接
続される。４０１０、ＯＧの）（ターンが記憶されてい
るＣＧＲＯＭでる。４０２は、コマンドデゴード回路で
ある。４０３に発振回路である。
続される。４０１０、ＯＧの）（ターンが記憶されてい
るＣＧＲＯＭでる。４０２は、コマンドデゴード回路で
ある。４０３に発振回路である。
父、表示ＶＲＡＭ切り換え手段２２が、表示用のＶＲＡ
Ｍを切カ換えるとは、具体的に説明すると、第５図の表
示画面の先頭アドレスを指定する先頭アドレス指定レジ
スタ１０２及び１０３の値を書き換えるということであ
る。つま）、０ＰＵＡよりのアドレス線（Ａ８〜Ａ１５
）と接続される表示コントローラ４の入力端子２１０に
表示画面の先頭アドレスがＯＰσ６の指示によｐ入力さ
れる。
Ｍを切カ換えるとは、具体的に説明すると、第５図の表
示画面の先頭アドレスを指定する先頭アドレス指定レジ
スタ１０２及び１０３の値を書き換えるということであ
る。つま）、０ＰＵＡよりのアドレス線（Ａ８〜Ａ１５
）と接続される表示コントローラ４の入力端子２１０に
表示画面の先頭アドレスがＯＰσ６の指示によｐ入力さ
れる。
そして、その先頭アドレスが１０２のイニシャルアッパ
ーアドレスレジスタ（アドレスノ（ス、１ｌＡ８〜７に
１５に対応）に書き込まれて、そこより１画面分のデー
タが表示される。ま几１０３のイニシャルロウアーアド
レスレジスタは常に０ＯＨＫ設定されているので、先頭
アドレスの指定は２５６番地ごとということになる。つ
まり、表示ＶＲＡＭ切プ換え手段２２は、表示コントロ
ーラの内部の０ＰＵ６よりのアドレスバス線（ム８〜Ａ
１３）とつながる入力端子２１０と、表示コンドローラ
ムの内部の先頭アドレス指定レジスタ１０２及び１０３
に相当する。
ーアドレスレジスタ（アドレスノ（ス、１ｌＡ８〜７に
１５に対応）に書き込まれて、そこより１画面分のデー
タが表示される。ま几１０３のイニシャルロウアーアド
レスレジスタは常に０ＯＨＫ設定されているので、先頭
アドレスの指定は２５６番地ごとということになる。つ
まり、表示ＶＲＡＭ切プ換え手段２２は、表示コントロ
ーラの内部の０ＰＵ６よりのアドレスバス線（ム８〜Ａ
１３）とつながる入力端子２１０と、表示コンドローラ
ムの内部の先頭アドレス指定レジスタ１０２及び１０３
に相当する。
第４図に、本発明を使った実施例として、システムのモ
ード、パラメータの変更を行う、システム、ディスプレ
イ機能の流れ図を挙げ、動作を説明する。ステップ■で
、割込みが起１！！りことを割込みコントローラ１よ１
ｌＯＰＵ１ｉ知らされて割込み処理を開始する。ステッ
プ■でに、割込みの解析を行ない、キー人力割込みかを
判定している。
ード、パラメータの変更を行う、システム、ディスプレ
イ機能の流れ図を挙げ、動作を説明する。ステップ■で
、割込みが起１！！りことを割込みコントローラ１よ１
ｌＯＰＵ１ｉ知らされて割込み処理を開始する。ステッ
プ■でに、割込みの解析を行ない、キー人力割込みかを
判定している。
■、［相］のステップは他の割込みを解析し、それに応
じて処理を行う手続きである。
じて処理を行う手続きである。
キー人力割込みが判定されると、ステップ■では入力さ
れ九キーが更に、システム、ディスプレイ機能の起動を
指示するΦ−かがスクリーン切シ換え要求判定手段２１
によって判定される。異なるキーなら、ステップ０へ進
む。
れ九キーが更に、システム、ディスプレイ機能の起動を
指示するΦ−かがスクリーン切シ換え要求判定手段２１
によって判定される。異なるキーなら、ステップ０へ進
む。
システム、ディスプレイ機能の起動がｉされるとステッ
プ■では、瞥き込み先のＶＲＡＭを割込スクリーン用Ｖ
ＲＡＭ５に、出力ポート（図示せず）を通して指定し、
まず、割込スクリーン用ＶＲＡＭ５の内容を消去する。
プ■では、瞥き込み先のＶＲＡＭを割込スクリーン用Ｖ
ＲＡＭ５に、出力ポート（図示せず）を通して指定し、
まず、割込スクリーン用ＶＲＡＭ５の内容を消去する。
次にステップ■におφて、システム、ディスプレイの表
示内容を出力ポートを通して割込スクリーン用ＶＲＡＭ
３へ書き込む。
示内容を出力ポートを通して割込スクリーン用ＶＲＡＭ
３へ書き込む。
システム・ディスプレイの表示内容が作成し終ったら、
ステップ■において、表示Ｖ ＲＡ Ｍ ＠ Ｊ）換え
手段２２が前記表示コントローラ４へ出力ポートを通し
て、割込スクリーン用ＶＲＡＭ５を表示用に指示する。
ステップ■において、表示Ｖ ＲＡ Ｍ ＠ Ｊ）換え
手段２２が前記表示コントローラ４へ出力ポートを通し
て、割込スクリーン用ＶＲＡＭ５を表示用に指示する。
ステップ■で画面が、今までのものから即座に割込み処
理であるシステム、ディスプレイの画面に切り換わる
ステップ■は、システム、ディスプレイ中のキー人力を
行ない、終了を指示するキーかを判定する。終了キーで
ない時はステップ０へ進んで、有効なキーかを調べ、そ
うでない時は何もしないで再入力待ちになる。有効キー
の時はステップ０へ進んで、システムのモード・パラメ
ータの変更を行ない、再入力待ちになる。
理であるシステム、ディスプレイの画面に切り換わる
ステップ■は、システム、ディスプレイ中のキー人力を
行ない、終了を指示するキーかを判定する。終了キーで
ない時はステップ０へ進んで、有効なキーかを調べ、そ
うでない時は何もしないで再入力待ちになる。有効キー
の時はステップ０へ進んで、システムのモード・パラメ
ータの変更を行ない、再入力待ちになる。
ステップ■で終了キーが入力されると、ステラ■に進み
、ステップ■と逆に表示コントローラ４へ出力ポートを
通して、通常スクリーン用ＶＲＡＭ２を表示用に指示す
る。ステップ［相］では、表示ＶＲＡＭＲＡＭ光手段２
２が書き込み先のＶＲＡＭを元の通常スクリーン用ＶＲ
ＡＭ２に戻す。
、ステップ■と逆に表示コントローラ４へ出力ポートを
通して、通常スクリーン用ＶＲＡＭ２を表示用に指示す
る。ステップ［相］では、表示ＶＲＡＭＲＡＭ光手段２
２が書き込み先のＶＲＡＭを元の通常スクリーン用ＶＲ
ＡＭ２に戻す。
ステップ■で画面が割込み処理である、システム、ディ
スプレイの画面から、元の割込まれる前の画面に戻〕機
能は終了する。
スプレイの画面から、元の割込まれる前の画面に戻〕機
能は終了する。
（発明の効果）
本発明によれば、スクリーンｔ−２種類サポートレ、容
易に仁れらを切〕換える事が可能になる。
易に仁れらを切〕換える事が可能になる。
従って、キー人力割込みから、システム、ディスプレイ
機能を実行し、再び元の画面に戻る様な処理が可能にな
る。この機能によれば、ユーザはアプリケーション、プ
ログラム実行中や、プログラムや文書の編集中でも、シ
ステムのモードやノ（ラメータを変更、設定できる。
” また、同様に通信受信割夛込みと連動して、相手の情報
処理装置に割込みでメツセージ画面を送る事も可能であ
る。又、タイマー割込みと連動してアラーム画面で時刻
雫来を告示するアラーム機能も可能である。
機能を実行し、再び元の画面に戻る様な処理が可能にな
る。この機能によれば、ユーザはアプリケーション、プ
ログラム実行中や、プログラムや文書の編集中でも、シ
ステムのモードやノ（ラメータを変更、設定できる。
” また、同様に通信受信割夛込みと連動して、相手の情報
処理装置に割込みでメツセージ画面を送る事も可能であ
る。又、タイマー割込みと連動してアラーム画面で時刻
雫来を告示するアラーム機能も可能である。
つまシ、本発明を使用し穴情報処理装置は、システムが
割込み可能な状態にあれば、プログラム実行中や文書作
成の途中でも、割込みによりその状況から抜は出してス
クリーンを割込み処理用に変更し、何らかの処理を行な
い更に、再び元のスクリーン、元の状況に戻って処理を
続行するという機能を提供出来る。
割込み可能な状態にあれば、プログラム実行中や文書作
成の途中でも、割込みによりその状況から抜は出してス
クリーンを割込み処理用に変更し、何らかの処理を行な
い更に、再び元のスクリーン、元の状況に戻って処理を
続行するという機能を提供出来る。
第１図は、本発明の一実施例の概略を示すブロック図で
ある。第２図に、第１図の実施例の概略的なハードウェ
ア構成図である。第５図は、第２図の主要部をさらに詳
細に説明する図である。第４図は、本発明の情報処理装
置の動作を示すフローチャートである。 １・・・・・・割込みコントローラ ２・・・・・・通常スクリーン用ＶＲＡＭ３・・・・・
・割込スクリーン用ＶＲＡＭ４・・・・・・表示コン）
１ｆｆ−１ ５・・・・・・表示部 ２１・・・・・・スクリーン切り換え要求判定手段２２
・・・・・・表示ＶＲＡＭＩｎ換え手段第１図 第３１！１ １１４図
ある。第２図に、第１図の実施例の概略的なハードウェ
ア構成図である。第５図は、第２図の主要部をさらに詳
細に説明する図である。第４図は、本発明の情報処理装
置の動作を示すフローチャートである。 １・・・・・・割込みコントローラ ２・・・・・・通常スクリーン用ＶＲＡＭ３・・・・・
・割込スクリーン用ＶＲＡＭ４・・・・・・表示コン）
１ｆｆ−１ ５・・・・・・表示部 ２１・・・・・・スクリーン切り換え要求判定手段２２
・・・・・・表示ＶＲＡＭＩｎ換え手段第１図 第３１！１ １１４図
Claims (1)
- 〇Ｐσと、割込みを管理する割込みコントローラと、前
記割込みを解析しスクリーン切り換えを要するかを判定
する手段と、表示用のビデオＲＡＭを切夛換えるビデオ
ＲＡＭ切夛換え手段と、該ビデオＲＡ Ｍ＠ｔ）換え手
段からの指示により前記表示用のビデオＲＡＭを切シ換
える表示コントローラと、通常のスクリーン用メモリで
ある第一のビデオＲＡＭと、前記割込み処理で使用され
るスクリーン用メモリである第２のビデオＲＡＭと、表
示部とから成る事を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083191A JPH0630049B2 (ja) | 1984-04-25 | 1984-04-25 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59083191A JPH0630049B2 (ja) | 1984-04-25 | 1984-04-25 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60225934A true JPS60225934A (ja) | 1985-11-11 |
| JPH0630049B2 JPH0630049B2 (ja) | 1994-04-20 |
Family
ID=13795430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59083191A Expired - Lifetime JPH0630049B2 (ja) | 1984-04-25 | 1984-04-25 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630049B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059488A1 (ja) * | 2004-12-03 | 2006-06-08 | Sony Computer Entertainment Inc. | 画像表示装置、画像表示方法及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145987A (ja) * | 1982-02-24 | 1983-08-31 | 株式会社日立製作所 | Ｃｒｔ表示装置 |
-
1984
- 1984-04-25 JP JP59083191A patent/JPH0630049B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58145987A (ja) * | 1982-02-24 | 1983-08-31 | 株式会社日立製作所 | Ｃｒｔ表示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006059488A1 (ja) * | 2004-12-03 | 2006-06-08 | Sony Computer Entertainment Inc. | 画像表示装置、画像表示方法及びプログラム |
| CN100451938C (zh) * | 2004-12-03 | 2009-01-14 | 索尼计算机娱乐公司 | 图像显示设备、图像显示方法和程序 |
| US8023044B2 (en) | 2004-12-03 | 2011-09-20 | Sony Computer Entertainment Inc. | Image display device restricting operation while information screen is displayed, image displaying method and medium storing program thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630049B2 (ja) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05265517A (ja) | オペレータ・メッセージ伝達機能を有するプログラマブル制御装置 | |
| JPS60225934A (ja) | 情報処理装置 | |
| JP3152099B2 (ja) | 地図表示装置 | |
| JP3084106B2 (ja) | 画面出力切換方法 | |
| JP2731263B2 (ja) | 表示システム | |
| JP2002158732A (ja) | 通信装置の切り換え制御システム及び切り換え制御方法 | |
| JPH021014A (ja) | 電子機器 | |
| JPH08328613A (ja) | シーケンス・プログラムの作成・データ設定方法 | |
| JPH06242908A (ja) | コンピュータ・システム | |
| JPH036724A (ja) | 情報処理装置 | |
| JP4534288B2 (ja) | 信号処理システム、信号処理回路および復調装置 | |
| JP2798751B2 (ja) | 表示制御装置 | |
| JPS63170732A (ja) | マルチウインドウ表示システム | |
| JPH1115644A (ja) | 制御装置 | |
| JPS62205391A (ja) | 表示装置 | |
| JPH0675608A (ja) | プログラマブル・コントローラのモニタ装置 | |
| JPS6277641A (ja) | ロ−カルシステムの画面切換制御方式 | |
| JPH06236204A (ja) | プログラミング装置のデバイス検索結果表示方法 | |
| JPH02263257A (ja) | ターミナル制御方式 | |
| JPH0588658A (ja) | 表示制御装置 | |
| JPH0720998A (ja) | 印刷方法及び装置 | |
| JPH0749824A (ja) | 情報処理装置 | |
| JPH0196743A (ja) | モニタ装置 | |
| JPH05210372A (ja) | 文字表示方法 | |
| JPH06309132A (ja) | 端末制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |