JPH05258124A - インタフェース回路 - Google Patents

インタフェース回路

Info

Publication number
JPH05258124A
JPH05258124A JP4053688A JP5368892A JPH05258124A JP H05258124 A JPH05258124 A JP H05258124A JP 4053688 A JP4053688 A JP 4053688A JP 5368892 A JP5368892 A JP 5368892A JP H05258124 A JPH05258124 A JP H05258124A
Authority
JP
Japan
Prior art keywords
address
memory card
clock
signal
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4053688A
Other languages
English (en)
Inventor
Yasuki Ota
泰樹 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Plastics Inc
Original Assignee
Mitsubishi Plastics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Plastics Inc filed Critical Mitsubishi Plastics Inc
Priority to JP4053688A priority Critical patent/JPH05258124A/ja
Publication of JPH05258124A publication Critical patent/JPH05258124A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ICメモリカードに対して、機器側の負担を
軽くして適切にアドレス信号を発生すること。 【構成】 ICメモリカード3のアドレスを発生するプ
リセット可能なアドレスカウンタ4と、ICメモリカー
ドの制御信号に基づいてICメモリカード3のアクセス
毎に発生するクロックを作成するクロック信号作成回路
6および処理装置7からのクロックとクロック信号作成
回路6からのクロックのいずれかをICメモリカード3
の処理状態に応じて選択してアドレスカウンタ4に与え
る切換回路5とを具える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はICメモリカードとこれ
を接続する機器間のインタフェース回路に関するもので
ある。
【0002】
【従来の技術】ICメモリカードを読み書きするインタ
フェース回路は、機器内の処理装置から見て、メモリ回
路としてでなく入出力機器として割り当てられるのが一
般的である。この場合、インタフェース回路で、ICメ
モリカードのアドレス信号を発生する必要がある。
【0003】ICメモリカードのアドレス信号は、使用
状態によりアドレス値の発生状況が変わる。ICメモリ
カードのアドレス信号は、使用状態により、アドレス値
をランダムに変更しながらアクセス(読み込みまたは書
き込み処理)をする場合と、アドレス値を連続的に更新
しながらアクセスする場合がある。また、アドレス値を
連続的に更新するような場合も、例えば、ICメモリカ
ード内のデータブロックを読み出す場合のように、アド
レス更新毎に1回アクセスする場合と、EPROM(消
去可能PROM)のプログラム(書き込み)時のよう
に、アドレスの更新毎に複数回のアクセスが必要な場合
がある。
【0004】アドレス値を連続的に更新するような場
合、アドレス信号を効率よく発生する方法として、アド
レスカウンタを使用することが知られている。アドレス
カウンタは、パーソナルコンピュータ等のビデオメモリ
回路のアドレスを効率よく発生させる手段として周知の
技術である。
【0005】
【発明が解決しようとする課題】しかしながら、通常、
アドレスカウンタはクロック信号の入力により一つずつ
アドレスを変化させるため、アドレスの更新毎に1回の
アクセスをするような場合以外は使用できなかった。従
って、1回のアドレス更新毎に任意の回数のアクセスを
できるようにするには、アクセスにより自動的にアドレ
スを更新するのではなく、機器の処理装置からソフトウ
ェアでクロック信号を与えてやるなどの方法が考えられ
るが、この方法は、アクセスにより自動的にアドレスを
更新するよりもソフトウェアに負担がかかり、処理速度
が遅くなるという問題がある。一方、ランダムにアドレ
スを変えてアクセスが必要な場合は、機器の処理装置の
ソフトウェアでアドレスを発生させICメモリカードに
出力する方法が考えられるが、この方法は、柔軟性はあ
るものの、アドレスカウンタを使う場合に比べてソフト
ウェアのオーバーヘッドを要し、スピードも遅くなると
いう欠点がある。
【0006】以上のように従来のICメモリカードと機
器間のインタフェースのアドレス発生方式は、効率を重
視すると柔軟性のない方式となり、柔軟性を重視すると
ソフトウェアの負担が増し処理速度が低下するという問
題があった。
【0007】
【課題を解決するための手段】上記問題を解決するため
に、本発明では、ICメモリカードと機器間に設けられ
るインタフェース回路において、前記ICメモリカード
のアドレス信号を発生するプリセット可能なアドレスカ
ウンタと、前記ICメモリカードの制御信号に基づいて
前記ICメモリカードのアクセスごとに発生するクロッ
クを作成するクロック信号作成手段と、該クロック信号
作成手段からのクロックおよび前記機器側からのクロッ
クのいずれかを前記ICメモリカードの処理状態に応じ
て選択して前記アドレスカウンタにアドレス更新クロッ
クとして与える手段とを具えたことを特徴とする。
【0008】
【作用】本発明によれば、例えばICメモリカードのア
ドレスを連続的にアクセスする場合で、1回のアクセス
毎にアドレスを更新する場合は、ICメモリカードの制
御信号から作成したICメモリカードのアクセス毎に発
生するクロックを使用し、1回のアドレス更新毎に複数
回アクセスするような場合は、例えば機器側の処理装置
のソフトウェアプログラムに従って発生するクロックを
使用することにより、効率的かつ柔軟なアクセスが可能
になる。また、プリセット可能なアドレスカウンタを使
用することにより、機器の処理装置のソフトウェアプロ
グラムで発生したアドレスをアドレスカウンタに与える
ことも可能であるので、ICメモリカードのアドレスの
ランダムなアクセスにも対応できる。
【0009】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
【0010】図1に、本発明の一実施例を示す。1はイ
ンタフェース回路であって、機器内に設けられており、
このインタフェース回路1と外部のICメモリカード3
とは、コネクタ2を介して接続される。7は機器内の処
理装置であって、少なくとも、CPUと、ICメモリカ
ードのデータ読み取り処理に必要なプログラムを格納し
たROMと、ワークエリアを有するRAMとを具えてい
る。この処理装置7からは、インタフェース回路1に切
換信号、クロック信号およびICメモリカードに対する
制御信号が出力されると共に、データ信号が入出力され
る。インタフェース回路1からは、コネクタ2を介し
て、ICメモリカードにカードアドレス信号および処理
装置7からの制御信号が出力されると共に、データ信号
が入出力される。
【0011】インタフェース回路1は、プリセット可能
なアドレスカウンタ4を備えている。このプリセット可
能なアドレスカウンタ4は、切換回路5により選択され
た2種類のアドレスクロック信号のうちの1つをクロッ
クとして入力するようになっている。そのうちの1つの
クロック信号は、処理装置7からの制御信号からクロッ
ク信号作成回路6が作成しICメモリカード3のアクセ
ス毎に発生するクロックであり、もう1つのクロック信
号は、機器の処理装置7において、ROM内プログラム
に従って発生するクロック信号である。機器の処理装置
7は、例えば内蔵のROM内のプログラムに従って生じ
るICメモリカード3に対してデータを書き込んだり読
み出したりする処理状態に応じて、切換回路5を切換信
号により切り換えて、前記2つのクロック信号の1つを
選択する。例えば、切換回路5によって、データブロッ
クの読み出しのように、1つのアクセス毎にアドレスを
更新していくような場合は、クロック信号作成回路6に
より作成されるICメモリカード3のアクセス毎に発生
するクロック信号を選択し、EPROMのプログラム時
のように、複数回のアクセス毎にアドレスを順次更新す
るような場合は、機器の処理装置7のROM内のプログ
ラムに従って発生する処理装置7からのクロック信号を
選択する。また、処理装置7のROM内のプログラムに
従ってランダムにアドレスが変化するような場合は、ア
ドレス変更毎に処理装置7からアドレスカウンタ4に新
しいアドレスをプリセットすることにより対応すること
ができる。
【0012】
【発明の効果】本発明のインタフェース回路を使用すれ
ば、ICメモリカードの読み出しまたは書き込みの処理
状態に応じて、効率良くかつ柔軟にアドレス信号を発生
できるので、機器の処理装置の(ソフトウェア)プログ
ラムの負担が減り、処理速度も向上できる。
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【符号の説明】
1 インタフェース回路 2 コネクタ 3 ICメモリカード 4 アドレスカウンタ 5 切換回路 6 クロック信号作成回路 7 処理装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ICメモリカードと機器間に設けられる
    インタフェース回路において、前記ICメモリカードの
    アドレス信号を発生するプリセット可能なアドレスカウ
    ンタと、前記ICメモリカードの制御信号に基づいて前
    記ICメモリカードのアクセスごとに発生するクロック
    を作成するクロック信号作成手段と、該クロック信号作
    成手段からのクロックおよび前記機器側からのクロック
    のいずれかを前記ICメモリカードの処理状態に応じて
    選択して前記アドレスカウンタにアドレス更新クロック
    として与える手段とを具えたことを特徴とするインタフ
    ェース回路。
JP4053688A 1992-03-12 1992-03-12 インタフェース回路 Pending JPH05258124A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4053688A JPH05258124A (ja) 1992-03-12 1992-03-12 インタフェース回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4053688A JPH05258124A (ja) 1992-03-12 1992-03-12 インタフェース回路

Publications (1)

Publication Number Publication Date
JPH05258124A true JPH05258124A (ja) 1993-10-08

Family

ID=12949759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4053688A Pending JPH05258124A (ja) 1992-03-12 1992-03-12 インタフェース回路

Country Status (1)

Country Link
JP (1) JPH05258124A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441601B1 (ko) * 2001-10-19 2004-07-23 삼성전자주식회사 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441601B1 (ko) * 2001-10-19 2004-07-23 삼성전자주식회사 메모리 카드, 디지털 기기 및 메모리 카드와 디지털 기기사이의 데이터 인터페이스 방법

Similar Documents

Publication Publication Date Title
JPH0612863A (ja) デュアルポートdram
US5339402A (en) System for connecting an IC memory card to a central processing unit of a computer
EP0338317B1 (en) Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes
CA1241074A (en) Digital pattern generator
JPH1185507A (ja) 中央処理装置およびマイクロコンピュータシステム
JPH05258124A (ja) インタフェース回路
US20010008490A1 (en) Semiconductor integrated circuit
KR0153537B1 (ko) 메모리 번지 데이타를 선행 선택하는 신호처리 구조
KR100236530B1 (ko) 디지탈 신호 처리장치의 어드레스 발생회로
KR0164769B1 (ko) 시스템 프로그램 실행 방법
JPH0855477A (ja) メモリ装置
JP3429880B2 (ja) メモリ装置およびメモリアクセス方法
KR940011045B1 (ko) 마이크로 컨트롤 유닛의 인터럽트 백터 어드레싱 방법
JPH1166031A (ja) マイクロコンピュータの内蔵タイマ
KR100261557B1 (ko) 로칼시스템
JPH01246647A (ja) メモリサイクル選択方式
JPH04343132A (ja) 中央演算処理装置
JPH0432949A (ja) I/oポートアドレス拡張方式
JPH0683986A (ja) シングルチップ・マイクロコンピュータ
JPS63200202A (ja) プログラマブルコントロ−ラ
JPH07219843A (ja) メモリバンク切換え装置
JPH06230958A (ja) プロセッサ
KR910012987A (ko) 자기동조 제어기
JPH0241522A (ja) 関数演算処理装置
KR19980048819A (ko) 절약된 메모리를 갖는 전자제어 시스템 및 메모리 절약 방법