KR940007692A - 데이타 처리장치 및 데이타 처리방법 - Google Patents

데이타 처리장치 및 데이타 처리방법 Download PDF

Info

Publication number
KR940007692A
KR940007692A KR1019930018923A KR930018923A KR940007692A KR 940007692 A KR940007692 A KR 940007692A KR 1019930018923 A KR1019930018923 A KR 1019930018923A KR 930018923 A KR930018923 A KR 930018923A KR 940007692 A KR940007692 A KR 940007692A
Authority
KR
South Korea
Prior art keywords
register
data
instruction
data processing
function
Prior art date
Application number
KR1019930018923A
Other languages
English (en)
Other versions
KR100278136B1 (ko
Inventor
시게루 나까하라
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR940007692A publication Critical patent/KR940007692A/ko
Application granted granted Critical
Publication of KR100278136B1 publication Critical patent/KR100278136B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

연산코드의 증대를 억제하면서 고기능을 처리를 실현할 수 있고, 또 고기능인 처리를 적은 스텝수로써 실현할수 있는 데이터 처리 장치 및 데이타 처리방법에 관한 것으로써, 연산코드의 비트수나 명령제어부의 논리규모의 증대를 억제하면서 기능을 다양하게 확장할 수 있게 하기 위해, 레지스터에 대한 데이타의 라이트 또는 리드시에 그 데이타에 대해서 특정한 처리를 실시하는 기능을 미리 레지스터(기능을 갖는 레지스터)에 할당해서 기능을 갖는 레지스터를 명령중에서 지정하는 것에 의해 데이타에 대해서 명령의 연사코드에 의해서 규정되는 명령의 처리와 기능을 갖는 레지스터가 갖는 특정 기능을 조합한 다양한 데이타 처리를 실현한다.

Description

데이타 처리장치 및 데이타 처리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 데이타 처리장치의 기능을 갖는 레지스터의 정의와 기능의 1예의 설명도, 제2도는 기능을 갖는 레지스터의 1예인 낫레지스터의 C언어적인 정의 및 그것을 사용한 처리에를 개념적으로 도시한 설명도, 제3도는 기능을 갖는 레지스터의 1예인 인크리먼트 레지스터의 C언어적인 정의 및 그것을 사용한 처리예를 개념적으로 도시한 설명도, 제4도는 기능을 갖는 레지스터의 1예인 수정 레지스터의 C언어적인 정의 및 그것을 사용한 처리예를 개념적으로 도시한 설명도.

Claims (18)

  1. 연산코드와 레지스터를 지시하기 위한 지시데이타를 갖는 단일의 명령에 응답해서 상기 명령에 따른 처리를 실행하는 데이타 처리장치에 있어서, 적어도 1개의 특정한 레지스터를 포함하는 여러개의 레지스터, 상기 지시데이타에 따른 레지스터를 선택하는 선택수단 및 상기 특정레지스터로의 데이타의 라이트액세스 및 데이타의 리드액세스중 어느 것인가의 액세스에 응답해서 그 데이타로 소정의 처리를 실행하는 처리수단을 포함하는 데이타 처리장치.
  2. 제1항에 있어서, 상기 처리수단은 상기 명령의 상기 연산코드에 따른 처리를 실행하는 수단을 갖는 데이타 처리장치.
  3. 제2항에 있어서, 상기 여러개의 레지스터에는 여러개의 특정한 레지스터가 포함되고, 상기 처리수단에는 각 레지스터마다 다른 처리를 실행하는 수단을 갖는 데이타 처리 장치.
  4. 제1항에 있어서, 상기 여러개의 레지스터에는 여러개의 특정한 레지스터가 포함되고, 상기 처리수단에는 각 레지스터마다 다른 처리를 실행하는 수단을 갖는 데이타 처리 장치.
  5. 연산코드 및 여러개의 레지스터에는 레지스터를 지시하기 위한 지시데이타를 갖는 단일의 명령에 응답해서 처리를 실행하는 데이타 처리장치에 있어서,(a) 지정된 레지스터에 할당되어 있는 소정의 처리를 데이타에 대해서 실행하는 공저 및 (b) 상기 소정의 처리가 실행된 데이타에 대해서 연산코드로 지시된 처리를 실행하는 공정을 포함하는 데이타 처리방법.
  6. 제5항에 있어서, 상기 공정(a)는 (a1)상기 지정된 레지스터에서 데이타를 리드하는 공정, (a2)리드된 데이타에 대해서 상기 레지스터에 할당되어 있는 소정의 처리를 실행하는 공정을 포함하는 데이타 처리 방법.
  7. 제5항에 있어서, 상기 공정 (b)는 (b1)지정된 상기 레지스터에 상기 소정의 처리가 실행된 데이타를 기억시키는 공정을 포함하는 데이타 처리 방법.
  8. 명렁제어부의 제어에 따라서 명령을 실행부에서 실행하는 데이타 처리장치에 있어서, 상기 실행부에 하나 또는 여려개의 기능을 갖는 레지스터를 포함하며, 상기 기능을 갖는 레지스터는 명령중에서 그 이용이 지정되고, 그것을 지정하는 명령의 연산코드로 지시되는 처리에 의해서 상기 기능을 갖는 레지스터에서 리드된 정보 또는 라이트되어야할 정보에 대해서 상기 연산토드로 지정된 처리와는 다른 특정의 처리를 부가하는 기능이 미리 할당된 레지스터인 데이타 처리장치.
  9. 제8항에 있어서, 상기 기능을 갖는 레지스터는 라이트해야 할 데이타의 각 비트 값을 반전해서 유지하는 낫레지스터이고, 상기 낫레지터의 입력에는 반전회로가 접속되어 잇는 데이타 처리 장치.
  10. 제8항에 있어서, 상기 기능을 갖는 레지스터는 그것이 유지하는 값의 리드가 지정되는 것에 의해서 상기 리드데이타에 소정의 정수를 가산한 값을 재차 유지하는 인크리먼트 레지스터이고, 상기 실행부는 상기 가산해야할 정수를 선택해서 출력하는 선택회로 및 선택회로의 출력과 상기 인크리먼트 레지스터의 출력을 가산해서 상기 인크리먼트 레지스터의 입력에 공급하는 가산기를 갖는 데이타 처리 장치.
  11. 제8항에 있어서, 상기 기능을 갖는 레지스터는 이것을 지정하는 명령의 디스플레이스먼트가 부라면 유지값을 리드데이타로써 상기 명령에 의한 처리로 인도하고, 또 드스플레이스먼트가 0 또는 정이라면 유지값에서 디스플레이스먼트를 뺀 값을 리드데이타로써 상기 명령에 의한 처리로 인도하며, 또한 리드데이타를 인도한 후에 상기 유지값에 상기 디스츨레이스먼트를 가산한 값을 다음의 유지값으로써 갱신하는 수정레지스터인 데이타 처리장치.
  12. 제8항에 있어서, 상기 기능을 갖는 레지스터는 라이트데이타에 대해서 마스크패텅과의 논리곱이 취해진것을 유지하는 얼라인먼트 레지스터인 데이타 처리장치.
  13. 제8항에 있어서, 기능을 갖는 레지스터는 라이트해야할 데이타에 프로그램 상태워드의 올리수 또는 빌림수의 상태를 나타내는 비트의 값을 가산한 것을 유지하는 올린수/빌림수 레지스터인 데이타 처리장치
  14. 제8항에 있어서, 상기 기능을 갖는 레지스터는 유지값의 값을 소정 비트만큼 소정의 방향으로 시프트시킨 값을 그 리드데이타로써 명령의 처리로 인도하는 시프트 레지스터인 데이타 처리장치.
  15. 연산코드 및 연산코드로 지정된 처리에 이용해야 할 레지스터의 지정정보를 포함하는 명령의 기술에 따라서 처리를 실행하는 데이타 처리방법에 있어서, 명령중에서 지정된 레지스터에 미리 할당되어 있는 고유의 연산 코드를 상기 레지스터의 유지값에 대해서 실해하는 공정 및 그 결과를 상기 레지스터에서 리드데이타로써 연산코드로 지정된 처리로 인도하는 공정을 포함하는 데이타 처리방법.
  16. 제15항에 있어서, 상기 연산코드로 지정된 처리로 인도한 후 그 인도한 리드데이타를 상기 레지스터로 되돌려서 라이트하는 처리를 또 포함하는 데이타 처리방법.
  17. 연산코트 및 연산코드로 지정된 처리에 이용해야 할 레지스터의 지정정보를 포함하는 명령의 기술에 따라서 처리를 실행하는 데이타 처리방법에 있어서, 그명령중에서 지정된 레지스터에 미리 할당되어 있는 고유의 오퍼레이션을 그 명령의 연산코드에 의해서 상기 레지스터의 라이트가 지정된 데이타에 대해서 실행하는 공정 및 이것을 상기 레지스터로 라이트하는 공정을 포함하는 데이타 처리방법.
  18. 제17항에 있어서, 상기 명령은 미리 고유의 오퍼레이션이 할당되어 있는 상기 레지스터와 그것 이외의 범용 레지스터를 구별할 수 있는 비트필드를 상기 레지스터 지정정보를 위한 필드에 갖는 데이타 처리방법
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930018923A 1992-09-21 1993-09-18 데이타처리장치 및 데이타처리방법 KR100278136B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27666592A JP3164915B2 (ja) 1992-09-21 1992-09-21 データ処理装置及びそのデータ処理方法
JP92-276665 1992-09-21

Publications (2)

Publication Number Publication Date
KR940007692A true KR940007692A (ko) 1994-04-27
KR100278136B1 KR100278136B1 (ko) 2001-01-15

Family

ID=17572615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930018923A KR100278136B1 (ko) 1992-09-21 1993-09-18 데이타처리장치 및 데이타처리방법

Country Status (3)

Country Link
US (1) US5701425A (ko)
JP (1) JP3164915B2 (ko)
KR (1) KR100278136B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091432A (ja) * 1996-09-13 1998-04-10 Sanyo Electric Co Ltd プログラム実行方法およびプログラム実行装置
JP3541669B2 (ja) * 1998-03-30 2004-07-14 松下電器産業株式会社 演算処理装置
JP4024247B2 (ja) 2002-09-30 2007-12-19 株式会社ルネサステクノロジ 半導体データプロセッサ
US20100023733A1 (en) * 2008-04-15 2010-01-28 Vns Portfolio Llc Microprocessor Extended Instruction Set Precision Mode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646522A (en) * 1969-08-15 1972-02-29 Interdata Inc General purpose optimized microprogrammed miniprocessor
US3786436A (en) * 1973-03-14 1974-01-15 Gte Automatic Electric Lab Inc Memory expansion arrangement in a central processor
US3969724A (en) * 1975-04-04 1976-07-13 The Warner & Swasey Company Central processing unit for use in a microprocessor
JPS5242337A (en) * 1975-09-30 1977-04-01 Toshiba Corp Data processing unit
US4128873A (en) * 1977-09-20 1978-12-05 Burroughs Corporation Structure for an easily testable single chip calculator/controller
US4283713A (en) * 1979-01-15 1981-08-11 Tektronix, Inc. Waveform acquisition circuit

Also Published As

Publication number Publication date
KR100278136B1 (ko) 2001-01-15
JP3164915B2 (ja) 2001-05-14
US5701425A (en) 1997-12-23
JPH06103064A (ja) 1994-04-15

Similar Documents

Publication Publication Date Title
US5487159A (en) System for processing shift, mask, and merge operations in one instruction
US3548384A (en) Procedure entry for a data processor employing a stack
US5093783A (en) Microcomputer register bank accessing
US4204252A (en) Writeable control store for use in a data processing system
US3701977A (en) General purpose digital computer
US4366536A (en) Modular digital computer system for storing and selecting data processing procedures and data
KR930002930A (ko) 고속 병렬 마이크로코드 프로그램 제어기
KR920018578A (ko) 데이타 처리 프로세서
US3153225A (en) Data processor with improved subroutine control
US3737864A (en) Method and apparatus for bypassing display register update during procedure entry
US5019969A (en) Computer system for directly transferring vactor elements from register to register using a single instruction
KR910012955A (ko) 데이타 처리 시스템
US4525776A (en) Arithmetic logic unit arranged for manipulating bits
KR940007692A (ko) 데이타 처리장치 및 데이타 처리방법
FI91107B (fi) Tietojenkäsittely-yksikkö
JPH0748179B2 (ja) データ処理装置
EP0164418B1 (en) Microprogram control system
US4811213A (en) Vector processor with vector registers
US20020156992A1 (en) Information processing device and computer system
US5893928A (en) Data movement apparatus and method
KR930009666B1 (ko) 기억장치 액세스기구
JP3766413B2 (ja) データ並び替え方法
US3763475A (en) Stored program computer with plural shift register storage
SU1697082A1 (ru) Процессор микропрограмируемой ЭВМ
JPH02287732A (ja) レジスタアドレス生成装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071010

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee