FI91107B - Tietojenkäsittely-yksikkö - Google Patents

Tietojenkäsittely-yksikkö Download PDF

Info

Publication number
FI91107B
FI91107B FI854146A FI854146A FI91107B FI 91107 B FI91107 B FI 91107B FI 854146 A FI854146 A FI 854146A FI 854146 A FI854146 A FI 854146A FI 91107 B FI91107 B FI 91107B
Authority
FI
Finland
Prior art keywords
data
bit
memory means
instruction
information
Prior art date
Application number
FI854146A
Other languages
English (en)
Swedish (sv)
Other versions
FI854146L (fi
FI91107C (fi
FI854146A0 (fi
Inventor
Tadashi Watanabe
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Publication of FI854146A0 publication Critical patent/FI854146A0/fi
Publication of FI854146L publication Critical patent/FI854146L/fi
Publication of FI91107B publication Critical patent/FI91107B/fi
Application granted granted Critical
Publication of FI91107C publication Critical patent/FI91107C/fi

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181Instruction operation extension or modification
    • G06F9/30192Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016Decoding the operand specifier, e.g. specifier format
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016Decoding the operand specifier, e.g. specifier format
    • G06F9/30167Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

91107
Tietojenkäsittely-yksikkö
Keksinnön kohteena on tietojenkäsittely-yksikkö.
Nykytekniikan mukaisessa tietojenkäsittely-yksikössä välitön tieto, joka voidaan muodostaa yksittäisellä käskyllä, on rajoitettu joko kokonaislukutiedoksi tai loogiseksi tiedoksi. Lisäksi ei voida suorittaa mitään aritmeettisia operaatioita välittömän tiedon ja aritmeettisen rekisterin sisällön välillä. Jos tällainen operaatio halutaan suorittaa välittömän tiedon ja yhden valitun aritmeettisen rekisterin sisällön välillä, täytyy edellinen ladata kerran toiseen valittuun aritmeettiseen rekisteriin, ja vasta sitten voidaan haluttu operaatio suorittaa näiden kahden rekisterin välillä.
Tämän vuoksi voi haluttu käsittely tarvita lisäkäskyaskelia, jolloin käsittelyaika vastaavasti kasvaa. Lisäksi sopivat toiminnot omaavan yksikön muodostamiseksi tarvitaan suurempi määrä eri käskyjä, joilla on monimutkaisempi käskynohjaus, ja suurempi määrä aritmeettisia piirejä.
Eräs esimerkki käskymuodoista, joita käytetään nykytekniikan mukaisissa yksiköissä, on esitetty julkaisussa "IBM System/370 Principles Operation" (yhdeksäs painos), julkaisija International Business Machines Corporation lokakuussa 1981, sivut 5-3 ja 5-4.
Keksinnön eräs tarkoitus on muodostaa tietojenkäsittely-yksik-kö, jossa ei ole nykytekniikan mukaisen käsittely-yksikön edellä mainittuja haittoja.
Keksinnön erään näkökohdan mukaisesti on muodostettu tietojenkäsittely-yksikkö, johon kuuluu: ensimmäinen muistielin lukuisien käskysanojen ja lukuisien tietojen tallettamiseksi; 2 toinen muistielin, jotta voidaan tallettaa väliaikaisesti yksi mainituista käskysanoista, joka on luettu ulos ensimmäisestä muistielimestä; ja ensimmäinen tiedon muodostamiselin, joka muodostaa ensimmäiset tiedot, kun se vastaanottaa toiseen muistielimeen talletetun käskysanan ensimmäisen kentän, joka käskysana edellyttää ensimmäisten tietojen muodostamista. Tietojenkäsittely-yksikölle on tunnusomaista se, että siihen kuuluu tiedon muodostamiselin, joka muodostaa toiset tiedot, kun se vastaanottaa mainitun toiseen muistielimeen talletetun käskysanan toisen kentän, joka kenttä edellyttää toisten tietojen muodostamista, jolloin mainitut, toiset tiedot muodostuvat joko määrästä M (joka on joko nolla tai positiivinen kokonaisluku) korkean asteen bittejä, joista jokaisella looginen taso on "l", ja määrästä N (joka on joko nolla tai positiivinen kokonaisluku) matalan asteen bittejä, joista jokaisella on looginen taso "0", tai määrästä M korkean asteen bittejä, joista jokaisella on looginen taso "0", ja määrästä N matalan asteen bittejä, joista jokaisella on looginen taso "1", riippuen mainitusta toisesta kentästä.
Keksinnön muut piirteet ja edut käyvät ilmi seuraavasta kuvauksesta, kun sitä tarkastellaan yhdessä liitteinä olevien piirrosten kanssa, joissa: kuvio 1 on tämän keksinnön erään edullisen toteutuksen lohko-kaavio ; kuvio 2 on toteutuksen perusosan piirikaavio; kuvio 3 on totuustaulu; kuviot 4A-4D ovat kaavioita toteutuksen kuvaamiseksi; ja kuvio 5 on kaavio piirin 201 toiminnan kuvaamiseksi.
Kuvioon 1 viitaten sisältää keksinnön edullinen toteutus pää-muistiyksikön 100 käskysanojen (IW:iden) ja tiedon tallettamiseksi ja käsittely-yksikön 200. Yksikkö 200 taas sisältää pää-muistin ohjausyksikön 201, 32-bitin käskyrekisterin 202, numeerisen tiedon muodostamispiirin 205, loogisen tiedon muodos-tamispiirin 206, rekisteritiedoston 203, jolla on 12Θ 64-bitin aritmeettista rekisteriä, dekooderin 204, aritmeettisen piirin li 3 91107 207 ja valintapiirit 208-211. Käskyrekisteri 202 toimii tallettaen väliaikaisesti yhden käskysanan, joka on luettu yksiköltä 100 piirin 201 kautta. Rekisteriin 202 talletetun käskysanan bittipaikat 0-7, bittipaikat 8-15, bittipaikat 16-23 ja bittipaikat 24-31 muodostavat operaatiokoodin OP suoritettavan käskyn tyypin määräämiseksi, rekisterinmääräyskentän R yhden aritmeettisen rekisterin määräämiseksi rekisteritiedostossa 203, ensimmäisen operandin määräävän kentän SI ensimmäisen välittömän tiedon tai yhden aritmeettisen rekisterin määräämiseksi, ja toisen operandin määräävän kentän S2 toisen välittömän tiedon tai toisen aritmeettisen rekisterin määräämiseksi. Käskysanan kenttä OP viedään käskyrekisteristä 202 dekooderiin 204 niiden erilaisten ohjaussignaalien muodostamiseksi, joita tarvitaan käskyn suorittamiseksi. Piiri 205, kuten myöhemmin yksityiskohtaisemmin kuvataan, toimii muodostaen halutun 64-bitin kokonaislukutiedon vastineena käskysanan kentälle SI. Piiri 206, kuten myös kuvataan yksityiskohtaisemmin myöhemmin, toimii muodostaen halutun 64-bitin loogisen tiedon vastineena käskysanan kentälle S2. Piiri 210 valitsee joko tiedon, joka syötetään piiriltä 205, tai sen, joka syötetään rekisteritiedostosta 203, vastineena ohjaussignaalille dekoo-derilta 204. Piiri 211 valitsee joko tiedon, joka syötetään piiriltä 206, tai sen, joka syötetään rekisteritiedostosta 203, vastineena ohjaussignaalille dekooderilta 204. Aritmeettinen piiri 207 käsittelee tiedon, joka on syötetty piiriltä 210 ja/tai piiriltä 211, käskysanan kentän OP määräämällä tavalla. Aritmeettiselta piiriltä 207 syötetty tieto joko talletetaan muistiyksikköön 100 piirin 201 kautta tai viedään piiriin 208. Piiri 208 valitsee joko tiedon, joka on syötetty aritmeettiselta yksiköltä 207, tai sen, joka on luettu muis-tiyksiköltä 100 piirin 201 kautta, viedäkseen valitun tiedon rekisteritiedostoon 203. Määrätäkseen yhden aritmeettisista rekistereistä rekisteritiedostossa 203 piiri 209 valitsee yhden käskysanan kentistä R, SI ja S2, jotka on talletettu rekisteriin 202. Piirillä 201 on käskypuskuri, joka koostuu esimerkiksi kahdesta 64-bitin käskypuskurirekisteristä A ja B.
4 Käskysanojen syöttö käskyrekisteriin 202 näiden rekisterien A ja B kautta kuvataan lyhyesti viitaten kuvioihin 1 ja 5. Oletetaan, että ajanhetkellä tO käskysana II on talletettu etukäteen puskurirekisterin A 32:een korkean asteen bittipaikkaan ja toinen käskysana 12 saman puskurin 32:een matalan asteen bittipaikkaan. Sitten ladataan käskysana II rekisteristä A rekisteriin 202 ja suoritetaan se. Seuraavaksi yhden konejakson jälkeen ajasta tO ladataan käskysana 12 rekisteristä A rekisteriin 202 ja suoritetaan se. Tällävälin ajanhetkellä tl luetaan käskysana 13 muistista 100 puskurin B 32:een korkean asteen bittipaikkaan, ja toinen käskysana 14 saman puskurin 32:een matalan asteen bittipaikkaan. Käskysanat 13 ja 14 luetaan ulos 64-bitin puskurilla samanaikaisesti. Seuraavaksi ajanhetkillä t2 ja t3 ladataan käskysanat 13 ja 14 peräkkäisesti puskurirekisteristä B rekisteriin 202 ja suoritetaan ne. Tämän jälkeen ajanhetkellä t3 luetaan seuraavat käskysanat 15 ja 16 samalla tavalla kuin edellä kuvattiin muistiyksiköstä 100 puskurirekisteriin A. Seuraavaksi suoritetaan samanlainen käsittely. Sinänsä tässä kuvattu lukumenetelmä on vain esimerkki, eikä lukumenetelmän valinta ole olennainen keksinnön kannalta. Jokainen edulliseen toteutukseen sisältyvä piiriele-mentti toimii synkronissa kuviossa 5 esitetyn kellosignaalin C kanssa.
Viitaten nyt kuvioon 2 on numeerisen tiedon muodostuspiiri 205 suunniteltu siten, että se vastaanottaa kentän SI, eli käsky-rekisteriin 202 talletetun käskysanan bittipaikkojen 16-23 sisällön. Käskysanan bittipaikan 16 sisältö syötetään myös piiriin 203. Kun bittipaikan 16 sisällöllä on looginen taso "1" (seuraavassa lyhennettynä pelkästään "1"), käytetään käskysanan bittipaikkoja 17-23 rekisteritiedoston 203 yhden aritmeettisen rekisterin määräämiseksi. Kun bittipaikan 16 sisältö on "0", syöttää piiri 205 piiriin 210 64-bitin kokonaisluku-tiedon. 64-bitin kokonaislukutiedon jokainen 58 korkean asteen bitistä on yhtä suuri kuin käskysanan bittipaikan 17 sisällön looginen taso. 64-bitin kokonaislukutiedon kuusi matalan asteista bittiä ovat samat kuin käskysanan bittipaikkojen 18-23 sisältö. Tämä kokonaislukutieto voi edustaa arvoja välillä -64
II
5 91107 - +63 (negatiiviset luvut esitetään kahden kömpiementtimuodos-sa) .
Loogisen tiedon muodostamispiiri 206 kentän S2 vastaanottamiseksi, eli käskysanan bittipaikkojen 24-31 sisällön vastaanottamiseksi, sisältää dekooderin 300, kuviogeneraattorin 301, JA-EI-veräjän 302, TAI-veräjät 303-307, valintapiirit 308-1 -308-8, sekä eksklusiiviset TAI-veräjät 309-1 - 309-8. Kun käskysanan bittipaikan 24 sisältö on "1", käytetään käskysanan bittipaikkoja 25-31 rekisteritiedoston 203 yhden aritmeettisen rekisterin määräämiseen. Kun käskysanan bittipaikan 24 sisältö on "0" toimii piiri 206 kuten jäljempänä on kuvattu. Kun käskysanan bittipaikkojen 26, 27 ja 28 sisältöä edustavat b26, b27 ja b28, tässä järjestyksessä, antaa dekooderi 300 "l" ulostuloliittimelleen Ti (jossa i = b26 x 22 + b27 x 21 + b28 x 2°). Kun käskysanan bittipaikkojen 29-31 sisältöä edustavat b29 - b3i, tässä järjestyksessä, antaa generaattori 301 kahdeksan bitin tiedon, kuten kuviossa 3 on esitetty, vastineena näille bittipaikoille 29-31. JA-EI-veräjä 302 invertoi dekooderin 300 liittimen TO ulostulon loogisen tason. TAI-veräjä 303 suorittaa TAI-operaation (looginen summa) liittimien T2-T7 ulostuloille; TAI-veräjä 304 saman liittimien T3-T7 ulostuloille; TAI-veräjä 305 saman liittimien T4-T7 ulostuloille; TAI-veräjä 306 saman liittimien T5-T7 ulostuloille; ja TAI-veräjä 307 saman liittimien T6 ja T7 ulostuloille. Valintapiirillä 308-j (j-1-8) on ensimmäinen valintaliitin. Piiri 308-j vie generaattorin 301 ulostulotiedon veräjälle 309-j, kun ulostulo liittimestä Tk (k=j-l), joka on kytketty piirin 308-j ensimmäiseen valintaliittimeen, on "1". Jokaisella piireistä 308-1 -308-7 on toinen valintaliitin. Piirien 308-1 - 308-6 toiset valintaliittimet on kytketty veräjiin 302-307 tässä järjestyksessä. Piirin 308-7 toinen valintaliitin on kytketty liittimeen T7. Vastineena arvon "1" syöttämiseen piirin 308-1 toiseen valintaliittimeen lähettää piiri 308-1 veräjälle 309-1 kahdeksan bitin tiedon, jonka jokainen bitti on "1". Samalla tavalla, kun syötetään "1" piirien 308-2 - 308-7 jokaiselle toiselle valintaliittimelle, lähettävät piirit 308-2 - 308-7 veräjille 309-2 - 309-7 kahdeksan bitin tiedon, jonka jokainen 6 bitti on "1", vastaavasti. Jos jokaisen piirin 308-1 - 308-7 ensimmäiselle ja toiselle liittimelle viedään "0", syöttävät piirit 308-1 - 308-7 veräjille 309-1 - 309-7 kahdeksan bitin tiedon, jonka jokainen bitti on "0", vastaavasti. Syöttämällä "O" piirin 308-8 ensimmäiselle valintaliittimelle lähettää piiri 308-8 veräjälle 309-8 kahdeksan bitin tiedon, jonka jokainen bitti on "0".
Piirin 308-j ulostulotieto menee eksklusiivisen TAI-veräjän 309-j läpi silloin, kun käskysanan bittipaikan 25 sisältö on "0". Toisaalta piirin 308-j ulostulotieto menee veräjän 309-j läpi siten, että sen looginen taso on invertoitu, kun käskysanan bittipaikan 25 sisältö on "1". Kuten edellisestä kuvauksesta on selvää, muodostaa piiri 206 64-bitin loogisen tiedon. 64-bitin looginen tieto koostuu määrästä m (=b26 x 25 + b27 x 24 + b28 x 23 + b29 x 22 + b30 x 21 + b31 x 2°) korkean asteen bittejä, joiden arvo on "1", ja määrästä (64 - m) matalan asteen bittejä, joiden arvo on "0", kun käskysanan bittipaikan 25 sisältö on "0". Toisaalta 64-bitin looginen tieto koostuu määrästä m korkean asteen bittejä, joiden arvo on "0", ja määrästä (64 - m) matalan asteen bittejä, joiden arvo on nl", kun käskysanan bittipaikan 25 sisältö on "1".
Tällä tavalla operanditieto, joka saadaan vastineena käskysanan kentille SI ja S2, syötetään aritmeettiseen piiriin 207, jotta sille voidaan tehdä se operaatio, joka on määrätty käskysanan kentällä OP. Operaation tulos ladataan aritmeettiseen rekisteriin, joka on määrätty käskysanan kentällä R.
Seuraavaksi kuvataan joitakin käskyjä, joita käytetään keksinnössä. Siirrä oikealle -looginen käsky (SRL) on sitä varten, että siirretään aritmeettisen rekisterin tai välittömän tiedon, jotka molemmat on määrätty käskysanan kentällä S2, sisältöä oikealle se määrä bittejä, joka on määritelty käskysanan kentällä SI, ja ladataan tulos aritmeettiseen rekisteriin, joka on määritelty käskysanan kentällä R.
Il 7 91107
Kuvio 4A esittää esimerkkiä tästä käskysanasta ja kuvio 4B 64-bitin tietoa, joka on saatu tällä käskysanalla. Käyttämällä esimerkkikäskysanaa voidaan muodostaa peitetieto yhden tieto-tavun poistamiseksi ilman, että haetaan päämuistista 100 ja käytetään muita käskysanoja.
Kiinteän pisteen summaus -käsky (APD) on sitä varten, että summataan kiinteän pisteen muodossa kaksi operandia, jotka käskysanan kentät SI ja S2 määräävät, ja ladataan tulos aritmeettiseen rekisteriin, joka määritellään käskysanan kentällä R. Kuviossa 4C esitetään esimerkki tästä käskysanasta, jolla summataan tietoon, jonka määrää käskysanan kenttä S2.
JA-käsky on sitä varten, että otetaan bitti bitiltä looginen tulo kahdesta operandista, jotka on määrätty käskysanan kentille SI ja S2, ja ladataan tulos aritmeettiseen rekisteriin, jonka määrää käskysanan kenttä R.
Kuvio 4D esittää esimerkkiä tästä käskysanasta. Vastineena esitetyn käskysanan kentälle S2 saadaan 64-bitin looginen tieto, jossa 64-bitin loogisen tiedon eniten merkitsevä bitti on "0", ja kaikki jäljelle jäävät 63 bittiä ovat "1". Jos sen aritmeettisen rekisterin sisältö, joka on määrätty käskysanan kentällä SI, on liukuvan pilkun tieto, jonka eniten merkitsevä bitti on merkkibitti, voi tämän käskysanan suoritus muodostaa liukuvan pilkun tiedon itseisarvon (jolloin on oletettu, että liukuvan pilkun tieto on positiivinen tieto silloin, kun liukuvan pilkun tiedon merkkibitti on "0", ja liukuvan pilkun tieto on negatiivinen tieto silloin, kun merkkibitti on "1").
Selvästikin käskyt, jotka eivät käytä piirejä 205 ja 206, suoritetaan samalla tavalla kuin nykytekniikassa. Esimerkiksi kahden rekisterin välistä operaatiota varten valitaan kaksi syöttörekisteriä rekisteritiedostossa 203 käskysanan kentillä R ja SI, ja käskysanan määräämän operaation tulos talletetaan rekisteriin, jonka määrää käskysanan kenttä R. Tässä käskysanassa kenttää S2 ei käytetä.
8
Sattumalta, vaikka kokonaislukutietoa muodostetaan numeerisena tietona numeerisen tiedon muodostamispiirissä edullisessa toteutuksessa, voidaan näin muodostettu numeerinen tieto käsittää liukuvan pilkun tiedoksi.
Vaikka keksintö on kuvattu sen edullisen toteutuksen mukaisesti, on alan ammattimiesten mahdollista helposti toteuttaa keksintö käytännössä lukuisilla muilla tavoilla.
ti

Claims (4)

9 91107
1. Tietojenkäsittely-yksikkö, johon kuuluu: ensimmäinen muistielin (100) lukuisien käskysanojen ja lukuisien tietojen tallettamiseksi; toinen muistielin (202), jotta voidaan tallettaa väliaikaisesti yksi mainituista käskysanoista, joka on luettu ulos ensimmäisestä muistielimestä (100); ja ensimmäinen tiedon muodostamiselin (205), joka muodostaa ensimmäiset tiedot, kun se vastaanottaa toiseen muistielimeen (202) talletetun käskysanan ensimmäisen kentän, joka käskysana edellyttää ensimmäisten tietojen muodostamista, tunnettu siitä, että siihen kuuluu tiedon muodostamiselin (206), joka muodostaa toiset tiedot, kun se vastaanottaa mainitun toiseen muistielimeen (202) talletetun käskysanan toisen kentän, joka kenttä edellyttää toisten tietojen muodostamista, jolloin mainitut, toiset tiedot muodostuvat joko määrästä M (joka on joko nolla tai positiivinen kokonaisluku) korkean asteen bittejä, joista jokaisella looginen taso on "1", ja määrästä N (joka on joko nolla tai positiivinen kokonaisluku) matalan asteen bittejä, joista jokaisella on looginen taso "0", tai määrästä M korkean asteen bittejä, joista jokaisella on looginen taso "0", ja määrästä N matalan asteen bittejä, joista jokaisella on looginen taso "1", riippuen mainitusta toisesta kentästä.
2. Patenttivaatimuksen 1 mukainen tietojenkäsittely-yksikkö, tunnettu siitä, että siihen lisäksi kuuluu kolmas muistielin (203) , jolla on lukuisia muistipaikkoja, joihin jokaiseen on liitetty ainutkertainen osoite ja jotka mainitun, toiseen muistielimeen (202) talletetun käskysanan ensimmäinen tai toinen kenttä voi osoitteella määrätä.
3. Patenttivaatimuksen 2 mukainen tietojenkäsittely-yksikkö, tunnettu siitä, että se lisäksi sisältää aritmeettisen operaa-tioelimen (207), joka vastaanottaa kaksi tietojoukkoa mainituista ensimmäisistä tiedoista, jotka on syötetty ensimmäisestä tiedon muodostamiselimestä (205), mainituista toisista tiedoista, jotka on syötetty toisesta tiedon muodostamiselimestä 10 (206) , ja tiedoista, jotka on syötetty kolmannesta muistieli-mestä (203), operaation suorittamiseksi, jonka määrää toiseen muistielimeen (202) talletettu käskysana.
4. Patenttivaatimuksen 3 mukainen tietojenkäsittely-yksikkö, tunnettu siitä, että mainitun aritmeettisen operaatioelimen (207) suorittaman operaation tulos on sovitettu tallennettavaksi kolmannen muistielimen (203) muistipaikkaan, joka on määrätty toiseen muistielimeen (202) talletetulla käskysanalla.
FI854146A 1984-10-27 1985-10-23 Tietojenkäsittely-yksikkö FI91107C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22510484 1984-10-27
JP59225104A JPS61103241A (ja) 1984-10-27 1984-10-27 情報処理装置

Publications (4)

Publication Number Publication Date
FI854146A0 FI854146A0 (fi) 1985-10-23
FI854146L FI854146L (fi) 1986-04-28
FI91107B true FI91107B (fi) 1994-01-31
FI91107C FI91107C (fi) 1994-05-10

Family

ID=16824041

Family Applications (1)

Application Number Title Priority Date Filing Date
FI854146A FI91107C (fi) 1984-10-27 1985-10-23 Tietojenkäsittely-yksikkö

Country Status (8)

Country Link
US (1) US4754424A (fi)
EP (1) EP0180157B1 (fi)
JP (1) JPS61103241A (fi)
CN (1) CN1004306B (fi)
AU (1) AU584933B2 (fi)
DE (1) DE3586709T2 (fi)
FI (1) FI91107C (fi)
NO (1) NO171816C (fi)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444544A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Program control system
GB2228597A (en) * 1989-02-27 1990-08-29 Ibm Data processor with conditional instructions
JP2882426B2 (ja) * 1991-03-29 1999-04-12 株式会社アドバンテスト アドレス発生装置
JP4424465B2 (ja) * 2003-06-09 2010-03-03 ソニー株式会社 情報機器、情報サーバおよび情報処理プログラム
JP2006154979A (ja) * 2004-11-25 2006-06-15 Sony Corp 浮動小数点数演算回路
GB2461849A (en) * 2008-07-10 2010-01-20 Cambridge Consultants Push immediate instruction with several operands
US9003170B2 (en) * 2009-12-22 2015-04-07 Intel Corporation Bit range isolation instructions, methods, and apparatus
JP5625903B2 (ja) 2010-12-29 2014-11-19 富士通株式会社 演算処理装置および演算処理方法
US9207942B2 (en) * 2013-03-15 2015-12-08 Intel Corporation Systems, apparatuses,and methods for zeroing of bits in a data element
GB2534555A (en) 2015-01-20 2016-08-03 Kathrein Werke Kg Method and system for the automated alignment of antennas

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914840B2 (ja) * 1979-10-19 1984-04-06 日本電信電話株式会社 半導体メモリ試験用パタ−ン発生装置
US4418383A (en) * 1980-06-30 1983-11-29 International Business Machines Corporation Data flow component for processor and microprocessor systems
JPS5723110A (en) * 1980-07-18 1982-02-06 Hitachi Ltd Sequence controller
US4467444A (en) * 1980-08-01 1984-08-21 Advanced Micro Devices, Inc. Processor unit for microcomputer systems
US4608634A (en) * 1982-02-22 1986-08-26 Texas Instruments Incorporated Microcomputer with offset in store-accumulator operations

Also Published As

Publication number Publication date
US4754424A (en) 1988-06-28
CN85107899A (zh) 1986-04-10
FI854146L (fi) 1986-04-28
JPH034936B2 (fi) 1991-01-24
NO854251L (no) 1986-04-28
NO171816C (no) 1993-05-05
JPS61103241A (ja) 1986-05-21
EP0180157A2 (en) 1986-05-07
EP0180157B1 (en) 1992-09-30
AU4905985A (en) 1986-05-01
DE3586709T2 (de) 1993-05-06
AU584933B2 (en) 1989-06-08
FI91107C (fi) 1994-05-10
NO171816B (no) 1993-01-25
CN1004306B (zh) 1989-05-24
EP0180157A3 (en) 1989-01-25
DE3586709D1 (de) 1992-11-05
FI854146A0 (fi) 1985-10-23

Similar Documents

Publication Publication Date Title
US8239660B2 (en) Processor with automatic scheduling of operations
EP0823085B1 (en) Method and apparatus for improved branch prediction accuracy in a superscaler microprocessor
KR100260353B1 (ko) 2종류의 명령장 코드를 실행하는 프로세서 및 그명령 코드입력 장치
EP0118781A2 (en) Control flow parallel computer system
EP0011442A1 (en) Data processing system having an integrated stack and register machine architecture
US4317170A (en) Microinstruction controlled data processing system including micro-instructions with data align control feature
EP0248436A2 (en) Method of and apparatus for processing data
US4539635A (en) Pipelined digital processor arranged for conditional operation
JPS61122747A (ja) デ−タ処理装置
US4584642A (en) Logic simulation apparatus
US4388682A (en) Microprogrammable instruction translator
FI91107B (fi) Tietojenkäsittely-yksikkö
GB2077010A (en) Microprogramme control method and apparatus therefor
FI90149B (fi) Vektorbehandlingssystem
US5349671A (en) Microprocessor system generating instruction fetch addresses at high speed
US5142630A (en) System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching
US4580238A (en) Arithmetic operating system
US4237545A (en) Programmable sequential logic
EP0626640A1 (en) Program translator with selective data value amendment and processor with data extension instructions
US6513053B1 (en) Data processing circuit and method for determining the first and subsequent occurences of a predetermined value in a sequence of data bits
EP0234187B1 (en) Programmably controlled shifting mechanism in a programmable unit having variable data path widths
EP0177268A2 (en) Programmable data path width in a programmable unit having plural levels of subinstructions sets
US6081869A (en) Bit-field peripheral
KR100246465B1 (ko) 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법
JPS62259140A (ja) アドレス生成回路

Legal Events

Date Code Title Description
FG Patent granted

Owner name: NEC CORPORATION

BB Publication of examined application
FG Patent granted

Owner name: NEC CORPORATION

MA Patent expired