FI91107B - Databehandlingsenhet - Google Patents

Databehandlingsenhet Download PDF

Info

Publication number
FI91107B
FI91107B FI854146A FI854146A FI91107B FI 91107 B FI91107 B FI 91107B FI 854146 A FI854146 A FI 854146A FI 854146 A FI854146 A FI 854146A FI 91107 B FI91107 B FI 91107B
Authority
FI
Finland
Prior art keywords
data
bit
memory means
instruction
information
Prior art date
Application number
FI854146A
Other languages
English (en)
Finnish (fi)
Other versions
FI854146L (sv
FI91107C (sv
FI854146A0 (sv
Inventor
Tadashi Watanabe
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Publication of FI854146A0 publication Critical patent/FI854146A0/sv
Publication of FI854146L publication Critical patent/FI854146L/sv
Publication of FI91107B publication Critical patent/FI91107B/sv
Application granted granted Critical
Publication of FI91107C publication Critical patent/FI91107C/sv

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Claims (4)

1. Informationsbehandlingsenhet innefattande: första minnesorgan (100) för lagring av ett flertal instruk-tionsord och ett flertal data; andra minnesorgan (202) för att tillfälligt lagra ett av nämn-da instruktionsord utläst ur nämnda första minnesorgan (100); och första dataalstringsorgan (205) som alstrar första data genom mottagning av ett första fält av ett av nämnda instruktionsord som är lagrat i nämnda andra minnesorgan (202) och specifice-rar alstring av första data, käzmetecknad av andra dataalstringsorgan (206) för alstring av andra data genom mottagning av ett andra fält av nämnda ett av nämnda instruktionsord som är lagrat i nämnda andra minnesorgan (202) och specificerar alstring av andra data, varvid nämnda andra data antingen bestär av M (som är det ena av noll och ett positivt heitai) bit av hög ordning, av vilka vart och ett antar logiknivän "1", och N (som är det ena av noll och ett positivt heltal) bit av läg ordning som antar logiknivän "0" eller nämnda andra data bestär av M bit av hög ordning av vilka var och en antar logiknivän "0" och N bit av läg ordning av vilka vart och ett antar logiknivän "l" säsom gensvar pä nämnda andra fält.
2. Informationsbehandlingsenhet enligt patentkravet 1, kän-netecknad av att den ytterligare inkluderar ett tredje minnesorgan (205) med ett flertal lagringsställen, av vilka vart II 11 91107 och ett är tilldelat en entydig adress och adresseras av förs-ta eller andra fältet av ett instruktionsord som är lagrat i nämnda andra minnesorgan (202).
3. Informationsbehandlingsorgan enligt patentkravet 2, kän-netecknad av att den ytterligare inkluderar ett aritmetiskt operationsorgan (207) som mottar tvä av nämnda första data som har inmatats frän organ (205) för alstring av första data, nämnda andra data som har inmatats frän organ (206) för alstring av andra data, och data som har inmatats frän tredje minnesorgan (207) för att utföra en operation som är designerad av ett instruktionsord som är lagrat i det andra minnesorganet (202) .
4. Informationsbehandlingsenhet enligt patentkravet 3, kän-netecknad av att resultatet av operationen utförd av nämnda aritmetiska operationsorgan (207) lagras i ett lagringsläge i det tredje minnesorganet (203) designerat av det instruktionsord som är lagrat i det andra minnesorganet (202).
FI854146A 1984-10-27 1985-10-23 Databehandlingsenhet FI91107C (sv)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP22510484 1984-10-27
JP59225104A JPS61103241A (ja) 1984-10-27 1984-10-27 情報処理装置

Publications (4)

Publication Number Publication Date
FI854146A0 FI854146A0 (sv) 1985-10-23
FI854146L FI854146L (sv) 1986-04-28
FI91107B true FI91107B (sv) 1994-01-31
FI91107C FI91107C (sv) 1994-05-10

Family

ID=16824041

Family Applications (1)

Application Number Title Priority Date Filing Date
FI854146A FI91107C (sv) 1984-10-27 1985-10-23 Databehandlingsenhet

Country Status (8)

Country Link
US (1) US4754424A (sv)
EP (1) EP0180157B1 (sv)
JP (1) JPS61103241A (sv)
CN (1) CN1004306B (sv)
AU (1) AU584933B2 (sv)
DE (1) DE3586709T2 (sv)
FI (1) FI91107C (sv)
NO (1) NO171816C (sv)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444544A (en) * 1987-08-12 1989-02-16 Hitachi Ltd Program control system
GB2228597A (en) * 1989-02-27 1990-08-29 Ibm Data processor with conditional instructions
JP2882426B2 (ja) * 1991-03-29 1999-04-12 株式会社アドバンテスト アドレス発生装置
JP4424465B2 (ja) * 2003-06-09 2010-03-03 ソニー株式会社 情報機器、情報サーバおよび情報処理プログラム
JP2006154979A (ja) * 2004-11-25 2006-06-15 Sony Corp 浮動小数点数演算回路
GB2461849A (en) * 2008-07-10 2010-01-20 Cambridge Consultants Push immediate instruction with several operands
US9003170B2 (en) * 2009-12-22 2015-04-07 Intel Corporation Bit range isolation instructions, methods, and apparatus
JP5625903B2 (ja) 2010-12-29 2014-11-19 富士通株式会社 演算処理装置および演算処理方法
US9207942B2 (en) * 2013-03-15 2015-12-08 Intel Corporation Systems, apparatuses,and methods for zeroing of bits in a data element
GB2534555A (en) 2015-01-20 2016-08-03 Kathrein Werke Kg Method and system for the automated alignment of antennas

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5914840B2 (ja) * 1979-10-19 1984-04-06 日本電信電話株式会社 半導体メモリ試験用パタ−ン発生装置
US4418383A (en) * 1980-06-30 1983-11-29 International Business Machines Corporation Data flow component for processor and microprocessor systems
JPS5723110A (en) * 1980-07-18 1982-02-06 Hitachi Ltd Sequence controller
US4467444A (en) * 1980-08-01 1984-08-21 Advanced Micro Devices, Inc. Processor unit for microcomputer systems
US4608634A (en) * 1982-02-22 1986-08-26 Texas Instruments Incorporated Microcomputer with offset in store-accumulator operations

Also Published As

Publication number Publication date
US4754424A (en) 1988-06-28
CN85107899A (zh) 1986-04-10
FI854146L (sv) 1986-04-28
JPH034936B2 (sv) 1991-01-24
NO854251L (no) 1986-04-28
NO171816C (no) 1993-05-05
JPS61103241A (ja) 1986-05-21
EP0180157A2 (en) 1986-05-07
EP0180157B1 (en) 1992-09-30
AU4905985A (en) 1986-05-01
DE3586709T2 (de) 1993-05-06
AU584933B2 (en) 1989-06-08
FI91107C (sv) 1994-05-10
NO171816B (no) 1993-01-25
CN1004306B (zh) 1989-05-24
EP0180157A3 (en) 1989-01-25
DE3586709D1 (de) 1992-11-05
FI854146A0 (sv) 1985-10-23

Similar Documents

Publication Publication Date Title
US8239660B2 (en) Processor with automatic scheduling of operations
EP0823085B1 (en) Method and apparatus for improved branch prediction accuracy in a superscaler microprocessor
KR100260353B1 (ko) 2종류의 명령장 코드를 실행하는 프로세서 및 그명령 코드입력 장치
EP0118781A2 (en) Control flow parallel computer system
EP0011442A1 (en) Data processing system having an integrated stack and register machine architecture
US4317170A (en) Microinstruction controlled data processing system including micro-instructions with data align control feature
EP0248436A2 (en) Method of and apparatus for processing data
US4539635A (en) Pipelined digital processor arranged for conditional operation
JPS61122747A (ja) デ−タ処理装置
US4584642A (en) Logic simulation apparatus
US4388682A (en) Microprogrammable instruction translator
FI91107B (sv) Databehandlingsenhet
GB2077010A (en) Microprogramme control method and apparatus therefor
FI90149B (fi) Vektorbehandlingssystem
US5349671A (en) Microprocessor system generating instruction fetch addresses at high speed
US5142630A (en) System for calculating branch destination address based upon address mode bit in operand before executing an instruction which changes the address mode and branching
US4580238A (en) Arithmetic operating system
US4237545A (en) Programmable sequential logic
EP0626640A1 (en) Program translator with selective data value amendment and processor with data extension instructions
US6513053B1 (en) Data processing circuit and method for determining the first and subsequent occurences of a predetermined value in a sequence of data bits
EP0234187B1 (en) Programmably controlled shifting mechanism in a programmable unit having variable data path widths
EP0177268A2 (en) Programmable data path width in a programmable unit having plural levels of subinstructions sets
US6081869A (en) Bit-field peripheral
KR100246465B1 (ko) 마이크로프로세서 스택 명령어의 수행사이클을 줄이기 위한 장치 및 그 방법
JPS62259140A (ja) アドレス生成回路

Legal Events

Date Code Title Description
FG Patent granted

Owner name: NEC CORPORATION

BB Publication of examined application
FG Patent granted

Owner name: NEC CORPORATION

MA Patent expired