JPH06274527A

JPH06274527A - ベクトル処理装置

Info

Publication number: JPH06274527A
Application number: JP5082532A
Authority: JP
Inventors: Masanao Ito; 昌尚伊藤; Teruo Tanaka; 輝雄田中; Yoshiko Tamaoki; 由子玉置; Tadayuki Sakakibara; 忠幸榊原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-17
Filing date: 1993-03-17
Publication date: 1994-09-30

Abstract

(57)【要約】【目的】不必要なバッファ記憶無効化処理を省くこと
が可能なベクトル処理装置を提供することにある。【構成】スカラ処理ユニット(ＳＰＵ)１に、ベクトル
処理ユニット(ＶＰＵ)２に送出されるバッファ記憶(Ｂ
Ｓ)30から読出されたデータと主記憶装置(ＭＳ)４から
読出されたデータの内のいずれか一方をＶＰＵ２に送出
すべく選択するセレクタを設け、バッファ記憶制御装置
20は、ＭＳ４内のデータをＢＳ30に格納することなくＶ
ＰＵ２にセットアップする命令の実行時に、ＭＳ４内の
データがＢＳ30内に格納されていない場合には、セレク
タによりＭＳ４内のデータを選択してＶＰＵ２に送出
し、格納されている場合には、セレクタによりＢＳ30内
のデータを選択してＶＰＵ２に送出する。そして、バッ
ファ記憶制御装置20は、ＢＳ30内のデータを選択してＶ
ＰＵ２に送出したとき、該ＢＳ30内のデータを削除す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スカラ命令を処理する
スカラ処理ユニットと、ベクトル命令を処理するベクト
ル処理ユニットとから構成されるベクトル処理装置に関
する。

【０００２】

【従来の技術】従来、ベクトル型スーパーコンピュータ
においては、スカラ処理ユニット（以下、ＳＰＵと略
す）内にバッファ記憶（以下、ＢＳと略す）を設けてい
る。ＢＳはＳＰＵの取り扱うスカラデータを、数ワード
から十数ワードのブロック単位で主記憶装置と授受を行
う。ＢＳの使用により、スカラデータの局所性を活かす
ことで、ＳＰＵの高速化がなされる。一方、ベクトル命
令処理ユニット（以下、ＶＰＵと略す）は多量のデータ
を処理する性質上、ＢＳによる高速化が期待できないの
で通常ＢＳを持たず、直接に主記憶装置とデータの授受
を行う。ＳＰＵとＶＰＵは、互いに独立に主記憶装置と
データの授受を行う。通常、ＳＰＵは、ＶＰＵの動作を
助けるためにＶＰＵのスカラレジスタや、アドレスデー
タのセットアップのを行う機能を有する。このようなＶ
ＰＵのセットアップ命令を有する例として、日立製作所
のＳ−８２０がある。Ｓ−８２０のセットアップ命令に
関する内容は次の文献に記されている。「Ｓ−８２０処理装置（６０２０−２−００１）」ｐ
ｐ３−７、ｐｐ４３−６８ＳＰＵによるＶＰＵのセットアップ命令は、主記憶装置
から読み出したセットアップデータを、ＢＳに格納する
動作を伴う。これは他のＳＰＵの命令と同様である。

【０００３】

【発明が解決しようとする課題】ＳＰＵとＶＰＵが主記
憶装置を共用するために、ＶＰＵが主記憶装置にベクト
ルデータを格納する場合、ＢＳ無効化等の主記憶内容と
ＢＳの一致保証処理が必要となる。該一致保証処理を行
う期間には、ＳＰＵは処理を中断しなければならないた
め、システムの性能低下の原因となる。この一致保証処
理は、ＶＰＵのセットアップデータに関連して必要とな
る場合が多い。具体的な例を図５のＦＯＲＴＲＡＮプロ
グラムで説明する。図５中のＤＯループ、ＤＯ９０内
でＡ（Ｉ，Ｊ）と表記される配列要素の集合Ａ（Ｋ＋
１，Ｊ）〜Ａ（Ｎ，Ｊ）は、ベクトルデータとしてＶＰ
Ｕ内のベクトルレジスタに格納される。一方、配列要素
Ａ（Ｋ，Ｊ）は、セットアップデータとしてＳＰＵ内の
ＢＳ経由でＶＰＵのスカラレジスタに格納される。ＤＯ
９０の演算処理はＶＰＵによって処理され、ＶＰＵは
実行結果であるＡ（Ｋ＋１，Ｊ）〜Ａ（Ｎ，Ｊ）を主記
憶に格納する。さて、ＳＰＵ内のＢＳはＡ（Ｋ，Ｊ）を
保持しているため、アドレスの連続するベクトルデータ
Ａ（Ｋ＋１，Ｊ）〜Ａ（Ｎ，Ｊ）の一部が、Ａ（Ｋ，
Ｊ）と同じブロックに保持されている可能性が高い。し
たがって、ＤＯ９０が実行された直後に、ＢＳ内のＡ
（Ｋ，Ｊ）を保持しているブロックに関し、ＢＳと主記
憶との間で内容の不一致が生じる可能性が高い。不一致
が存在する場合、該ブロックに関し、ＤＯ９０実行後
にＢＳ無効化等の処理が必要となる。ＶＰＵのセットア
ップデータはＳＰＵでは再利用されない場合が多い。つ
まり、ＶＰＵのセットアップデータはＢＳに格納する必
要のない場合が多い。このような場合には、ＢＳに格納
する必要のないセットアップデータのために、不必要な
ＢＳ無効化が発生していることになる。本発明の目的
は、主記憶装置内のデータをベクトル処理ユニットにセ
ットアップするとき、上記データがスカラ処理ユニット
のバッファ記憶に格納されていない場合は該データを直
接ベクトル処理ユニットに送出し、バッファ記憶に格納
されている場合はバッファ記憶内のデータをベクトル処
理ユニットに送出するベクトル処理装置を提供すること
にある。また、不必要なバッファ記憶無効化処理を省く
ことが可能なベクトル処理装置を提供することにある。

【０００４】

【課題を解決するための手段】バッファ記憶装置とバッ
ファ記憶制御装置を備えるスカラ処理ユニット、ベクト
ル処理ユニットと、主記憶装置を備えるベクトル処理装
置において、スカラ処理ユニットにベクトル処理ユニッ
トに送出されるバッファ記憶装置から読み出されたデー
タと主記憶装置から読み出されたデータのうちのいずれ
か一方をベクトル処理ユニットに送出すべく選択するセ
レクタを設け、バッファ記憶制御装置は、主記憶装置内
のデータをバッファ記憶装置に格納することなくベクト
ル処理ユニットにセットアップする命令の実行時に、主
記憶装置内のデータがバッファ記憶装置内に格納されて
いない場合には、セレクタにより主記憶装置内のデータ
を選択してベクトル処理ユニットに送出し、主記憶装置
内のデータがバッファ記憶装置内に格納されている場合
には、セレクタによりバッファ記憶装置内のデータを選
択してベクトル処理ユニットに送出するようにしてい
る。また、バッファ記憶制御装置は、セレクタによりバ
ッファ記憶装置内のデータを選択してベクトル処理ユニ
ットに送出したとき、該バッファ記憶装置内のデータを
削除するようにしている。

【０００５】

【作用】前記手段によれば、スカラデータをバッファ記
憶に格納することなくベクトル処理ユニットへのセット
アップが可能となる。また、該セットアップ命令のオペ
ランドである該スカラデータがバッファ記憶に保持され
ていた場合には、該バッファ記憶に保持されていたスカ
ラデータがベクトル処理ユニットへセットアップされ
る。そして、該スカラデータは該バッファ記憶より排除
される。したがって、該スカラデータに関しては、ＶＰ
Ｕのベクトルデータを主記憶に格納する際のＢＳ無効化
の処理が不用となる。

【０００６】

【実施例】以下、本発明の実施例を詳細に説明する。図
１は、本発明の一実施例であるベクトル型スーパーコン
ピュータのシステム構成図である。図１において、１は
スカラ命令を実行するスカラ処理ユニット（ＳＰＵ）、
２はベクトル命令を実行するベクトル処理ユニット（Ｖ
ＰＵ）、３は記憶制御装置（ＳＣ）、４はスカラ処理ユ
ニット１（ＳＰＵ）、ベクトル処理ユニット２（ＶＰ
Ｕ）が共有して使用する主記憶装置（ＭＳ）である。ス
カラ処理ユニット１（ＳＰＵ）には、命令レジスタ１
１、汎用レジスタ群１２（ＧＲ群）、命令のデコード部
１３、アドレス計算部１４、バッファ記憶制御装置２
０、バッファ記憶３０（ＢＳ）、セレクタ３１などが設
けられている。また、ベクトル処理ユニット２（ＶＰ
Ｕ）には、ベクトル演算器群４０、スカラレジスタ群４
１（ＳＲ群）、ベクトルレジスタ群４２（ＶＲ群）、ベ
クトルアドレスレジスタ群４３（ＶＡＲ群）などが設け
られている。記憶制御装置３（ＳＣ）には、バッファ記
憶３０（ＢＳ）の内容と主記憶装置４（ＭＳ）内容との
一致保証処理を高速化するための、バッファ記憶管理の
ための第２の管理テーブル５０（ＦＡＡ）が設けられて
いる。

【０００７】図２は、スカラ処理ユニット１（ＳＰＵ）
にて実行される、セットアップ命令の命令フォーマット
の一例を示す図である。該命令フォーマットは、Ｂ２で
示される汎用レジスタの内容と、Ｄ２の内容とを加算し
て得られるアドレスを求め、該アドレスから開始される
主記憶領域に格納されているデータを、Ｒ１で指定され
るスカラレジスタから、Ｒ３で指定されるスカラレジス
タまでに格納する命令フォーマットである。該セットア
ップ命令が、オペランドデータをバッファ記憶３０（Ｂ
Ｓ）に格納するかしないかは、命令コードを示すＯＰｃ
ｏｄｅの部分で指定する。

【０００８】図３は、バッファ記憶制御装置２０の内部
構成図である。図３において、１０２はバッファ記憶管
理のための第１の管理テーブル（ＢＡＡ）、１０１は命
令のオペランドのアドレスと、第１の管理テーブル１０
２（ＢＡＡ）の内容の一致検出部、１０３は第１の管理
テーブル１０２（ＢＡＡ）の内容の更新を行う登録削除
部、１０４は一致検出部１０１の司令によってバッファ
記憶３０（ＢＳ）を制御するバッファ制御部である。

【０００９】図６は、バッファ制御部１０４の内部構成
図である。図６において、３０１はバッファ記憶３０
（ＢＳ）へデータの読み出し、書き込み、削除の指示を
行なうバッファデータ格納制御部、３０２は読み出した
データの伝送経路の制御を行なうデータ経路制御部であ
る。

【００１０】次に、スカラデータをバッファ記憶３０
（ＢＳ）に格納しないセットアップ命令による、ベクト
ル処理ユニット２（ＶＰＵ）のセットアップ処理の概略
を、図１、図４を参照しながら説明する。図４は、該セ
ットアップ命令の制御の流れ図である。図中、２０１乃
至２０９は処理を表す。上記セットアップ命令は、命令
レジスタ１１に取り込まれ、デコード部１３で解読さ
れ、デコード部１３は信号線２１を介してバッファ記憶
制御装置２０に処理要求を発行する。データアドレス
は、命令レジスタ１１に取り込まれた命令と汎用レジス
タ群１２とで示される内容から、アドレス計算部１４に
おいて計算され、信号線２２を介してバッファ記憶制御
装置２０に伝えられる。そして処理２０１により、該デ
ータがバッファ記憶３０（ＢＳ）に存在するか否かを調
べる。該データがバッファ記憶３０（ＢＳ）に存在しな
い場合には、処理２０２に進む、存在する場合には処理
２０５に進む。

【００１１】処理２０２では、バッファ記憶制御装置２
０が主記憶装置４（ＭＳ）に対してデータの読み出しを
行うことを、信号線２５を介して指示する。そして処理
２０３、処理２０４へと進み、主記憶装置４（ＭＳ）か
ら読み出したデータを、スカラレジスタ群４１（ＳＲ
群）へ格納する。この際、通常の主記憶アクセスとは異
なり、読み出したデータをバッファ記憶３０（ＢＳ）に
格納しない。主記憶装置４（ＭＳ）から読み出されたデ
ータは、スカラレジスタ群４１（ＳＲ群）に格納され
る。一方、処理２０５では、バッファ記憶制御装置２０
がバッファ記憶３０（ＢＳ）に対してデータの読み出し
を行なうことを信号線２４を介して指示する。そして処
理２０６、処理２０７へと進み、バッファ記憶３０（Ｂ
Ｓ）から読み出したデータを、スカラレジスタ群４１
（ＳＲ群）へ格納する。次いで、処理２０８でバッファ
記憶３０（ＢＳ）内のデータを排除し、処理２０９で第
２の管理テーブル５０（ＦＡＡ）内容を更新する。

【００１２】次に、上記した処理を図１、図３、図４お
よび図６により詳細に説明する。処理２０１では、図３
に示すバッファ記憶制御装置２０において、一致検出部
１０１が、第１の管理テーブル１０２（ＢＡＡ）に格納
されているアドレスと、アドレス計算部１４から信号線
２２を介して伝えられる命令のオペランドアドレスとを
比較することで行われる。データがバッファ記憶３０
（ＢＳ）に存在しない場合には、処理２０２に進み、存
在する場合には処理２０５に進む。

【００１３】処理２０２では、バッファ記憶制御装置２
０の一致検出部１０１が信号線２５を介して主記憶装置
４にスカラデータの読み出しを指示すると共に信号線１
０６を介してバッファ記憶３０（ＢＳ）にスカラデータ
の読み出しをしない旨の指示を行なう。処理２０３で
は、バッファ制御部１０４が信号線１０６によりスカラ
データの読み出しをしない旨の指示を受け、バッファ制
御部１０４内のバッファデータ格納制御部３０１は信号
線２４によりバッファ記憶３０（ＢＳ）に対してデータ
の読み出しおよび格納を行なわないよう指示し、データ
経路制御部３０２は上記信号線１０６による指示に応じ
て信号線２４によりセレクタ３１を制御して主記憶装置
４からのデータを転送する信号線３２からスカラレジス
タ群４１（ＳＲ群）への信号線３４への経路を確立す
る。処理２０４では、主記憶装置４からスカラデータを
読み出し、信号線３２、セレクタ３１、信号線３４を経
由して、スカラレジスタ群４１（ＳＲ群）に格納する。

【００１４】一方、処理２０５では、バッファ記憶制御
装置２０の一致検出部１０１が、信号線１０６を介し、
バッファ制御部１０４内のバッファデータ格納制御部３
０１に対して、バッファ記憶３０（ＢＳ）に格納されて
いるスカラデータを読み出させるよう指示を行う。この
とき、信号線２５には主記憶装置４への読み出し指示は
出さない。処理２０６では、データ経路制御部３０２は
上記信号線１０６による指示に応じて信号線２４により
セレクタ３１を制御してバッファ記憶３０（ＢＳ）から
のデータを転送する信号線３３からスカラレジスタ群４
１（ＳＲ群）への信号線３４への経路を確立する。処理
２０７では、バッファ記憶３０（ＢＳ）から読み出され
たデータが、信号線３３、セレクタ３１、信号線３４を
経由して、スカラレジスタ群４１（ＳＲ群）に格納され
る。処理２０８では、一致検出部１０１が信号線１０５
を介し、登録削除部１０３に対し、該スカラデータを第
１の管理テーブル１０２（ＢＡＡ）から削除するよう指
示する。さらに、処理２０９では、一致検出部１０１が
信号線２６を介し、記憶制御装置３（ＳＣ）内にある、
バッファ記憶管理のための第２の管理テーブル５０（Ｆ
ＡＡ）に、該スカラデータの削除の指示を行う。

【００１５】以上、スカラデータをバッファ記憶３０
（ＢＳ）に格納しないセットアップ命令を使用したベク
トル処理ユニット２（ＶＰＵ）のセットアップについて
説明した。該セットアップ命令を使用するかぎり、セッ
トアップデータが該命令実行以前に該バッファ記憶３０
（ＢＳ）に格納されていた場合も、格納されていなかっ
た場合も、該命令実行後には、該セットアップデータ
は、第１の管理テーブル１０２（ＢＡＡ）、第２の管理
テーブル５０（ＦＡＡ）に存在しない。したがって、ベ
クトル処理ユニット２（ＶＰＵ）がベクトルレジスタ群
４２中のベクトルデータを主記憶装置４に格納する際の
ＢＳ無効化処理は、該セットアップデータに関しては、
ベクトルアドレスレジスタ群４３の内容と、第２の管理
テーブル５０（ＦＡＡ）の比較を行うだけでよい。これ
により、ベクトルデータを主記憶装置４に格納する際の
ＢＳ無効化処理の時間を短縮することが可能となる。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
スカラ処理ユニットによるベクトル処理ユニットのセッ
トアップの際に、セットアップデータをバッファ記憶に
格納することなく行うことができ、そして、該セットア
ップデータに起因するバッファ記憶無効化処理によるオ
ーバーヘッドを削減することができる。

【図面の簡単な説明】

【図１】本発明の一実施例のベクトル処理装置の全体構
成を示すブロック図である。

【図２】図１の装置に用いられるセットアップ命令の命
令フォーマットの一例を示す図である。

【図３】本発明の一実施例のベクトル処理装置の構成要
素の一つであるバッファ記憶制御装置の構成を示す図で
ある。

【図４】本発明の一実施例の処理を説明するための流れ
図である。

【図５】従来技術の処理の説明のために用いるＦＯＲＴ
ＲＡＮプログラムの一例を示す図である。

【図６】図３に示すバッファ記憶制御装置の構成要素で
あるバッファ制御部の構成を示す図である。

【符号の説明】

１スカラ処理ユニット２ベクトル処理ユニット３記憶制御装置４主記憶装置１１命令レジスタ１２汎用レジスタ群１３デコード部１４アドレス計算部２０バッファ記憶制御装置３０バッファ記憶３１セレクタ４０ベクトル演算器群４１スカラレジスタ群４２ベクトルレジスタ群４３ベクトルアドレスレジスタ群５０第２の管理テーブル１０１一致検出部１０２第１の管理テーブル１０３登録削除部１０４バッファ制御部３０１バッファデータ格納制御部３０２データ経路制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者榊原忠幸東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】バッファ記憶装置とバッファ記憶制御装
置を備えるスカラ処理ユニット、ベクトル処理ユニット
と、主記憶装置を備えるベクトル処理装置において、前記スカラ処理ユニットは前記ベクトル処理ユニットに
送出される前記バッファ記憶装置から読み出されたデー
タと前記主記憶装置から読み出されたデータのうちのい
ずれか一方を前記ベクトル処理ユニットに送出すべく選
択するセレクタを備え、前記バッファ記憶制御装置は、前記主記憶装置内のデー
タを前記バッファ記憶装置に格納することなく前記ベク
トル処理ユニットにセットアップする命令の実行時に、
前記主記憶装置内のデータが前記バッファ記憶装置内に
格納されていない場合には、前記セレクタにより前記主
記憶装置内のデータを選択して前記ベクトル処理ユニッ
トに送出し、前記主記憶装置内のデータが前記バッファ
記憶装置内に格納されている場合には、前記セレクタに
より前記バッファ記憶装置内のデータを選択して前記ベ
クトル処理ユニットに送出することを特徴とするベクト
ル処理装置。
【請求項２】請求項１記載のベクトル処理装置におい
て、前記バッファ記憶制御装置は、前記セレクタにより
前記バッファ記憶装置内のデータを選択して前記ベクト
ル処理ユニットに送出したとき、該バッファ記憶装置内
のデータを削除することを特徴とするベクトル処理装
置。