JPH01258139A - プログラムデバッグ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラムデパック方式に関し、特に複数のプ
ロセッサで構成された情報処理装置におけるプログラム
デバッグ方式に関する。

〔従来の技術〕

従来、複数のプロセッサにより構成された情報処理装置
のプログラムデバッグは、特開昭６２−２１１７４２号
公報に記載のように、各プロセッサに特別な装置を付加
することで行われていた。

各プロセッサにはＣＰＬＩモニタが設けられ、それらは
共通バスで外部制御装置へ接続され、外部制御装置は［
全ＣＰＵの一斉ストップ指示」。

「特定ＣＰＵ上のレジスタ、メモリ読出し、書込み指示
」、「全ＣＰＵの一斉ラン指示」を共通バスを経由して
各プロセッサに通知し、これを繰返〔発明が屏決しよう
とする卯題ｊ） 上記従来方式では各プロセッサｔこデパックのための特
別な装ｆｉｔを付加する必要があり、このような装置を
付加することができない情報処理装置においてフログラ
ムデパックを行うには、上記従来方式は適用できないと
いう問題点があった。

本発明の目的は、複数のプロセッサにより構成された情
報処理装置のフログラムデパックを、特別な付加装ｆＩ
ｔ８用いずにソフトウェアのみで行うことにある。

譚 〔供題ＪＩＬ８解決するための手段〕 上記目的は、各プロセッサが共通に参照するメモリ領域
を設け、メインＣＰＵがサブＣＰＵ上で動作するデバッ
カに対する動作指示を前記メモリ領域に書込み、前記メ
モリ領域上に設けられたセマフォを用いてザブＣＰＵへ
前記動作指示の通知を行うことで達成される。

各プロセッサに共通なメモリ惺域の参照方法には、タイ
レフトメモリアクセス制御（ＤＭＡ）、あるいは２ボー
トメモリなどがある。

〔作用〕

上記手段において、共通なメモリ領域を設けることで各
プロセッサ間で共通の情報を保持することが可能になり
、該メモリ上に設けたセマフォが各フロセッサの動作状
態を表すことで該メモリ内容を「デバッガ動作指示」及
び「デバッガ実行結果」として各プロセッサ間で通知し
合うことができ、特別な外部装置を用いずにメインＣＰ
ＵがサブＣＰＵ側デバッガの制御を行いながら、サブＣ
ＰＵ側のプログラムデバッグが可能となる。

〔実施例〕

第１図は本発明によるプロクラムデバッグ方式の一実施
例を示すブロック図である。

この実施例では、メインＣＰＵ　１．メインメモリ２．
出力装置６．入力装置７を持つ装置に、サブＣＰＵ　４
　、ローカルメモリ５を持つＩ１０アダプタ３が接続さ
れた構成ｌこなっている。　　′メインメモリ２にはメ
インＣＰＵＩを制御する上位プログラムを、ローカルメ
モリ５にサブＣＰＵ４で動作するデバツガ及びデバッグ
の対象となるターゲットプログラムをそれぞれ配置し、
各ＣＰＵ間の共通メモリ領域はメインメモリ２に確保さ
れ、サブＣＰＵ４はＤＭＡにより共通メモリ領域を参照
することかできる。共通メモリ領域は第２囚−こ示すよ
うな割当てで使用されている。図中、コマンド領域は、
「ターゲットプログラムの実行指示」、「レジスタ内容
の読出し指示」など、個々の動作指示に対応した数値を
メインＣＰＵ１が薔き込む領域であり、パラメータ領域
は、「レジスタ書込み指示」における書込み内容等の、
各動作指示に必要なパラメータをメインＣＰＵＩが書込
む領域であり、また、サブＣＰＵ４が「メモリ読出し指
示」に対して読出した内容等、実行結果としてメインＣ
ＰＵ１に返すデータを書込む領域でもある〇 メインＣＰＵＩは上位プログラムの実行８開始すると、
まず初期設定として共通メモリ領域上のセマフォをリセ
ットし、サブＣＰＵ４の動作をデバッガへ移す。メイン
ＣＰＵ１は入力装置７よりデバッグに関するコマンドが
入力されると、それに対応したサブＣＰＵ４に対する動
作指示を共通メモリ領域のコマンド・パラメータ領域に
設定し、その後にセマフォをセットする。一方、サブＣ
ＰＵ４はデバッガが起動されるとセマフォを監視し、セ
マフォがセットされるまで待ち状態となる。セマフォが
セットされるとサブＣＰＵ４は共通メモリ領域上の動作
指示を解析し、それに従った処理を実行し、その結果を
共通メモリ領域のパラメータ領域へ格納した後、セマフ
ォをリセットし、再びセマフォがセットされるまで待ち
状態となる。

メインＣＰＵ１はセマフォをセットした後は、セマフォ
がリセットされるまで待ち状態となる。セマフォがリセ
ットされるとメインＣＰＵ１は共通メモリ領域内に格納
されている実行結果を出力装置６へ出力し、再び入力装
置７からのデバッグコマンド入力待ちとなる。

以上の操作を繰返すことで、各プロセッサに特別な装置
を付加することな（、また、デバッグ担当者はメインＣ
ＰＵＩに対する操作のみで、サブＣＰＵＡ側のプログラ
ムデバッグが可能となる。

第３図も本発明によるプログラムデバッグ方式の一実施
例を示すブロック図である。

この実施例では、メインＣＰＵ　１とサブＣＰＵ４の間
に共有メモリ９が設けられており、共有メモリ９はメモ
リコントローラ８によって２ボートメモリとなり、各Ｃ
ＰＵともそれぞれの通常のメそり参照方法によって共有
メモリ９を参照することができる。この実施例では、共
通メモリ領域は共有メモリ９上に確保されていること以
外は前記実施例と向−であり、プログラムデバッグ手順
も同様である。

〔発明の効果〕

以上、詳細に説明したように本発明によれば、複数のプ
ロセッサで構成される情報処理装置のプログラムデバッ
グにおいて、特別な付加装置が不要になるという効果が
あり、これによって、外部付加装置を付けることのでき
ない、製品となるような装置を直接用いたプログラムデ
バッグも可能になるという効果がある０

【図面の簡単な説明】

第１図は本発明によるプログラムデバッグ方式の一実施
例を説明するブロック図、第２図は実施例における共有
メモリ領域の内部割当てを説明する図、第３図は本発明
によるプログラムデバッグ方式の一実施例を説明するブ
ロック図である。 １・・・メインＣＰＵ　　　２・・・メインメモリ５−
１．５−２・・・Ｉ１０アダプタ ４・・・サブＣＰＵ　　　　　５・・・ローカルメモリ
６・・・出力装置　　　　７・・・入力装置８・・・メ
モリコントローラ ９・・・共有メモリ

Claims (1)

【特許請求の範囲】
1. １、複数のプロセッサにより構成され、特定メモリ領域
   に関し、各プロセッサが共通に前記メモリ領域を参照す
   る手段を備えている情報処理装置のプログラムデバッグ
   方式において、メインとなるプロセッサ（以下、メイン
   ＣＰＵとする）が、前記メモリ領域に他のプロセッサ（
   以下、サブＣＰＵとする）上で動作するデバツガに対す
   る動作指示を書込んだ後、前記メモリ領域上に確保され
   た各プロセッサの動作状態を保持するメモリ情報（以下
   、セマフオとする）をセットし、前記サブＣＰＵは前記
   セマフオがセットされたことを確認すると、前記動作指
   示に従つた処理を実行し、前記処理の実行終了後、前記
   セマフオをリセットし、前記メインＣＰＵは前記セマフ
   オのリセットにより前記動作指示の実行終了を確認する
   ことで、前記サブＣＰＵ上で動作するプログラムのデバ
   ッグを行うことを特徴とするプログラムデバッグ方式。