JPS6346861B2 - - Google Patents

Info

Publication number
JPS6346861B2
JPS6346861B2 JP57050430A JP5043082A JPS6346861B2 JP S6346861 B2 JPS6346861 B2 JP S6346861B2 JP 57050430 A JP57050430 A JP 57050430A JP 5043082 A JP5043082 A JP 5043082A JP S6346861 B2 JPS6346861 B2 JP S6346861B2
Authority
JP
Japan
Prior art keywords
dump
output
processing unit
input
interrupt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57050430A
Other languages
English (en)
Other versions
JPS58166468A (ja
Inventor
Tetsuo Fujimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57050430A priority Critical patent/JPS58166468A/ja
Publication of JPS58166468A publication Critical patent/JPS58166468A/ja
Publication of JPS6346861B2 publication Critical patent/JPS6346861B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明はインタラプト・ダンプ出力処理方式、
特にメモリ内容のダンプ処理要求がなされたとき
に、システムを沈静化し、ダンプ処理要求がなさ
れた時点のメモリ情報を出力できるようにしたイ
ンタラプト・ダンプ出力処理方式に関するもので
ある。
(2) 技術の背景 データ処理装置は膨大な数の処理命令によつて
データの処理を行うものであるが、その中の1命
令でも誤りがあるとシステムは正常に動作しな
い。システムがその誤りのために異常動作を引起
したときに、どの命令またはロジツクが誤つてい
たかを発見する手掛りとなるのは、その異常が生
じたときのメモリ内容の情報である。そのときの
メモリ内容を解析することにより、異常時に動作
していた処理ルーチンはどれかとか、各種制御表
のポインタ等の正常性がわかり、誤り箇所の推定
に役立てることができる。
(3) 従来技術と問題点 従来、例えば上記のようにデバツグのためにメ
モリのダンプを採取する場合には、メモリの内容
を読み込んで磁気デイスク装置等の外部記憶装置
上に設けられた所定のダンプ・フアイルに出力す
る処理を行うものを、システム・ダウン以外の場
合には、タスクの下で動作させていた。タスク
は、オペレーテイング・システム(OS)が管理
するCPU使用権の競合単位である。ダンプ処理
をタスクの下で動作させることにより、メモリ情
報をダンプ・フアイルに出力する際に、オペレー
テイング・システムの諸機能、例えばI/Oスー
パバイザが提供するEXCPマクロ等の入出力マク
ロ命令を利用することができる。しかし、反面次
のような問題があつた。
ダンプ処理をタスクの下で動作させるために、
オペレーテイングシステムと密接な関係を有し、
ダンプ採取中にオペレーテイング・システムの各
種機構が併せて動作するので、特にシステムの共
用空間などが時間的に変化して正確なダンプの採
取ができないという問題である。メモリの内容が
時間的に変化し、ダンプ・フアイルにはその変化
したものが格納されるので、誤り箇所の発見が困
難になるだけでなく、場合によつては発見の手掛
りを全く失つてしまうことも稀ではない。
また、オペレーテイング・システムの機能を多
く利用することとなるので、関連するオペレーテ
イング・システムの部分に異常がある場合には、
ダンプ処理自体のタスクも正常に動作しないとい
う確率が高くなる。
一般に、サービスの続行が困難となる異常の場
合には、ダンプを採つた後にシステムは停止状態
になり、システム・ダウンとなるが、それ以外の
場合には、ダンプ採取後にシステムはそのまま動
作を継続することが要請される。
(4) 発明の目的 本発明は上記問題点の解決を図り、ダンブ処理
の起動時におけるできるだけ正確なメモリ内容を
出力できるようにすることを目的としている。
(5) 発明の構成 上記目的達成のため、本発明のインタラプト・
ダンプ出力処理方式は、特定の外部割込みまたは
システム処理部からの指示を契機として所定の外
部記憶装置上のダンプ・フアイルに仮想空間のメ
モリ内容を出力するインタラプト・ダンプ出力処
理方式において、システムを割込み禁止にするこ
とにより当該システムの空間を静止状態にすると
共に上記ダンプ・フアイルが存在する上記外部記
憶装置を接続するチヤネルに対する入出力割込み
を可能にし当該チヤネルからの入出力割込みを拾
い上げ入出力装置の静止化を行うダンプ前処理部
と、スタンドアロン・モードにより直接入出力起
動命令を発行し上記仮想空間のメモリ内容を上記
ダンプ・フアイルに出力するダンプ出力処理部
と、すべての入出力割込みを可能に復帰させると
共にシステムの割込み禁止を解除するダンプ後処
理部とをそなえ、上記ダンプ前処理部、上記ダン
プ出力処理部および上記ダンプ後処理部を他の一
般的処理の実行優先順位よりも高い実行優先順位
が与えられるアクテイビテイ・モードで動作させ
ることによりダンプ処理を行うことを特徴として
いる。以下図面を参照しつつ実施例にもとづいて
説明する。
(6) 発明の実施例 第1図は本発明の一実施例構成、第2図はダン
プの出力処理説明図を示す。
図中、1は操作パネル、2は操作パネル1上に
設けられたインタラプト・キーであつて、押下さ
れることによつて現在処理中の命令の列に対し外
部割込みを発生させるもの、3は逐次命令をフエ
ツチして実行するデータ処理装置、4は現在のシ
ステムの状態を示すとともに現在実行すべき命令
のアドレスを示す現PSW(Program Status
Word)、5は割込みの種類毎に設けられその割
込みが起きた場合に実行させるべき命令群の開始
アドレスを保持する新PSW、6は割込みが起き
るときに現PSW4の内容が退避される旧PSW、
7は外部割込み用の新PSW5の内容が現PSW4
に格納されることによつて制御が移行され、外部
割込みの内容に応じてその処理を行う外部割込み
ハンドラ、8はSRB9をポイントするキユー・
ターミナル、9はアクテイビテイ11毎に存在
し、そのアクテイビテイ11の属性などが格納さ
れて、実行のスケジユールに用いられるSRB
(Service Request Block)、10はアクテイビテ
イまたはタスクなどをその実行優先順位に従つて
スケジユールし、CPUの制御を与えるデイスパ
ツチヤ、11はアクテイビテイであつてCPU資
源を優先的に確保するもの、12はダンプ前処理
部であつて実際にダンプ出力を実行する前に必要
な環境を整える処理を行うもの、13はダンプ出
力処理部であつて入出力起動命令を発行して仮想
空間15の記憶内容をダンプフアイル27に書き
出す処理を行うもの、14はダンプ後処理部であ
つてシステムの環境を復元する処理を行うもの、
15は多重化された仮想空間であつて、例えば1
仮想空間について16メガバイトのアドレス空間を
有するもの、16は個々の仮想空間に共通してシ
ステムに1つだけ存在する仮想空間上のシステム
共通領域、17は各仮想空間毎に内容が異なる個
別ユーザ領域、18ないし20はチヤネル、21
ないし26は入出力装置であつて、特に21およ
び22は磁気デイスク装置、27は仮想空間15
のメモリ内容のダンプ用に予め確保されたダン
プ・フアイルをそれぞれ表わす。
オペレータが操作パネル1のインタラプト・キ
ー2を押下することによつて、外部割込みが発生
し、現在実行中の命令群の処理を中断して、現
PSW4の内容が旧PSW6に退避される。それと
ともに外部割込みハンドラ7の開始アドレスが格
納された新PSW5の内容が、現PSW4にロード
される。これによつて、次の命令の実行契機に、
外部割込みハンドラ7に制御が移行されることに
なる。外部割込みハンドラ7は割込みコードによ
つて外部割込みの原因を調べる。インタラプト・
キー2の押下であることが判別したならば、イン
タラプト・ダンプの処理要求であると解釈し、ダ
ンプ処理をアクテイビテイ11の下で動作させる
ためにSRB9を作成し、所定のキユー・ターミ
ナル8にキユーイングする。
デイスパツチヤ10は適宜起動され、アクテイ
ビテイやタスクへのCPU資源のスケジユールを
行うが、特に実行優先順位の高いアクテイビテイ
11のSRB9が、所定のキユー・ターミナル8
に接続されているときには、そのSRB9の内容
に基づきアクテイビテイ11を起動する。アクテ
イビテイ11の下でダンプ前処理部12、ダンプ
出力処理部13およびダンプ後処理部14が、第
2図図示の如くダンプ処理を実行することとな
る。
ダンプ前処理部12は、第2図図示処理(A)によ
つて、まずシステムの沈静化を図るために、割込
み禁止の状態にする。割込みの禁止は、PSWま
たは制御レジスタ(図示省略)内の所定のマスク
ビツトを「O」にすることによつて行う。こうす
ることによつて、アクテイビテイ11だけが走行
可能な状態となり、システムの他の全空間で動作
するタスク、他のアクテイビテイ、タイマ等が静
止し、メモリ内容は固定化することとなる。
また、入出力装置についても静止状態にするた
めに、入出力割込みが拒否されるようにマスクが
かけられるが、ダンプフアイル27の磁気デイス
ク装置21に対しては、メモリ内容を書き出すた
めの入出力の実行が必要となるため、磁気デイス
ク装置21が接続されるチヤネル18だけを割込
み可能状態にし、すでに起動されている入出力動
作の終了によるチヤネル18からの割込みを拾
う。例えば、チヤネル18を割込み可能にして5
秒程度待つようにすればよい。上記処理が終了し
てダンプを採るための環境が整つたならば、ダン
プ出力処理部13に制御を移行する。
ダンプ出力処理部13は、第2図図示処理(B)に
よつて、スタンドアロンで仮想空間15のメモリ
内容をダンプ・フアイル27に出力する。すなわ
ち、オペレーテイング・システムのI/Oスーパ
バイザが提供するEXCPマクロ等の機能を用いる
ことなく、自己の内部作業域にCCW(Channel
Command Word)を作成し、直接例えばSIO命
令等の入出力起動命令を発行して出力処理を実行
する。こうすることによつて、ダンプ処理要求が
出された時点のメモリ内容の変更を、必要最小限
に抑えることができ、正確なダンプの採取が可能
になる。なお、上記入出力起動命令を発行する前
に、入出力割込み用の新PSW5の内容を退避し、
ダンプ出力処理部13の中の割込みを処理する命
令群のアドレスを新PSW5に格納しておくよう
にする。こうすれば、チヤネル18から割込みが
あつた場合にも直接ダンプ出力処理部13に制御
が渡されることとなる。退避した新PSW5の内
容は、すべてのダンプ出力が終了したときに復帰
させる。ダンプ出力が終了したならば、ダンプ後
処理部14に制御を移行する。
ダンプ後処理部14は、第2図図示処理(C)の如
く、すべての入出力割込みを可能にするととも
に、タイマ割込み等の割込み禁止を解除し、シス
テムを元の状態に復元させてアクテイビテイ出口
へ制御を移行する。アクテイビテイ出口において
は、不要となつたSRB9等の解放がなされ、続
いてシステムのサービスが再開されることとな
る。
なお、ダンプ前処理部12、ダンプ出力処理部
13およびダンプ後処理部14を、第2図図示の
如く、外部割込みインターフエースによらずに、
他の一般的なシステム処理部からブランチ・イン
ターフエースで起動することもできる。この場合
には、ダンプ後処理部14の処理が終了した後
に、システム処理部へブランチ・インターフエー
スで制御を戻せばよい。
(7) 発明の効果 以上説明した如く、本発明によれば、メモリ内
容のダンプの出力処理を、システム共通領域の中
の極めて限定された範囲でのみ動作させることが
できるので、システム・ダウン以外のシステム異
常時に正確なダンプを採取することができる。ま
た、ダンプ出力のときに、システムの状態の退
避、復元がほぼ完全になされるので、中断された
処理をアボートすることなく、システムのサービ
スを再開させることができる。従つて、システム
のデバツグのみならず、メモリの使用状況の調査
にも役立てることができる。
【図面の簡単な説明】
第1図は本発明の一実施例構成、第2図はダン
プの出力処理説明図を示す。 図中、1は操作パネル、2はインタラプト・キ
ー、3はデータ処理装置、4は現PSW、5は新
PSW、6は旧PSW、7は外部割込みハンドラ、
8はキユー・ターミナル、9はSRB、10はデ
イスパツチヤ、11はアクテイビテイ、12はダ
ンプ前処理部、13はダンプ出力処理部、14は
ダンプ後処理部、15は仮想空間、18ないし2
0はチヤネル、21ないし26は入出力装置、2
7はダンプ・フアイルを表わす。

Claims (1)

    【特許請求の範囲】
  1. 1 特定の外部割込みまたはシステム処理部から
    の指示を契機として所定の外部記憶装置上のダン
    プ・フアイルに仮想空間のメモリ内容を出力する
    インタラプト・ダンプ出力処理方式において、シ
    ステムを割込み禁止にすることにより当該システ
    ムの空間を静止状態にすると共に上記ダンプ・フ
    アイルが存在する上記外部記憶装置を接続するチ
    ヤネルに対する入出力割込みを可能にし当該チヤ
    ネルからの入出力割込みを拾い上げ入出力装置の
    静止化を行うダンプ前処理部と、スタンドアロ
    ン・モードにより直接入出力起動命令を発行し上
    記仮想空間のメモリ内容を上記ダンプ・フアイル
    に出力するダンプ出力処理部と、すべての入出力
    割込みを可能に復帰させると共にシステムの割込
    み禁止を解除するダンプ後処理部とをそなえ、上
    記ダンプ前処理部、上記ダンプ出力処理部および
    上記ダンプ後処理部を他の一般的処理の実行優先
    順位よりも高い実行優先順位が与えられるアクテ
    イビテイ・モードで動作させることによりダンプ
    処理を行うことを特徴とするインタラプト・ダン
    プ出力処理方式。
JP57050430A 1982-03-29 1982-03-29 インタラプト・ダンプ出力処理方式 Granted JPS58166468A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57050430A JPS58166468A (ja) 1982-03-29 1982-03-29 インタラプト・ダンプ出力処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57050430A JPS58166468A (ja) 1982-03-29 1982-03-29 インタラプト・ダンプ出力処理方式

Publications (2)

Publication Number Publication Date
JPS58166468A JPS58166468A (ja) 1983-10-01
JPS6346861B2 true JPS6346861B2 (ja) 1988-09-19

Family

ID=12858647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57050430A Granted JPS58166468A (ja) 1982-03-29 1982-03-29 インタラプト・ダンプ出力処理方式

Country Status (1)

Country Link
JP (1) JPS58166468A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137074U (ja) * 1991-06-12 1992-12-21 日本電気株式会社 光結合素子
WO2015114741A1 (ja) * 2014-01-28 2015-08-06 富士通株式会社 情報処理装置の診断方法、情報処理装置の診断プログラムおよび情報処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01205246A (ja) * 1988-02-10 1989-08-17 Mitsubishi Electric Corp 演算制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137074U (ja) * 1991-06-12 1992-12-21 日本電気株式会社 光結合素子
WO2015114741A1 (ja) * 2014-01-28 2015-08-06 富士通株式会社 情報処理装置の診断方法、情報処理装置の診断プログラムおよび情報処理装置
JPWO2015114741A1 (ja) * 2014-01-28 2017-03-23 富士通株式会社 情報処理装置の診断方法、情報処理装置の診断プログラムおよび情報処理装置

Also Published As

Publication number Publication date
JPS58166468A (ja) 1983-10-01

Similar Documents

Publication Publication Date Title
US5257372A (en) Methods for efficient distribution of parallel tasks to slave processes in a multiprocessing system
JP2692609B2 (ja) マルチタスクのプログラムデバッグ方法とその装置
JPH04137046A (ja) 電子計算機のオペレーティングシステム
JPS5841538B2 (ja) マルチプロセツサシステム ノ ユウセンセイギヨホウシキ
JPS6346861B2 (ja)
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JPH0588933A (ja) デバツグ機能を有する並列処理システム
Tonik Development of executive routines, both hardware and software
SITKIN et al. A real-time Kernel for a 1750A-based multiprocessor
Gracon et al. A high performance computing system for time critical applications
JPH02244371A (ja) マルチプロセツサシステムの排他制御方法
JPS59146387A (ja) マルチプロセスにおけるスタツク制御方式
JPS6223895B2 (ja)
Davies Operating systems for experimental physics
JPH0290331A (ja) 仮想計算機システムのためのプロセツサ間通信命令処理装置
Braun et al. An operational memory share supervisor providing multi-task processing within a single partition
Nielsen Controlling a real-time parallel processing computer
JP2000122882A (ja) マルチスレッドプロセッサおよびデバッグ装置
JPH05204676A (ja) メモリ予約機能を有する計算機装置
JPH10240556A (ja) 共有メモリを持つ疎結合計算機システム
Allworth et al. Implementing the Real-time Machine
JPS6210758A (ja) プロセツサモジユ−ル
JPS61103249A (ja) テストモニタプログラムの操作方式
JPH0311431A (ja) オーバレイ方式
JPS59189452A (ja) デ−タ処理装置用キユ−構造