JPS6210758A - プロセツサモジユ−ル - Google Patents
プロセツサモジユ−ルInfo
- Publication number
- JPS6210758A JPS6210758A JP15071085A JP15071085A JPS6210758A JP S6210758 A JPS6210758 A JP S6210758A JP 15071085 A JP15071085 A JP 15071085A JP 15071085 A JP15071085 A JP 15071085A JP S6210758 A JPS6210758 A JP S6210758A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- bus
- register
- local memory
- shared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、マルチマイクロプロセyすを構成するモジュ
ールに関するものである。
ールに関するものである。
従来の技術
近年、マイクロプロセッサの低価格化と、高信頼化にと
もない、マルチマイクロプロセッサシステムの需要が高
まってきた。マルチマイクロプロセッサの目的は複数台
のマイクロプロセッサによって処理系全体の処理能力を
向上させることにある。
もない、マルチマイクロプロセッサシステムの需要が高
まってきた。マルチマイクロプロセッサの目的は複数台
のマイクロプロセッサによって処理系全体の処理能力を
向上させることにある。
現状のマルチマイクロプロセッサシステムには、複数台
のマイクロプロセッサが各々固有の局所メモリと相互に
共有する共通メモリを持った専用システムが多い。
のマイクロプロセッサが各々固有の局所メモリと相互に
共有する共通メモリを持った専用システムが多い。
その代表的なマルチマイクロプロセッサ−の構成は、単
一共通バス結合方式である。これは第3図に示したよう
な複数台のプロセッサ(Pi)21゜22とメモリ(M
i) 23. 24. と入出力制御器(IOl)2
5. 2 aなどのモジュールが、1組のバスコントロ
ーラ8G27によって管理された共有バス28に接続さ
れているものである。ここでは、1組の共有バス28が
唯一のデータ転送路であり、各々のモジュール間のデー
タ転送は、このバスを介して行われる。また、各プロセ
ッサは自分で、メモリアクセス時に、自身の局所メモリ
アクセスか共有メモリアクセスかをチェックしなければ
ならない。(マイクロコンビュータノ・ンドブック森
亮−編集 朝倉書店 13章の2 マルチマィクロプロ
セノサの構成と分類p、261)。
一共通バス結合方式である。これは第3図に示したよう
な複数台のプロセッサ(Pi)21゜22とメモリ(M
i) 23. 24. と入出力制御器(IOl)2
5. 2 aなどのモジュールが、1組のバスコントロ
ーラ8G27によって管理された共有バス28に接続さ
れているものである。ここでは、1組の共有バス28が
唯一のデータ転送路であり、各々のモジュール間のデー
タ転送は、このバスを介して行われる。また、各プロセ
ッサは自分で、メモリアクセス時に、自身の局所メモリ
アクセスか共有メモリアクセスかをチェックしなければ
ならない。(マイクロコンビュータノ・ンドブック森
亮−編集 朝倉書店 13章の2 マルチマィクロプロ
セノサの構成と分類p、261)。
発明が解決しようとする問題点
現状のマルチマイクロプロセラサシステムラ構成してい
るプロセッサは、アクセス可能なメモリ空間を、局所メ
モリと共有メモリとに2分割している。このためプロセ
ッサごとにメモリ使用制約が発生し、ユーザプログラマ
−に汎用的なプログラム環境を提供できなかった。それ
故にマルチマイクロプロセッサシステムは汎用システム
ヲ作すに<<、個々の応用ごとに専用システムを構築せ
ざるをえなかった。
るプロセッサは、アクセス可能なメモリ空間を、局所メ
モリと共有メモリとに2分割している。このためプロセ
ッサごとにメモリ使用制約が発生し、ユーザプログラマ
−に汎用的なプログラム環境を提供できなかった。それ
故にマルチマイクロプロセッサシステムは汎用システム
ヲ作すに<<、個々の応用ごとに専用システムを構築せ
ざるをえなかった。
また、これらのプロセッサは共通バスを介して主記憶に
アクセスするため、プロセッサ数が多くなるにつれて、
命令の7エツチ、データの読み出し、書き込み等で共通
バスの使用頻度は増大し、システムの性能は、共通バス
のデータ転送量に押えられてしまった。
アクセスするため、プロセッサ数が多くなるにつれて、
命令の7エツチ、データの読み出し、書き込み等で共通
バスの使用頻度は増大し、システムの性能は、共通バス
のデータ転送量に押えられてしまった。
本発明は、システムの汎用性を失わず、共通バスの使用
頻度を増大させずに、マルチマイクロプロセッサ−シス
テムの拡張が容易に行えるプロセッサモジュールを提供
することを目的とする。
頻度を増大させずに、マルチマイクロプロセッサ−シス
テムの拡張が容易に行えるプロセッサモジュールを提供
することを目的とする。
問題点を解決するための手段
本発明は論理的に独立した2つのメモリ空間を、アクセ
スできるCPUと、とのCPUがローカルに専有する局
所メモリと、共有バスからこの局所メモリへアクセスす
る機構と、とのCPUにスタート。
スできるCPUと、とのCPUがローカルに専有する局
所メモリと、共有バスからこの局所メモリへアクセスす
る機構と、とのCPUにスタート。
ストップの指令を行うio レジスタと、共有バス上
のホストに対する割り込み機構とを備えたプロセッサモ
ジュールである。
のホストに対する割り込み機構とを備えたプロセッサモ
ジュールである。
作用
本発明は前記した構成により、プロセッサモジュール内
のプロセッサは、共有メモリと局所メモリを別々のメモ
リ空間としてアクセスできる。また実行すべきプログラ
ム命令コードをio レジスタを介して局所メモリに
書き込み、次にio レジスタにスタート命令コード
を書き込むようにするこ吉により、CPUが起動され、
その実行中、モジュール内バスが使用されるため共有バ
スのトラヒイック量は増大しない。
のプロセッサは、共有メモリと局所メモリを別々のメモ
リ空間としてアクセスできる。また実行すべきプログラ
ム命令コードをio レジスタを介して局所メモリに
書き込み、次にio レジスタにスタート命令コード
を書き込むようにするこ吉により、CPUが起動され、
その実行中、モジュール内バスが使用されるため共有バ
スのトラヒイック量は増大しない。
実施例
第1図は本発明における一実施例のブロック図である。
図において、1はホストプロセッサ、2は共有メモリ、
3は共有バスである。9はプロセッサモジュールで、i
o レジスタ4と、論理的に独立した2つのメモリ空
間をアクセスできるプロセッサモジュール内プロセッサ
6と、このプロセッサ6がローカルに専有する局所メモ
リ6を有している。7は局所メモリアクセスバス、8は
内部バスである。
3は共有バスである。9はプロセッサモジュールで、i
o レジスタ4と、論理的に独立した2つのメモリ空
間をアクセスできるプロセッサモジュール内プロセッサ
6と、このプロセッサ6がローカルに専有する局所メモ
リ6を有している。7は局所メモリアクセスバス、8は
内部バスである。
以下第1図を用いて説明する。ホストプロセッサ1は、
任意のプログラムのオブジェクトコードを、1o レ
ジスタ4を介して局所メモリ6に設定することができる
。この局所メモリ6には、メモリ空間の制限がないため
、共有メモリ2にある、いかなるプログラムのオブジェ
クトも、この局所メモリ6にロードすることができる。
任意のプログラムのオブジェクトコードを、1o レ
ジスタ4を介して局所メモリ6に設定することができる
。この局所メモリ6には、メモリ空間の制限がないため
、共有メモリ2にある、いかなるプログラムのオブジェ
クトも、この局所メモリ6にロードすることができる。
つまり、実行されるオブジェクトとこのオブジェクトが
使用する環境全部のコピーを局所メモリ6にセットでき
る。このio レジスタ4と局所メモリ6は、局所メ
モリアクセスパス7で電気的に結ばれている。
使用する環境全部のコピーを局所メモリ6にセットでき
る。このio レジスタ4と局所メモリ6は、局所メ
モリアクセスパス7で電気的に結ばれている。
ホストプロセッサ1は、局所メモリ6に実行すべきプロ
グラムのオブジェクトを設定したあと、io レジス
タ4にプロセッサモジュールのスタート命令を書き込む
。これによってプロセッサ5が起動され、共有バス3と
独立に設けられた内部バス8を用いて、あらかじめセッ
トされたオブジェクトを実行する。この内部バス8を用
いて、プロセッサ5は完全に閉じた環境で処理を行える
。これによりプロセッサ5から共有バス3をアクセスす
る回数を大幅に減少させることができる。
グラムのオブジェクトを設定したあと、io レジス
タ4にプロセッサモジュールのスタート命令を書き込む
。これによってプロセッサ5が起動され、共有バス3と
独立に設けられた内部バス8を用いて、あらかじめセッ
トされたオブジェクトを実行する。この内部バス8を用
いて、プロセッサ5は完全に閉じた環境で処理を行える
。これによりプロセッサ5から共有バス3をアクセスす
る回数を大幅に減少させることができる。
またプロセッサ5は、プログラムのオブジェクトの実行
中ホストプロセッサ1にio入出力を依頼する場合、備
えられた工0 レジスタ4に依頼する内容を示したコー
ドを設定しホストプロセッサ1に割り込みを発生させる
。
中ホストプロセッサ1にio入出力を依頼する場合、備
えられた工0 レジスタ4に依頼する内容を示したコー
ドを設定しホストプロセッサ1に割り込みを発生させる
。
プロセッサ6は、オブジェクトの実行終了後、ホストプ
ロセッサ1に対して終了割り込みをかける。
ロセッサ1に対して終了割り込みをかける。
またプロセッサ5は、共有バス3を介して、共有メモリ
2上にあるグローバルデータ等にアクセスできる。プロ
セッサモジュール内の局所メモリ6は、プロセッサ5が
アクセスできる1方の論理メモリ空間であり、共有バス
3上にある共有メモリ2は、プロセッサ5がアクセスで
きる他方の論理メモリ空間である。この共有メモリ2は
、共有バス3上のプロセッサモジュール20に共有され
る。
2上にあるグローバルデータ等にアクセスできる。プロ
セッサモジュール内の局所メモリ6は、プロセッサ5が
アクセスできる1方の論理メモリ空間であり、共有バス
3上にある共有メモリ2は、プロセッサ5がアクセスで
きる他方の論理メモリ空間である。この共有メモリ2は
、共有バス3上のプロセッサモジュール20に共有され
る。
このようにして、複数のユーザプログラムを実行するホ
ストプロセッサ1は、任意のプログラムのオブジェクト
をプロセッサモジュール2oに割りつけて、マルチタス
クの並列処理を、共有バス3のトラフィック量を増大さ
せずに、行うことができる。
ストプロセッサ1は、任意のプログラムのオブジェクト
をプロセッサモジュール2oに割りつけて、マルチタス
クの並列処理を、共有バス3のトラフィック量を増大さ
せずに、行うことができる。
第2図は第1図に示したプロセッサモジュールを用いて
シングルユーザマルチタスク処理システムを構築したも
のである。図において、1oはディスプレイ、11はC
RTコントローラー、12はディスク、13はディスク
コントローラーである。シングルユーザマルチタスク用
O8の常駐部(O8の核)は共有メモリ2にある。ホス
トプロセッサ1は、実行すべきタスクの実行形式のオブ
ジェクトをディスク12から読み出して、一旦共有メモ
リ2に格納する。次に、この共有メモリ2のオブジェク
トを、io レジスタ4を介してプロセッサモジュー
ル9の局所メモリ6に書き込む。
シングルユーザマルチタスク処理システムを構築したも
のである。図において、1oはディスプレイ、11はC
RTコントローラー、12はディスク、13はディスク
コントローラーである。シングルユーザマルチタスク用
O8の常駐部(O8の核)は共有メモリ2にある。ホス
トプロセッサ1は、実行すべきタスクの実行形式のオブ
ジェクトをディスク12から読み出して、一旦共有メモ
リ2に格納する。次に、この共有メモリ2のオブジェク
トを、io レジスタ4を介してプロセッサモジュー
ル9の局所メモリ6に書き込む。
その後、ホストプロセッサ1が、io レジスタ4に
プロセッサ6をスタートさせるコマンドを書き込んで、
プロセッサ5に起動をかける。
プロセッサ6をスタートさせるコマンドを書き込んで、
プロセッサ5に起動をかける。
プロセッサモジュール9は、与えられたタスクの実行を
終了するとホストプロセッサ1に対して割り込みを発生
させる。
終了するとホストプロセッサ1に対して割り込みを発生
させる。
各プロセッサモジュール9,9′は同一機能を有してい
るので、O8は容易にタスクスケジューリングができる
。また、各プロセッサモジュールはモジュール内でタス
クを実行する。そのためホストプロセッサ1が管理して
いる共有バス3のトラフィック量は増加しない。これに
より、プロセッサモジュールを増設することで容易にシ
ステムの処理能力を向上させることができる。
るので、O8は容易にタスクスケジューリングができる
。また、各プロセッサモジュールはモジュール内でタス
クを実行する。そのためホストプロセッサ1が管理して
いる共有バス3のトラフィック量は増加しない。これに
より、プロセッサモジュールを増設することで容易にシ
ステムの処理能力を向上させることができる。
発明の効果
以上述べてきたように、本発明のプロセッサモジュール
を用いれば、共有バスの持つ転送能力に押えられること
なく、プロセッサモジュールの追加によって、マルチマ
イクロプロセッサシステムの性能を上げることができる
。さらに、柔軟でかつ高度に密結合した、マルチマイク
ロプロセッサ−システムを容易に構成できる。
を用いれば、共有バスの持つ転送能力に押えられること
なく、プロセッサモジュールの追加によって、マルチマ
イクロプロセッサシステムの性能を上げることができる
。さらに、柔軟でかつ高度に密結合した、マルチマイク
ロプロセッサ−システムを容易に構成できる。
【図面の簡単な説明】
第1図は本発明の一実施例のプロセッサモジュールのブ
ロック図、第2図は本発明の第2の実施例を示すブロッ
ク図、第3図は従来のマルチマイクロプロセッサシステ
ムの構成を示したブロック図である。 1・・・・・・ホストプロセッサ、2・・・・・・共有
メモリ、3・・・・・・共有バス、4・・・・・・io
レジスタ、6・・・・・・プロセッサモジュール内
のプロセッサ、6・・・・・・局所メモリ、7・・・・
・・局所メモリアクセスバス、8・・・・・・プロセッ
サモジュール内部バス、9.9’・・・・・・プロセッ
サモジュール。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 f 第3図
ロック図、第2図は本発明の第2の実施例を示すブロッ
ク図、第3図は従来のマルチマイクロプロセッサシステ
ムの構成を示したブロック図である。 1・・・・・・ホストプロセッサ、2・・・・・・共有
メモリ、3・・・・・・共有バス、4・・・・・・io
レジスタ、6・・・・・・プロセッサモジュール内
のプロセッサ、6・・・・・・局所メモリ、7・・・・
・・局所メモリアクセスバス、8・・・・・・プロセッ
サモジュール内部バス、9.9’・・・・・・プロセッ
サモジュール。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 f 第3図
Claims (1)
- 論理的に独立した2つのメモリ空間をアクセスできるC
PUと、このCPUがローカルに専有する局所メモリと
、共有バスからの前記局所メモリへのアクセス機構と前
記CPUにスタート、ストップの指令を行うioレジス
タと、前記共有バス上のホストプロセッサに対する割り
込み機構とを備えたことを特徴とするプロセッサモジュ
ール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15071085A JPS6210758A (ja) | 1985-07-09 | 1985-07-09 | プロセツサモジユ−ル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15071085A JPS6210758A (ja) | 1985-07-09 | 1985-07-09 | プロセツサモジユ−ル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6210758A true JPS6210758A (ja) | 1987-01-19 |
Family
ID=15502712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15071085A Pending JPS6210758A (ja) | 1985-07-09 | 1985-07-09 | プロセツサモジユ−ル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6210758A (ja) |
-
1985
- 1985-07-09 JP JP15071085A patent/JPS6210758A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4414624A (en) | Multiple-microcomputer processing | |
JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
JPH0354375B2 (ja) | ||
JPS6258341A (ja) | 入出力割込処理方式 | |
JPH0376496B2 (ja) | ||
JPH0430053B2 (ja) | ||
JPS61272833A (ja) | デ−タ処理装置 | |
JPH0232659B2 (ja) | ||
JPH0689269A (ja) | プロセッサの制御装置、プロセッサの休止装置およびそれらの方法 | |
JPS63279328A (ja) | 仮想計算機システムのゲスト実行制御方式 | |
KR102003721B1 (ko) | Gpu 커널 트랜잭션화 방법 및 컴퓨팅 장치 | |
JP2005521937A (ja) | コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置 | |
EP0301707B1 (en) | Apparatus and method for providing an extended processing environment on nonmicrocoded data processing system | |
JPS6210758A (ja) | プロセツサモジユ−ル | |
JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
JPS6146552A (ja) | 情報処理装置 | |
JPS6223895B2 (ja) | ||
JPS58213370A (ja) | マイクロプログラム制御方式プロセツサ | |
JP2621450B2 (ja) | 情報処理装置 | |
JPS6346861B2 (ja) | ||
JPH0133865B2 (ja) | ||
JPS6191743A (ja) | 専用演算装置の制御方式 | |
JPS62281050A (ja) | マルチプロセツサシステム | |
JPH0519174B2 (ja) | ||
JPH0652482B2 (ja) | シーケンスコントローラ |