JPS6158052A - マイクロコンピユ−タプログラム簡易デバツグ装置 - Google Patents
マイクロコンピユ−タプログラム簡易デバツグ装置Info
- Publication number
- JPS6158052A JPS6158052A JP59180048A JP18004884A JPS6158052A JP S6158052 A JPS6158052 A JP S6158052A JP 59180048 A JP59180048 A JP 59180048A JP 18004884 A JP18004884 A JP 18004884A JP S6158052 A JPS6158052 A JP S6158052A
- Authority
- JP
- Japan
- Prior art keywords
- program
- rom
- monitor
- target
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマ・ｆクロコンピユータ（以下マイコンという
）用の簡易なプログラムデバッグ装置に閤する。
）用の簡易なプログラムデバッグ装置に閤する。
（従来の技術〕
マイコンが各種自ｅｔｉｔａシステムのコントローラと
して広く使用されるようになるに従い、これ筈システム
に適合するプログラムの開発を効率的に実施することが
必要とされるようになった。
して広く使用されるようになるに従い、これ筈システム
に適合するプログラムの開発を効率的に実施することが
必要とされるようになった。
マイコン用プログラムの開発上の問題の特徴はハードウ
ェアとソフトウェアの総合デバッグが、自己システムだ
けではできないことである。マイコンを組み込むシステ
ム（目的システム）はＣＰＵと簡単な■０インタフェー
ス（ポー１−）とＲＯＭ化されたプログラム（ターゲッ
トプログラムという）のみからなる極めてコンバク１〜
な特殊用途のものがほとんどであるので、論理的段階に
おけるプログラムの作成は他の汎用コンピュータ（パソ
コン等）を使用して行うにしても、そのようにして完成
されＲＯＭ化されたターゲットプログラムを目的システ
ムに徂込んで実際の使用状態同様に動作させてデバッグ
するためには多くの付加メモリやモニタ派能（キーボー
ド、ディスプレイ等の対話用入出力装置および各種モニ
タプログラム）が必要であり、このような機能を目的シ
ステムに付加することは不可能であるかまたは極めて不
経済である。
ェアとソフトウェアの総合デバッグが、自己システムだ
けではできないことである。マイコンを組み込むシステ
ム（目的システム）はＣＰＵと簡単な■０インタフェー
ス（ポー１−）とＲＯＭ化されたプログラム（ターゲッ
トプログラムという）のみからなる極めてコンバク１〜
な特殊用途のものがほとんどであるので、論理的段階に
おけるプログラムの作成は他の汎用コンピュータ（パソ
コン等）を使用して行うにしても、そのようにして完成
されＲＯＭ化されたターゲットプログラムを目的システ
ムに徂込んで実際の使用状態同様に動作させてデバッグ
するためには多くの付加メモリやモニタ派能（キーボー
ド、ディスプレイ等の対話用入出力装置および各種モニ
タプログラム）が必要であり、このような機能を目的シ
ステムに付加することは不可能であるかまたは極めて不
経済である。
そこで上記のモニタ機能を有し、目的システムのハード
ウェアを模擬する各種のデバッグ装置が開発され市販さ
れている。これ等の装置はＣＰＬＩ用やＲＯＭ用のプロ
ーブを有しており、このプローブを目的システムのＣＰ
（ＪやＲＯＭのソケットに接続することによって目的シ
ステムの一部を代行し、プログラム実行中のＣＰＬＪや
ＲＯＭに出入りする全ての情報を取込んでデバッグのた
めに使用する。このような装置の高度なものとしてエミ
ュレータがあるが、高価大型でかつ取扱いも難しく一般
向きでない。またデータの書換え可能なＲＯＭを使用し
たＦＲＯＭシミュレータはＲＯＭの書きかえがすばやく
行える機能以外の慢位な点はもっておらず、デパック機
能は低い。
ウェアを模擬する各種のデバッグ装置が開発され市販さ
れている。これ等の装置はＣＰＬＩ用やＲＯＭ用のプロ
ーブを有しており、このプローブを目的システムのＣＰ
（ＪやＲＯＭのソケットに接続することによって目的シ
ステムの一部を代行し、プログラム実行中のＣＰＬＪや
ＲＯＭに出入りする全ての情報を取込んでデバッグのた
めに使用する。このような装置の高度なものとしてエミ
ュレータがあるが、高価大型でかつ取扱いも難しく一般
向きでない。またデータの書換え可能なＲＯＭを使用し
たＦＲＯＭシミュレータはＲＯＭの書きかえがすばやく
行える機能以外の慢位な点はもっておらず、デパック機
能は低い。
（解決しようとする問題点）
本発明は上記の従来技術に鑑み、マイコンプログラムを
デバッグするに十分な能力を有する簡易で安価なデバッ
グ装置をＩＦ！供することを目的とする。
デバッグするに十分な能力を有する簡易で安価なデバッ
グ装置をＩＦ！供することを目的とする。
本発明によるマイクロコンピュータプログラム簡易デバ
ッグ装置は、目的システムに接続するＲＯＭプロー１お
よびＣＰ（Ｊライト信号用プローブと、モニタプログラ
ムを格納するモニタメモリと、ターゲットプログラムを
格納するターゲットプログラムメモリと、ＲＯＭプロー
ブを上記モニタメモリあるいはターゲットプログラムメ
モリのいずれかに切替接続するセレクタと、ディスプレ
イおよびキーボードを有する使用者用のコントローラと
、ラッチ回路と、書込みタイミング回路とを備えて構成
する。そして、書込みタイミング回路はＣＰＵライ１−
信号用プローブからデータを入力しラッチ回路とターゲ
ラＩ・プログラムメモリヘミ込みタイミング信号を出力
する。また、ラッチ回路は、ＲＯＭプローブのデータバ
スとコントローラとの間に介在しており、両方向のデー
タをラッチし、上記書込みタイミング信号に応じてラッ
チしたデータにより、システム・コントロール及び表示
を行い、更に、コントローラよりのデータをラッチして
ＣＰＵのデータバスへ送出する。
ッグ装置は、目的システムに接続するＲＯＭプロー１お
よびＣＰ（Ｊライト信号用プローブと、モニタプログラ
ムを格納するモニタメモリと、ターゲットプログラムを
格納するターゲットプログラムメモリと、ＲＯＭプロー
ブを上記モニタメモリあるいはターゲットプログラムメ
モリのいずれかに切替接続するセレクタと、ディスプレ
イおよびキーボードを有する使用者用のコントローラと
、ラッチ回路と、書込みタイミング回路とを備えて構成
する。そして、書込みタイミング回路はＣＰＵライ１−
信号用プローブからデータを入力しラッチ回路とターゲ
ラＩ・プログラムメモリヘミ込みタイミング信号を出力
する。また、ラッチ回路は、ＲＯＭプローブのデータバ
スとコントローラとの間に介在しており、両方向のデー
タをラッチし、上記書込みタイミング信号に応じてラッ
チしたデータにより、システム・コントロール及び表示
を行い、更に、コントローラよりのデータをラッチして
ＣＰＵのデータバスへ送出する。
ＲＯＭプローグから各メモリへのアドレスバスはセレク
タを経由しないで構成している。
タを経由しないで構成している。
上記構成によるマイクロコンピュータプログラム簡易デ
バッグ装置は、目的システムのＲＯ〜１ＯＮットにＲＯ
Ｍプローブを、ＣＰＵ！ｉ込み信号ビンにＣＰＵライト
信号用プローブをそれぞれ接続し、ターゲットプログラ
ムメモリにターゲラ１−プログラムをロードして使用す
る。
バッグ装置は、目的システムのＲＯ〜１ＯＮットにＲＯ
Ｍプローブを、ＣＰＵ！ｉ込み信号ビンにＣＰＵライト
信号用プローブをそれぞれ接続し、ターゲットプログラ
ムメモリにターゲラ１−プログラムをロードして使用す
る。
セレクタの選択により、目的システムのＣＰＬＩの制御
の下でモニタプログラムまたはターゲットプログラムが
実行される。すなわち、ターゲットプログラムの実行時
には、このプログラムを各種デバッグモード、例えばシ
ングルステップモード、ブレークポイントモード等で実
行させ、実行結果はモニタプログラム側にセレクタを切
替えてディスプレイの表示面でモニタする。また、ター
ゲラ１−プログラムの修正時には、モニタプログラムを
実行させコントローラを使用して所要の窪正コマンドを
キーインする。そして、ラッチ回路は修正コマンドをラ
ッチすると、コマンドが入力されていることを示すラッ
チ回路内のあるピッ］へをＯＮとする。ＣＰＵがモニタ
プログラムを実行中）よこのビットの検査をくりかえし
ており、ＯＮであるとデータをラッチ回路より読み込ん
でコマンドの解析を行なう。その後ＣＰＬＩはセレクタ
に制御信号を送りターゲットプログラム側に切替えて、
ターゲットプログラムメモリの指定のメモリ口ケージョ
ンに修正したデータを古き込む。
の下でモニタプログラムまたはターゲットプログラムが
実行される。すなわち、ターゲットプログラムの実行時
には、このプログラムを各種デバッグモード、例えばシ
ングルステップモード、ブレークポイントモード等で実
行させ、実行結果はモニタプログラム側にセレクタを切
替えてディスプレイの表示面でモニタする。また、ター
ゲラ１−プログラムの修正時には、モニタプログラムを
実行させコントローラを使用して所要の窪正コマンドを
キーインする。そして、ラッチ回路は修正コマンドをラ
ッチすると、コマンドが入力されていることを示すラッ
チ回路内のあるピッ］へをＯＮとする。ＣＰＵがモニタ
プログラムを実行中）よこのビットの検査をくりかえし
ており、ＯＮであるとデータをラッチ回路より読み込ん
でコマンドの解析を行なう。その後ＣＰＬＩはセレクタ
に制御信号を送りターゲットプログラム側に切替えて、
ターゲットプログラムメモリの指定のメモリ口ケージョ
ンに修正したデータを古き込む。
尚、もしターゲットプログラムメモリをＲＯＭとする場
合には、プログラムの修正の作業は行なえないことにな
る。
合には、プログラムの修正の作業は行なえないことにな
る。
以下本発明について図面を参照して詳細に説明する。
第１図は本発明によるマイクロコンピュータプログラム
簡易デバッグ装置の一実施例の回路図である。
簡易デバッグ装置の一実施例の回路図である。
ＲＯＭプローブ１は差込み型コネクタであって不図示の
目的システムのＲＯＭソケットに差込むことによって目
的システムと接続される。
目的システムのＲＯＭソケットに差込むことによって目
的システムと接続される。
２はＣＰＵライト信号用プローブであって、引掛は式の
コネクタである。先端のフックを目的システムのＣＰＵ
の書込み信号用ピンに引掛けることによって接続される
。ＣＰＩＪから取込む信号は書込み信号のみである。こ
れは上記のＲＯＭｙケットには書込み信号用端子がない
ので書込み信号のみはＣＰＵから取込むものである。
コネクタである。先端のフックを目的システムのＣＰＵ
の書込み信号用ピンに引掛けることによって接続される
。ＣＰＩＪから取込む信号は書込み信号のみである。こ
れは上記のＲＯＭｙケットには書込み信号用端子がない
ので書込み信号のみはＣＰＵから取込むものである。
ＲＯＭプローブ１からはアドレスバス３およびデータバ
ス４が出ている。データバス４は２つに分岐し、一方は
セレクタ７の端子７Ｃに他方はラッチ回路８の端子８Ｂ
に接続されている。
ス４が出ている。データバス４は２つに分岐し、一方は
セレクタ７の端子７Ｃに他方はラッチ回路８の端子８Ｂ
に接続されている。
セレクタ７は電子的スイッチの１ｇ１ｌを有し、これを
便宜上端子７Ａ、７Ｂ、７Ｇで示しである。
便宜上端子７Ａ、７Ｂ、７Ｇで示しである。
セレクタ７は制御端子７Ｄに印加される信号の論理レベ
ルによってＲＯＭプローブ側の端子７Ｃを端子７Ａまた
は７Ｂと切替接続する。
ルによってＲＯＭプローブ側の端子７Ｃを端子７Ａまた
は７Ｂと切替接続する。
端子７ＡはモニタＲＯＭ１４のデータバス１１に、端子
７ＢはターゲットプログラムＲＡＭ１５のデータバス１
２に接続されている。セレクタ７の制ｔ１１１端子７Ｄ
はラッチ回路８の端子８Ｃと接続されている。
７ＢはターゲットプログラムＲＡＭ１５のデータバス１
２に接続されている。セレクタ７の制ｔ１１１端子７Ｄ
はラッチ回路８の端子８Ｃと接続されている。
ＲＯＭブＯ−プ１から出たアドレスバス３はバッファ６
を介してアドレスデコーダとしての動作を行う書込みタ
イミング回路１３、モニタメモリであるモニタＲＯＭ１
４およびターゲットプログラムメモリであるターゲット
プログラムＲＡ Ｍ １５の共通アドレスバス１０に接
続されている。バッファ６はアドレス信号のタイミング
Ｘｌ整用である。
を介してアドレスデコーダとしての動作を行う書込みタ
イミング回路１３、モニタメモリであるモニタＲＯＭ１
４およびターゲットプログラムメモリであるターゲット
プログラムＲＡ Ｍ １５の共通アドレスバス１０に接
続されている。バッファ６はアドレス信号のタイミング
Ｘｌ整用である。
尚、モニタＲＯＭ１４はワーキングエリアとしてＲＡ
Ｍを有し、このＲＡＭのアドレス系はＲＯＭと同一とな
っている。
Ｍを有し、このＲＡＭのアドレス系はＲＯＭと同一とな
っている。
ＣＰＵライト信号用プローブ２は接続！ｓ９によってア
ドレスデコーダ１３の制Ｗ端子に接続されている。アド
レスデコーダ１３は接ＦＡ線９を経てＣＰＵの書込み信
号を受けとると、そのときのアドレスを葬読し、接続１
１６を経てラッチ回路８の端子８０に書込みのタイミン
グを示す信号を供給する。
ドレスデコーダ１３の制Ｗ端子に接続されている。アド
レスデコーダ１３は接ＦＡ線９を経てＣＰＵの書込み信
号を受けとると、そのときのアドレスを葬読し、接続１
１６を経てラッチ回路８の端子８０に書込みのタイミン
グを示す信号を供給する。
ラッチ回路８のデータバス端子８Ａはデータバス１７を
経由してフン！−ローラ１８に接続されている。端子８
Ａと８Ｂは対応しており、ラッチ回路８は両方向へのデ
ータをそれぞれラッチする。
経由してフン！−ローラ１８に接続されている。端子８
Ａと８Ｂは対応しており、ラッチ回路８は両方向へのデ
ータをそれぞれラッチする。
コントローラ１８はディスプレイおよびキーボーを有す
るユーザ用装置である。ユーデはコン１−ローラ１Ｂを
用いてコマンドを入力する。このようなコマンドの入力
およびデータ表示はセレクタ７の端子７Ｃが端子７Ａに
接続され、目的システムのＣＰＵがモニタＲＯＭ１４内
のモニタプログラムを実行することによって可能となる
う以下第１図の回路の動作について述べる。
るユーザ用装置である。ユーデはコン１−ローラ１Ｂを
用いてコマンドを入力する。このようなコマンドの入力
およびデータ表示はセレクタ７の端子７Ｃが端子７Ａに
接続され、目的システムのＣＰＵがモニタＲＯＭ１４内
のモニタプログラムを実行することによって可能となる
う以下第１図の回路の動作について述べる。
まず準備として、目的システムのＲＯｔ’ｖｌソケット
にＲＯＭプローブ１を差込み、ＣＰＵの書込み信号端子
にＣＰＵライ１−信号用プローブ２を係合することによ
って、このデバッグ装置は目的システムのＣＰｔＪのデ
ータバスおよびアドレスバスと接続され、あたかも目的
システムの一部となる。
にＲＯＭプローブ１を差込み、ＣＰＵの書込み信号端子
にＣＰＵライ１−信号用プローブ２を係合することによ
って、このデバッグ装置は目的システムのＣＰｔＪのデ
ータバスおよびアドレスバスと接続され、あたかも目的
システムの一部となる。
デバッグの対象となる他のシステムで開発されたプログ
ラムがコピーされたＲ Ａ Ｍを、ターゲットプログラ
ムＲＡＭ１５として実装する。
ラムがコピーされたＲ Ａ Ｍを、ターゲットプログラ
ムＲＡＭ１５として実装する。
初期状態においては、セレクタ７の端子７Ｃは端子７Ａ
に接続され、ＣＰＩＪはモニタプログラムを実行する。
に接続され、ＣＰＩＪはモニタプログラムを実行する。
モニタプログラムは＠理プログラムとも言われ、コント
ローラ１８のキーボードからの入力処理、データバス４
のデータの表示処理、シングルステップ処理、ブレーク
ポイントの処理、割込み処理等、ターゲットプログラム
のデバッグに必要な各種のサブルーチンを有する。この
モニタプログラムはＲＯＮ＝ｌ化されており、同一アド
レス系に昼するＲ Ａ Ｍのワーキンクエリアを伴い、
ここにデータの古込みが可能なようにしである。
ローラ１８のキーボードからの入力処理、データバス４
のデータの表示処理、シングルステップ処理、ブレーク
ポイントの処理、割込み処理等、ターゲットプログラム
のデバッグに必要な各種のサブルーチンを有する。この
モニタプログラムはＲＯＮ＝ｌ化されており、同一アド
レス系に昼するＲ Ａ Ｍのワーキンクエリアを伴い、
ここにデータの古込みが可能なようにしである。
つぎにコン１−ローラ１８のキーボードからデバッグモ
ードを示すコマンドを入力すると、例えばプログラムの
１ステツプづつを実行させるシングルステップモードや
プログラムのある特定のステップに停止点を設定してそ
のステップの実行後の結果を見るブレークポイントモー
ド等が可能である。これ等のコマンドはラッチ回路８に
ラッチされる。ＣＰｔＪはモニタプログラムによってこ
のラッチされたデータを解読し、その結果ラッチ回路８
の端子８Ｃからからセレクタ７の１３ ａｌｌ端子７Ｄ
へυ制御信号が送ら机、このあり画信号によってセレク
タ７はターゲラ１−プログラムＲＡＭ１５側へ切替えら
ｔｔ６ｅ、そこでＣＰＵはターゲットプログラムの実行
・＼δｉ″ｉする。
ードを示すコマンドを入力すると、例えばプログラムの
１ステツプづつを実行させるシングルステップモードや
プログラムのある特定のステップに停止点を設定してそ
のステップの実行後の結果を見るブレークポイントモー
ド等が可能である。これ等のコマンドはラッチ回路８に
ラッチされる。ＣＰｔＪはモニタプログラムによってこ
のラッチされたデータを解読し、その結果ラッチ回路８
の端子８Ｃからからセレクタ７の１３ ａｌｌ端子７Ｄ
へυ制御信号が送ら机、このあり画信号によってセレク
タ７はターゲラ１−プログラムＲＡＭ１５側へ切替えら
ｔｔ６ｅ、そこでＣＰＵはターゲットプログラムの実行
・＼δｉ″ｉする。
ターゲットプログラムは目的システム、例えば自ｖＪＱ
械の各・種センサ信号を入力とし、アクチュエータの駆
動信号を出力とし、これ等入出力信号間の処理手順をプ
ログラミングしたもの等である。
械の各・種センサ信号を入力とし、アクチュエータの駆
動信号を出力とし、これ等入出力信号間の処理手順をプ
ログラミングしたもの等である。
シングルステップモードのデバッグの場合について述べ
る。コントローラ１８にて実１７コマンドをキーインす
ることによってターゲットプログラムにより１データご
とにデータは読み出され、モニタＲＯＭ１４により実行
をシュミレーションす゛ る。
る。コントローラ１８にて実１７コマンドをキーインす
ることによってターゲットプログラムにより１データご
とにデータは読み出され、モニタＲＯＭ１４により実行
をシュミレーションす゛ る。
もしバッグがあればコントローラ１８のキーボードから
修正コマンドを入力する。この修正コマンドは更新、削
除、挿入等を意味するがいずれにしてもＣＰＵからター
ゲットプログラムＲＡ Ｍ １５へ新たな書込みを伴う
。ラッチ回路８はこのコマンドをラッチすると共にコマ
ンド入力ビットをＯＮとする。ＣＰＬＩはコマンドを解
読し所定の書込み準備をイテフだ上でセレクタ７を切替
えて書込み信号を発する。ＲＯへ＝＋ブローブトには書
込み信号は現れない、書込み信号はＣＰｔＪの書込み信
号ビンと接続したＣＰＵライト信号用プローブ２によっ
て検出され接続線９を経てアドレスデコーダ１３へ送ら
れる。アドレスデコーダ１３はＣＰｔＪが出力するアド
レスにより、ラッチ回路８への書込みか、クーゲットプ
ログラムＲＡＭ１５の修正かを判定し、後者の場合は、
接ＩＩＥｍ１６を経由してターゲットプログラムＲＡへ
１１５へ修正用の書込みタイミング信号を出力する。
修正コマンドを入力する。この修正コマンドは更新、削
除、挿入等を意味するがいずれにしてもＣＰＵからター
ゲットプログラムＲＡ Ｍ １５へ新たな書込みを伴う
。ラッチ回路８はこのコマンドをラッチすると共にコマ
ンド入力ビットをＯＮとする。ＣＰＬＩはコマンドを解
読し所定の書込み準備をイテフだ上でセレクタ７を切替
えて書込み信号を発する。ＲＯへ＝＋ブローブトには書
込み信号は現れない、書込み信号はＣＰｔＪの書込み信
号ビンと接続したＣＰＵライト信号用プローブ２によっ
て検出され接続線９を経てアドレスデコーダ１３へ送ら
れる。アドレスデコーダ１３はＣＰｔＪが出力するアド
レスにより、ラッチ回路８への書込みか、クーゲットプ
ログラムＲＡＭ１５の修正かを判定し、後者の場合は、
接ＩＩＥｍ１６を経由してターゲットプログラムＲＡへ
１１５へ修正用の書込みタイミング信号を出力する。
つぎにブレークポイントモードのデバッグの場合には、
フン１〜〇−ラ１８にてブレークポイントをキーインし
た上でターゲットプログラムを実行させる。ＣＰＵはこ
の与えられたブレークポイントのステップを実行したと
き、セレクタ７をモニタＲＯＭ１４側へ切替え、表示す
ブルーチンを実行する。その他の動作は上記のシングル
ステップモードの場合と同様である。
フン１〜〇−ラ１８にてブレークポイントをキーインし
た上でターゲットプログラムを実行させる。ＣＰＵはこ
の与えられたブレークポイントのステップを実行したと
き、セレクタ７をモニタＲＯＭ１４側へ切替え、表示す
ブルーチンを実行する。その他の動作は上記のシングル
ステップモードの場合と同様である。
上記のように目的プログラムのＣＰＵからは臼込み信号
のみを取出すだけで簡易にターゲットプログラムの総合
デバッグを行うことができる。
のみを取出すだけで簡易にターゲットプログラムの総合
デバッグを行うことができる。
上記例において、ターゲットプログラムＲＡ Ｍ２Ｓは
他のシステムで開発されたターゲラ１−ブＯグラムがＲ
Ａ Ｍにコピーされたものとしたが、ターゲットプログ
ラムＲＯＭをＲＡＭ１５の位置に置いてもよい。しかし
、この場合にはターゲットプログラムＲＯＭを直接修正
することはできない。
他のシステムで開発されたターゲラ１−ブＯグラムがＲ
Ａ Ｍにコピーされたものとしたが、ターゲットプログ
ラムＲＯＭをＲＡＭ１５の位置に置いてもよい。しかし
、この場合にはターゲットプログラムＲＯＭを直接修正
することはできない。
本発明によるマイ汐ロコンピュータプログラム簡易デバ
ッグ装置は内部にモニタプログラムとクーゲットプログ
ラムの両方を筺有し、これ等を目的システムのＣＰＵに
よって切替えて実行させるので他のコンピュータが不必
要であり、その結果安価で小型の装置とすることができ
、且つ高級エミュレータに匹敵するデバッグ澹能を提供
するものである。
ッグ装置は内部にモニタプログラムとクーゲットプログ
ラムの両方を筺有し、これ等を目的システムのＣＰＵに
よって切替えて実行させるので他のコンピュータが不必
要であり、その結果安価で小型の装置とすることができ
、且つ高級エミュレータに匹敵するデバッグ澹能を提供
するものである。
第１図は本発明の一実施例を示す回路図である。
１・・・・・・ＲＯＭプローブ、
２・・・・・・ＣＰＩＪライト信号用プローブ、３．１
０・・・・・・アドレスバス、 ４．１１．１２．１７・・・・・・データバス、７・・
・・・・セレクタ、 ８・・・・・・ラッチ回路、 １３・・・・・・書込みタイミング回路、１４・・・・
・・モニタメモリ、 １５・・・・・・ターゲットプログラムメモリ、１８・
・・・・・コントローラ。 出願人 日本電気ホームエレクトロニクス株式会社
０・・・・・・アドレスバス、 ４．１１．１２．１７・・・・・・データバス、７・・
・・・・セレクタ、 ８・・・・・・ラッチ回路、 １３・・・・・・書込みタイミング回路、１４・・・・
・・モニタメモリ、 １５・・・・・・ターゲットプログラムメモリ、１８・
・・・・・コントローラ。 出願人 日本電気ホームエレクトロニクス株式会社
Claims (1)
- 【特許請求の範囲】 １、ＲＯＭプローブおよびＣＰＵライト信号用プローブ
と、モニタプログラムを格納するモニタメモリと、ター
ゲットプログラムを格納するターゲットプログラムメモ
リと、前記ＲＯＭプローブを前記２系統のメモリに切替
え接続するセレクタと、ディスプレイおよびキーボード
を有するコントローラと、前記ＲＯＭプローブおよび前
記コントローラ間に介在し双方向のデータをラッチし前
記セレクタへ切替信号を供給するラッチ回路と、前記Ｃ
ＰＵライト信号用プローブから入力し前記ラッチ回路と
前記ターゲットプログラムメモリへ書込みタイミング信
号を供給する書込みタイミング回路とを具備することを
特徴とするマイクロコンピュータプログラム簡易デバッ
グ装置。 ２、前記モニタメモリはモニタプログラム用ＲＯＭとワ
ーキングエリア用ＲＡＭよりなり、前記ターゲットプロ
グラムメモリはＲＡＭである特許請求の範囲第１項記載
のマイクロコンピュータプログラム簡易デバッグ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180048A JPS6158052A (ja) | 1984-08-29 | 1984-08-29 | マイクロコンピユ−タプログラム簡易デバツグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59180048A JPS6158052A (ja) | 1984-08-29 | 1984-08-29 | マイクロコンピユ−タプログラム簡易デバツグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158052A true JPS6158052A (ja) | 1986-03-25 |
Family
ID=16076570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59180048A Pending JPS6158052A (ja) | 1984-08-29 | 1984-08-29 | マイクロコンピユ−タプログラム簡易デバツグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158052A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182170A (ja) * | 1984-12-31 | 1986-08-14 | ピカー インターナシヨナル インコーポレイテツド | コンピユータによる写像再構成方法および装置 |
| JPS63311447A (ja) * | 1987-06-12 | 1988-12-20 | Nec Corp | デバック用マイクロプロセッサ |
-
1984
- 1984-08-29 JP JP59180048A patent/JPS6158052A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61182170A (ja) * | 1984-12-31 | 1986-08-14 | ピカー インターナシヨナル インコーポレイテツド | コンピユータによる写像再構成方法および装置 |
| JPS63311447A (ja) * | 1987-06-12 | 1988-12-20 | Nec Corp | デバック用マイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020004346A (ko) | 프로그램 테스트 및 디버깅이 용이한 중앙처리장치 | |
| CN110197698B (zh) | 自动测试ssd不同电源状态影响的方法及装置 | |
| KR950001418B1 (ko) | 세트업 기능 및 폽업 기능을 구비한 휴대용 컴퓨터의 폽업 제어 시스템 | |
| US20050216792A1 (en) | Debug system | |
| JPS6158052A (ja) | マイクロコンピユ−タプログラム簡易デバツグ装置 | |
| EA008808B1 (ru) | Устройство обработки информации | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| WO2001097035A1 (fr) | Procede et systeme d'evaluation automatique, et support de stockage d'un programme d'evaluation automatique | |
| JP3111355B2 (ja) | 計算機システム | |
| JP3695500B2 (ja) | プログラマブル操作表示器およびそのデータ転送方法 | |
| KR910005512B1 (ko) | 프로그램머블 로직 콘트롤러의 시스템 | |
| JPS62267841A (ja) | プログラムデバツグ装置 | |
| JPH04332051A (ja) | 機器組み込み形マイクロコンピュータのプログラムデバッグ方式 | |
| JP3110418B2 (ja) | インサーキットエミュレータおよび制御方法 | |
| KR100291016B1 (ko) | 디버깅 모듈 추가/삭제방법 | |
| KR100476555B1 (ko) | 피씨메모리카드의 프로그램을 위한 카드지그장치 | |
| JP2586420Y2 (ja) | トレース機能付教育用マイクロコンピュータボード | |
| KR930004425B1 (ko) | 디버깅 터미널 기능을 갖는 컴퓨터 시스템 및 그 수행방법 | |
| JP2001306359A (ja) | 自動評価システム | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPH04314139A (ja) | デバッグ装置 | |
| JPS5968034A (ja) | マイクロコンピユ−タ開発装置用入出力ポ−トシミユレ−タ | |
| JPH04123235A (ja) | マイクロプログラムのデバッグ方式及び方法 | |
| JPH11167501A (ja) | プログラムデバッグシステムとそのデバッグ方法 | |
| KR20020037112A (ko) | 내장형 마이크로 컨트롤러 유닛에서 프로그램 코드를갱신하는 방법 |