KR910005512B1 - 프로그램머블 로직 콘트롤러의 시스템 - Google Patents

Abstract

내용 없음.

Description

프로그램머블 로직 콘트롤러의 시스템

제1도는 본 발명이 적용된 실시예 블록 구성도.

제2도는 본 발명의 P.L.C 내부 회로가 블록으로 처리된 구성도.

제3도는 제2도중 cpu 보오드부의 구체적인 회로 블럭도.

제4도는 제2도중 출력 보오드부의 구체적인 회로 블럭도.

제5도는 제2도중 입력 보오드부의 구체적인 회로 블럭도.

제6a도는 주변기기 유니트와 기본 유니트간에 전달되는 신호를 나타냄,

제6b도는 cpu 보오드의 공급 전원 및 초기동작 신호를 나타냄.

제6c도는 입·출력 인터페이스를 통한 cpu와, 출력측 어드레스 디코더와의 서로 주고 받는 어드레스 신호, 데이터신호, 제어신호를 나타냄.

제6d도는 어드레스 디코더를 통해 다름 증설 유니트로 인가되는 신호를 나타냄.

제6e도는 입력 보오드로부터 출력측 어드레스 디코더를 통해 cpu 보오드로 전달되는 신호를 나타냄.

* 도면의 주요부분에 대한 부호의 설명

A : 프로그래밍 판넬 B : 오디오카세트

C : EP-롬 라이터 D : 기본 유니트

E, F, G : 증설 유니트

D1-D3, E1-E3, F1-F3, G1-G3 : 프로그래머블 로직 콘트롤러

10 : cpu 보오드 11 : 입력버퍼 인터페이스

12 : cpu 13 : 메모리부

14 : 입·출력 인터페이스 15 : cpu 상태 감시부

16 : 리셋트 회로 17 : 입력보오드

18 : 파워 서플라이 19 : 입력회로

20 : 입력 버퍼 21 : 입력측 단자대

22 : 입력상태 표시부 23 : 출력보오드

24 : 어드레스 디코더부 25 : 출력 랫치회로

26 : 출력회로 27 : 출력측 단자대

28 : 출력상태 표시부 29 : 증설 콘넥션 보드

30 : EP-롬(ROM) 31 : 램(RAM)

32 : 램 또는 EP-롬 소켓 33 : 리튬 밧데리

35 : 위치 독 타이머 회로 37, 38, 39, 40 : 발광소자(LED)

42 : 발진회로 43 : 출력 드라이브 회로

44 : 바이 디렉셔날 버퍼 45 : 포토 커플러

46 : 저역통과 필터 47 : 시그널 컨디셔닝부

본 발명은 시퀀스 제어 프로그램을 수행하는 모듈과 외부의 입·출력 신호를 전달하는 입·출력 모듈 및 사용자의 키조작으로 프로그램을 입력시키는 프로그래밍 판넬로 구성되는 프로그래머블 로직 콘트롤러에 관한 것으로서, 특히 인텔리 젠트 cpu의 각 단계 진행은 규정 조건에 의존하면서 사전에 정해진 질서에 따라 단계적인 스탭이 처리되어 가고, 제어 대상의 크기에 따라 유니트의 점수나 순서에 제한 없이 대형 시스템 제어를 위해 최대 4셋트까지 증설되며, 어드레스 디코더로 인한 출력신호 상태가 입력신호 상태의 부렌대수에 따르는 함수로 규정되어지는 제어기능을 포함한 다목적 P.L.C 시스템을 제공하려 함이다.

잘 아는 바와 같이 프로그래머블 콘트롤러는 각종 기계의 운영되는 프로세서를 입·출력되는 디지털 또는 아날로그 신호로, 제어하기 위해 논리, 순서, 계시, 계수 및 연산 등의 특정 기능을 실행하기 위한 유저용 명령의 내부 축적용 프로그래머블 메모리를 가지면서 제어 대상의 초기 입력 신호를 읽어 들여 빠른 속도로 프로그램을 수행하여 출력으로 내보내는 일련의 작업을 반복 수행하는 디지털형 전자 제어장치인 것이다. 이러한 프로그래머블 로직 콘트롤러는 입·출력 접점수가 수십개 정도의 소형에서 수천개의 입·출력 신호를 처리할 수 있는 대혀에 이르기까지 서로간의 기능 차이점을 가지면서 여러 가지로 분류할 수 있으나, 보다 중요한 것은 프로그래머블 로직 콘트롤러의 기능이 다양화 및 고도화됨에 따라 단순한 접점수 비교만으로는 그 자체 시스템의 특성을 정확히 구분하기가 곤란한 것이 지금의 통상적인 상례이다.

그러므로 구현하고자 하는 제어 대상의 시스템 크기에 비례하며 확장 가능한 포인트 설정 유무에 따라 결국 처리할 수 있는 기능으로 구분할 수 있는 것이다.

이에 관한 종래의 프로그래머블 로직 콘트롤러는 입출력 데이터의 처리를 cpu 모듈에서 직접 담당케하여 일련의 작업을 반복 수행하는 단순 실행으로 이어지면서 제어 대상의 시스템이 늘어감에 따라 별도의 입출력 콘트롤러가 수반되어지나, 이는 첫째로 모든 입·출력 데이터를 효율적으로 처리하기 위해 회로적인 완층(Buffer)장치가 구비되어 있지 않으므로 해서 입·출력 신호에 대한 약간의 디팩트가 발생하게 되고, 둘째로, 증설시 기본 유니트에서 확장되는 또다른 증설 유니트로 이어지면서 전압차이 내지 전압강하로 인해 그 기능이 감쇄하는 현상이 나타나므로서 본래의 제기능을 수행하지 못하는 단점을 내제함과 아울러 셋째로, 증성에 필요한 별도의 증성 유니트가 기본 유니트와의 연결수단에 있어서도 정해진 위치에다 정해진 유니트를 연결해야 하는 제한성을 갖는다.

따라서 이러한 종래의 제반적인 문제 및 단점을 보완하고져 안출된 본 발명은 전체적인 시스템의 신뢰성 및 품질을 향상하기 위한 수단으로 자기진단 기능을 내장하며, 입·출력 신호 상태의 이상 표시 유무를 나타내게 함과 동시에 입력에 관한 cpu 처리 상태의 표시(디스플레이) 기능이 실행되며, 사용자의 프로그램용 메모리를 필요에 따라 교환할 수 있도록 하므로서 사용자 및 사용함에 불편함이 없이 안전하게 조작 운영할 수 있도록 유도하는데 그 목적이 있는 것이다.

본 발명의 다른 목적은 각 모듈 내지 cpu에 전달하는 전원을 스위칭 파워 서플라이에 의해 공급하므로 전압 변동이 심한 상태에서도 안정된 전원공급과, 순간정전 대책이 이루어져 공장 자동화 시스템의 신뢰성을 증가시킴에 있는 것이다.

본 발명의 또다른 목적은 사용자의 다양한 요구를 만족시키기 위한 기본 유니트 이외에 확장에 증설 유니트를 일정하게 정해진 순서에 제한없이 자유롭게 연결시켜도 그 증설 유니트가 전압차이 및 전압강하됨 없이 기본 유니트의 기능과 동일한 기능을 정상적으로 수행할 수 있도록 제공하는 것이다.

이상과 같은 다수 목적을 구현하는 본 발명의 구성에 관한 작용 효과를 첨부된 도면과 관련하여 보다 상세히 설명하면 더욱 명백해질 것이다.

제1도는 본 발명이 실행할 수 있는 전체 시스템을 나타낸 블록도로서 주변 기기로는 기본 유니트(D)에 들어있는 사용자의 프로그램을 복사하거나 이미 작성된 프로그램을 프로그래밍 판넬(A)로 이동시킬 때에 외부장치(도시되지 않은 일반적인 콘넥터 장치를 말함)를 사용하여 격납이 가능한 EP-홈 라이터(C)와, 사용자 프로그램을 기록할 수 있는 상용 오디오카세트(B) 기능을 내장하며, LCD 표시형으로 나타내는 프로그램의 작성과 수정 및 삭제 등의 키보오드 기능(도면 미도시)과 프로그래머블 로직 콘트롤러(D1-D3) 런(RUN)중의 프로그램이나 각종 데이터 값을 모티터링 할 수 있는 프로그래밍 판넬(A)이 설정된다.

그런 다음, 상기 프로그래밍 판넬(A)에 입·출력 접점수가 각기 다른 프로그래머블 로직 콘트롤러(D1)(D2)(D3)의 기본 유니트(D)를 연결한 다음, 제어 대상이 늘어감에 따라 입·출력 신호 접점수를 확장시키기 위해 증설 유니트(E)(F)(G)를 점수나 순서에 제한없이 그 기본 유니트(D)에 연결되어지되, 기본 유니트(D)와 증설 유니트(E)간에는 미도시된 어드레스선과 데이터선을 플레트 케이블로 연결시켜 증설한다.

그러나, 단 증설 유니트(E)(F)(G)에는 입력을 읽어 줄 수 있는 것과 출력을 내줄 수 있는(도면 미도시)드라이브 회로만 설정하되, 상기 기본 유니트(D)에는 전술한 입·출력 드라이브가 있으면서 입·출력 신호 및 사용자 프로그램을 처리할 수 있는 cpu 장치가 되어있어 다음 증설 유니트의 입·출력 데이터를 처리할 수 있는 능력을 포함하고 있다.

그것은, 최대 입·출력 점수를 256점까지 증설할 수 있는 cpu장치로서 단속할 수 있게 된다.

위와 같은 것을 제2도와 관련하여 기본이 되는 하나의 프로그래머블 로직 콘트롤러(P.L.C) 내부 회로 구성을 설명한다.

주변 기기장치의 프로그래밍 판넬(A)를 입력버퍼 인터페이스(11)로 통해 연결된 cpu(12)는 그 프로그래밍 판넬(A)과 서로 주고 받는 데이터를 메모리부(13)에 저장하면서 인출할 수 있도록 중계 역할함과 동시에 각종 입·출력 신호를 처리하게 된다.

상기 메모리부(13)에 있어서는 제3도에 도시한 바와 같이 cpu(12)를 동작케 하는 자기 실행 프로그램용 메모리인 EP-롬(32)과, 제어 대상에 대한 사용자가 데이터 프로그램을 메모리할 수 있는 램(31)이 상기 cpu(12)와 연결된 다음, 사용자의 프로그램을 램으로 쓸 수 있는 별도의 선택용 램 또는 EP-롬(32)에도 연결한 이것과 상기 사용자 데이터 프로그램 설정용 램(31)에는 각각 백업용 리튬 밧데리(33)를 연결시킨다.

그러나, cpu(12)를 처음부터 EP-롬(30)으로는 동작시키지 않고, 일단 사용자 프로그램을 램(31)으로 넣고, 그 램(31)에 있는 내용을 EP-롬(32)의 라이트를 사용하여 램(31)에 들어있는 내용이 데이터 버스를 통해 라이팅됨과 동시에 라이팅되는 데이터 내용과 램(31)의 내용과 동일하게 될 때 이때 그 램(31)을 뽑아 내고 EP-롬(32)을 꽂아서 사용할 수 있다.

이렇게 하는 이유는 리튬 밧데리(33)를 사용하여 백업하고 있는데도 불구하고, 램(31)에 들어있는 프로그램이 사용자의 부주의나 리튬 밧데리(33)의 완전 방전에 의해 지워져 버릴 수 있기 때문에 방지하는 목적과, 그렇게 하므로서 불필요한 반복 프로그램을 설정하지 않기 위해서이다.

상기 cpu를 동작시키는 EP-롬(30)과, cpu(12)와의 사이에 입·출력 인터페이스(14)를 연결시켜 이를 통한 어드레스 버스와 데이터 버스 및 입·출력 신호를 읽어 들일 수 있는 아이오 리드 신호, 입·출력 신호를 라이트할 수 있는 아이오 라이트 신호, 리드라이트 신호, 리셋신호들의 제어버스를 주고 받을 수 있도록 한다. 그리고, 상기 cpu(12)의 동작상태 및 인가되는 전원상태를 감시하기 위해 입력버퍼(15)를 통한 입력전원상태 표시 발광소자(37), cpu 처리 동작상태를 나타내는 런 발광소자(38)와 일정한 밧데리 전원상태를 감시하는 메모리 백업 밧데리 전압 점검용 발광소자(39) 및 cpu(12)와 프로그래밍 판넬(A)간에 데이터를 주고받을 때 정상 동작상태를 감시하는 cpu 굿 표시용 발광소자(40)들이 cpu 보오드(10)의 cpu(12)와 연결된다.

그러므로 해서 프로그래밍 판넬(A)의 도시되지 않은 모드선택 스위치가 스타트된 위치에서 런일 때 프로그래머블 로직 콘트롤러를 동작시키기 위해서 반드시 스타트 신호를 인가해야 하므로 그 램프(40)가 점등되어 이에 동작되는 cpu의 처리과정 상태를 알 수 있게 되고, 파워 램프(37)는 로직 전원이 정상적으로 공급될 때 점등되며, cpu 굿 표시용 램프(40)는 상기 프로그래밍 판넬(A)과 관련되면서 점등 및 점멸에 따라 알람이 결정되어진다.

그리고, cpu(12)와 데이터를 처리하면서 클릭 신호를 감시하는 워치 독 타이머 회로(35) 및 리셋트 회로(16)가 그 cpu 보오드(10)내의 cpu(12)에 연결하되, 발진회로(42)에 의해 발생되는 주파수를 분주 클럭 신호로서 상기 cpu(12)에 인가되도록 연결 형성시킨다.

그런 다음 제4도에 도시한 바와 같이 입력되는 제어 대상의 신호와 cpu 보오드(10)의 cpu(12)로부터 처리된 각 신호(데이터 버스신호, 어드레스 버스신호, 제어 버스신호)가 입·출력 인터페이스(14)를 통해 출력 보오드(23)의 어드레스 디코더부(24)와 주고받을 수 있도록 이를 연결하며, 이 어드레스 디코더부(24)내의 바이디렉셔날 버퍼(도면 미표시)라고 하는 양방향성 게이트에 의해 상기 cpu(12)로부터 처리된 각 신호의 데이터 버스신호 값이 로우일 때 게이트를 출력측에 부여하도록 출력 랫치회로(25)와 출력 드라이브 회로(43) 및 트랜지스터, 릴레이 또는 트라이악으로 작각 형성된 출력회로(26)를 통해 부하측 단자대(27)에 연결시키고, 입력 보오드(17)로부터 입력되는 데이터 버스신호가 하이일 때 단순히 읽기만 하게 되나, 그 양방향성 게이트로된 바이디렉셔날 버퍼(도면 미도시)가 중심된 양측으로 데이터 버스신호를 또다른 증설 유니트(E),(F),(G)에도 전달될 수 있도록 연결되어진다.

그리고, 상기 어드레스 디코더부(24)내에는 다음 증설 유니트(E)로 전달되는 어드레스 버스신호가 미약하게 됨에 따라 이를 보상코져 보상회로(도면 미도시)가 구비되면서 제어 대상의 입력신호가 확장될 때를 대비한 증성 유티트(E)를 연결할 수 있도록 하되 초기 제어 대상의 입력신호를 받을 수 있도록 입력 보오드(17)에도 연결되어지고 또한 출력회로(26)를 통해 제어되고 있는 상태를 나타내기 위해 발광소자로된 디스플레이로 표시되는 출력상태 표시 보오드(18)에도 연결되어진다.

상기 입력 보오드(17)에 있어서는 제5도에 도시한 바와 같이 밧데리 또는 교류 전압을 정류한 직류 전압으로서 각 모듈에 공급케 하는 파워 서플라이(18)를 내장하고, 제어 대상의 각종 스위치와 센서의 접점을 연결하게 되는 입력측 단자대(21)에 연결한 시그널 컨디셔닝(44)은 제어되는 대상의 어느 접점 신호가 개·폐되어 입력되고 있는지의 상태를 나타내는 입력상태 표시 보오드(22)를 연결하되, 상기 파워 서플라이(18)로부터 전원공급 받으면서 절연된 포토 커플러(45)와, 저역통과 필터(46) 및 파워 서플라이(18)로부터 다른 전원을 공급받는 입력버퍼(20)에도 연결되어진 후, 그 입력버퍼(20)에서 상기 출력 보오드(23)의 어드레스 디코더부(24)를 연결시켜 구성된 것이다.

이상과 같이 블록 구성된 본 발명의 작용 및 효과를 제1도 내지 제6도와 관련한 실시예로서 설명하면 다음과 같다.

본 발명의 실현될 수 있는 기본 명령이 21종이 있고, 데이터 명령 및 응용 명령이 13종이 적용되며 릴레이 시퀀스 회로에 많이 적용되는 랭귀지로 설정한, 프로그래밍 판넬(A)에는 전술한 바와 같이 프로그래머블 로직 콘트롤러(D1-D3)의 동작과 관련된 동작 모드가 셋팅된 위치에 따라 그 프로그래머블 로직 콘트롤러(D1-D3)내의 프로그램된 메모리(13) 내용을 읽는다거나, 쓰기, 삽입 및 삭제 조작이 가능한 프로그래밍 모드와, 작성된 프로그램을 디버깅 할 수 있으며 강제 출력 내지 출력금지 런도 조작할 수 있는 테스트 모드와, 프로그래머블 로직 콘트롤러가 런할 때 각 접점과 데이터 값들을 모니터링 할 수 있는 런 모드가 설정될 때 전술한 기능을 사용자가 필요에 따라 선택하게 된다.

또한 조작 모드로는 프로그램의 내용 또는 데이터 내용을 읽기 명령하는 리드, 프로그램 및 데이터 값의 쓰기 명령하는 라이트, 프로그램 설정 삽입할 때 명령하는 인서트, 메모리된 프로그램 내용 및 데이터의 삭제를 명령하는 딜레트가 있다.

그 외에도 현재의 조작되기 이전으로 되돌아가거나 전체를 크리어시키는 기능과, 프로그램, 데이터 확인 시스템의 감소 및 증가 기능, 그리고 각 조작 모드에서의 특수 기능 설정과 현재 조작중인 모드에서 다른 조작 모드로 전환할 때 사용하는 시프트 기능이 포함되어 있다.

이와 같은 상태의 프로그래밍 판넬(A)에서 일단 동작 모드 스위치(도면 미도시)를 프로그램 데이터의 읽기, 쓰기, 삽입, 삭제 조작되게 하는 프로그래밍 모드 위치에 놓는다.

그런 다음 조작 모드를 통해 전술한 모두의 기능을 프로그래머블 로직 콘트롤러(D1-D3)의 초기 상태에 따라, 다음 진행의 결정을 지시할 수 있게 된다.

그러므로 제6a도에서 나타낸 바와 같은 3가지의 디바이스 셀렉터 신호(DS0-DS2)(인버팅시킨것), 또는 인버팅 안된 디바이스 셀렉터 신호(DS'0-DS'2)를 셀렉터하여 결국 8가지 종류의 디바이스를 붙일 수 있게 된다.

즉, 그 신호 값에 따라 프로그래밍 판넬(A)의 연결 유무와, EP-롬 라이터(C)의 설정 유무를 cpu(12)가 알 수 있도록 하게 된다.

다른 리스브 데이터 신호(RXD, RXD') 및 레이디 신호(RDY, RDY')는 cpu(12)가 받을 준비가 완료 되었을 때 입력되는 신호이고, 그리고 트랜스 미션 데이터 신호(TXD, TXD')는 cpu(12)가 프로그래밍 판넬(A)로 보낼 때 사용되는 신호로서 공급자로부터 하드웨어적으로 설정한 것이다.

위와 같은 신호들은 cpu 보오드(10)의 입력버퍼 인터페이스(11)를 통해 cpu(12)와 프로그래밍 판넬(A)이 관련되어 조작됨으로서 상호간의 긴밀한 연락 관계를 갖게 된다.

이와 같은 상태에서 입력 보오드(17)의 단자대(21)에 연결된 각 제어 대상의 접점들로부터 신호가 입력될 때 그 신호들은 파워 서플라이(18)를 통한 각 모듈에 필요한 전원을 공급하고 있으므로 시그널 컨디셔닝(44), 절연된 포토 커플러(45) 및 저역 통과 필터(46)를 통해 인가된 입력버퍼(20)에서 16점 단위로 1채널씩 지정되게 한 데이터 버스의 8비트로서 형성되어 출력 보오드(23)의 어드레스 디코더부(24)와 관련된 바이디렉셔날 버퍼(44)로 향한다.

이때, cpu 보오드(10)의 cpu(12)로부터 어드레스 버스신호와 제어 버스신호의 아이오 리드신호가 어드레스 디코더부(24)에 인가되면서 동시에 도시되지 않은 낸드게이트에 의해 하이 신호로 반전되어 그 바이디렉셔날 버퍼(44)의 게이트가 cpu 보오드(10)의 입·출력 인터페이스(14)측으로 전환되어진다.

이로부터 cpu(12)의 통제하에 메모리(13)의 램(31)의 칩을 선택하여 지정된 곳에 수시로 입력되는 정보를 기억시키게 된다.

그후, 입력 보오드(17)로부터 제어 대상의 입력수를 cpu(12)가 다 읽은 후, 사용자 프로그램의 해당 지시에 따라, 출력을 시킬 것 인가를 결정한 cpu(12)는 EP-롬(30) 또는 램(31)에 메모리 되었던 데이터를 사용하기 위해서 cpu(12)에서 송출신호인 어드레스 버스신호와, 아이오 리드라이트 신호가 송출되어 입·출력 인터페이스(14)를 통한 어드레스 디코더부(24) 및 바이디렉셔날 버퍼(44)로 이동되어진다.

그러면 그 아이오 리드라이트 신호의 제어신호는 상기 낸드게이트(도면 미도시)에 의해 다시 로우신호로 반전되어 바이디렉셔날 버퍼(44)의 게이트를 출력할 수 있는 상태로 전환되면서 CPU(12)의 지령에 따라 메모리된 내용의 데이터 신호들이 출력 랫치회로(25)의 칩을 셀렉트 하고, 선택된 칩을 통해 출력 드라이브회로(43)에 전달되어진다. 이때 이 출력 드리이브 회로(43)에서는 관계되는 부하측 예를 들면, 솔레노이드 내지 모터, 램프 등을 릴레이, 트랜지스터 또는 트라이악으로 형성된 출력회로(26)를 통해 전술한 프로그램 모우드시에 입력되었던 프로그램에 따라 출력 기기를 구동시켜 사용자가 원하는 동작을 수행하게 된다.

그러나, 예컨데 제어 대상의 입력 및 출력 접점수가 부족할시 다음 증설 유니트(E),(F),(G)를 확장한 경우, 제2도에 도시한 바와 같이 별도의 증설용 콘넥션 보오드(29)를 설정하여, 출력보오드(23)의 어드레스 디코더(24)를 통해 제6d도의 어드레스 신호(A0-A6)과 입출력 리드, 라이트 제어신호(IORD, IOWR, 리셋트 신호, 리드/라이트신호) 및 데이터 신호(D0-D7)가 송출된다.

또한 상기 프로그래밍 판넬(A)의 미도시된 키보오드로부터 제어할 대상인 타이머를 시간에 맞도록 구동시켜 주게될 때에는 그 신호가 cpu 보오드(10)의 입력버퍼 인터페이스(11)를 통해 cpu(12)에 인가되어지므로 이 cpu(12)는 인터럽트 상태로된 제어신호(IORD, IOWR, 리드/라이트, 리셋트신호)와, 어드레스 신호(A0-A6) 및 데이터 신호(D0-D7)가 입·출력 인터페이스(14)를 통해 기본 유니트(D)의 프로그래머블 로직 콘트롤러(D1-D3) 및 증설 유니트(E),(F),(G)의 출력 단자부(27)에 공급되어지므로 전술한 부하들이 타이머의 설정된 시간에 맞게 프로그램된 상태로 구동되어지는 것이다.

따라서 이상에서와 같이 본 발명은 입력 보오드의 입력측 단자대에서 각종 스위치와 센서 등의 접점상태를 감지하는 입력 인터페이스를 통해 cpu와 메모리에 저장하면서 그 cpu 통제하에 프로그램 내용에 따라 다시 출력 보오드의 출력 단자대로 송출하게 되는데, 이는 프로그래밍 판넬의 프로그램 모드시 키보드에 의한 사용자의 조작으로 프로그램시킨 데이터를 cpu를 통하여 EP-롬과 램에 기억시켜 런 모드시 릴레이 코일로 전류를 흐르게 하여 이와 관련된 부하측 모우터와 실린더 및 솔레노이드 등을 사용자가 입력시킨 프로그램에 의해 자유롭게 콘트롤 할 수 있는 특징이 있다.

Claims (1)

1. 시퀀스 제어 프로그램을 수행하는 cpu 모듈과 제어 프로그램으로 작성하여 cpu 모듈로 전달하는 프로그래머 및 외부와 입출력 신호를 교환하는 입·출력 모듈로 구분되어 하나의 제어장치로 구성된 통상의 프로그래머블 콘트롤러에 있어서, 그 cpu 보오드(10)의 인텔리젠트 cpu(12) 중심으로 이와 연결되는 입력버퍼 인터페이스(11)에는 사용자 프로그램을 기록 내지 재생할 수 있는 상용 오디오카세트(B)가 인터페이스 되어지며, LCD 표시형으로 나타내는 프로그램의 작성과 수정 및 삭제 등의 디스플레이, 또는 키보오드 기능(도면 미도시)과, 프로그래머블 콘트롤러(D1-D3) 런중의 프로그램이나 각종 데이터 값을 모니터링 할 수 있는 프로그램밍 판넬(A)이 연결되어지고, 또 기본 유니트(D)에 들어있는 사용자 프로그램을 카피하거나, 이미 작성된 프로그램을 그 프로그래밍 판넬(A)로 이동시킬 때 사용되는 EP-롬(C)로 형성된 하나의 프로그래머블 로직 콘트롤러(D1-D3)는, 입력 보오드(17)의 파워 서플라이(18)로부터 전원공급 받는 cpu보오드(10)의 cpu(12)에 발진회로(42)와, 리셋트 회로(16), cpu 상태 감시부(15) 및 워치 독 타이머 회로(35)를 연결하고, 또 cpu(12)의 자기 실행 프로그램용 메모리 EP-롬(30)과 제어 대상에 대한 사용자가 데이터 프로그램을 메모리하게 되는 램(31) 및 사용자의 프로그램을 램으로 쓸 수 있고 EP-롬으로도 쓸 수 있는 선택용 램 또는 EP-롬(32)으로 이루어진 메모리부(13)가 연결되어지게 하되, 상기 메모리부(13)의 램(31)과 사용자 선택용 램(EP-롬)(32)에 백업용 리튬 밧데리(33)를 연결한 다음 입·출력 인터페이스(14)에도 플레트 케이블로 연결하여 이루어진 cpu보오드(10)와, 그 cpu보오드(10)의 cpu(12)로부터 처리 진행되는 데이터 버스신호, 어드레스 신호, 제어신호가 입·출력 인터페이스(14)를 통해 출력 보오드(23)의 어드레스 디코더부(24)와 주고받을 수 있도록 이를 연결하며, 이에 도시되지 않은 데이터 버스용 버퍼와, 보상회로 및 바이디렉셔날 버퍼(44)를 포함하고 있는, 이들의 작용에 따라 입력측 스위치 내지 센서 등으로부터 감지된 접점신호를 cpu(12) 통제하에 해당되는 메모리(13)에 저장하게 되고, 또 메모리된 신호를 송출하게 되면서 각 부하를 단속하도록한 그 어드레스 디코더부(24)와 바이디렉셔날 버퍼(44)에서 칩 선택하게 되는 출력측 랫치회로(25)를 통해 출력 드라이브(43)와, 릴레이, 트라이악 또는 트랜지스터로 각각 형성된 출력회로(26) 및 부하측 출력접점들이 연결된 단자대(27)를 차례로 연결하여 이루어진 출력보오드(23)와, 그 출력상태 여부를 나타내는 출력상태 감시부(28)를 상기 출력 보오드(23)의 출력회로(26)에 연결되며, 상기 출력 보오드(23)의 어드레스 디코더부(24)와 관련된 바이디렉셔날 버퍼(44)에 제어 대상의 스위치 내지 센서 등의 접점(도면 미도시)을 연결시킨 단자대(21)로부터 시그널 컨디셔닝부(47), 포토 커플러(45) 저역통과 필터(46) 및 입력버퍼(20)를 차례로 연결된 그 입력버퍼(20)와 연결되어지게 하되, 상기 시그널 컨디셔닝부(47)에서 이 입력 보오드(17)의 입력상태를 표시하는 입력상태 감시부(22)를 연결하고, 또 포토커플러(45)와 입력버퍼(20)에도 파워 서플라이(18)의 전원이 공급되도록 이를 연결하여 이루어진 입력 보오드(17)로서 구성되는 것을 특징으로 하는 프로그래머블 로직 콘트롤러의 시스템.

Images