CN101989190B - 等待指令 - Google Patents
等待指令 Download PDFInfo
- Publication number
- CN101989190B CN101989190B CN201010253571.8A CN201010253571A CN101989190B CN 101989190 B CN101989190 B CN 101989190B CN 201010253571 A CN201010253571 A CN 201010253571A CN 101989190 B CN101989190 B CN 101989190B
- Authority
- CN
- China
- Prior art keywords
- waiting status
- exit criteria
- instruction
- status exit
- electrical form
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007689 inspection Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30079—Pipeline control instructions, e.g. multicycle NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/323—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for indirect branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/327—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for interrupts
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
Abstract
本发明公开一种可编微程序电子设备,其被配置成:用来将每个预先确定的等待状态退出条件以及相应指令的代码存储地址加载到电子表格中,相应指令为当预先确定的等待状态退出条件出现时要被执行的指令;当可编微程序电子设备处于等待状态时,用来执行存储在代码存储器内的等待指令,当等待指令被执行时,等待指令使得可编微程序电子设备同时检查加载到电子表格内的预先确定的等待状态退出条件,以检查是否有至少一个预先确定的等待状态退出条件出现;以及如果预先确定的等待状态退出条件中的一个出现,用来从等待状态退出,并且执行存储在代码存储器的代码存储地址处的、连同已出现的等待状态退出条件一起被加载到电子表格内的相应指令。
Description
技术领域
本发明涉及在可编微程序设备内的等待状态的执行。
背景技术
众所周知,可编微程序设备是一种包括以下元件的电子设备:处理器;存储软件和/或固件代码的代码存储器,所述代码包括要被执行的一组指令;以及存储有在执行代码时使用的各种变量的值的数据存储器。
更具体地,当操作时,可编微程序设备执行存储在代码存储器内的代码(即,指令)。
当执行代码时,可编微程序设备可能经常处于具有多个可能出口的等待状态,每个可能出口依赖于各自条件的出现。
一种等待状态的例子通过断路器的开和关状态来表现,在这种等待状态中,可编微程序设备保持具有恒定出口特定长的时间。
更具体地,当可编微程序检测到例如下述条件之一时,可编微程序设备可“退出”打开(或关闭)阶段:
达到电流或时间的限制,并且需要切换到互补的关闭(或打开)阶段;
达到时间的限制并且需要改变宏阶段;或者
可编微程序设备的控制插针(pin)改变状态并且需要中断断路器的执行。
为了退出等待状态,所述可编微程序设备因此循环地并持续地检测每一个条件。
更具体地,一旦可编微程序设备检测到给定的条件,它就执行对应于所述给定条件的指令。
换句话说,代码的执行是根据可编微程序设备检测的条件被“导向”的。
在已知的可编微程序设备中,上述类型的等待状态是通过循环地并且持续地执行一组指令来实现的,所述每个指令被设计用于检查对应的条件。
例如,图1显示了已知可编微程序设备在三出口等待状态情况下的指令执行逻辑电路的流程图。
更具体地,在图1中由10标记的指令执行逻辑电路包括执行:
第一指令11;
第二指令12,在执行第二指令12后所述可编微程序设备进入等待状态;
第一等待状态退出条件的第一次检查13;
第三指令19(如果在所述第一次检查13期间检测到所述第一等待状态退出条件);
第二等待状态退出条件的第二次检查14(如果在所述第一次检查13期间未检测到所述第一等待状态退出条件);
第四指令18(如果在所述第二次检查14期间检测到所述第二等待状态退出条件);
第三等待状态退出条件的第三次检查15(如果在所述第二次检查14期间未检测到所述第二等待状态退出条件);
第五指令17(如果在所述第三次检查15期间检测到所述第三等待状态退出条件)。
另外,如图1所示,如果所述第三次检查15期间未检测到第三等待状态退出条件,所述指令执行逻辑电路10包括重复所述第一次检查13的步骤16。
在已知的可编微程序设备中,每个指令在对应的指令周期内被执行。
另外,每次指令被执行时,更新显示下次要被执行的指令的代码存储地址的程序计数器。
例如,在图1中,如果在第一次检查13期间检测到所述第一等待状态退出条件,那么所述程序计数器被更新从而选定第三指令19作为下一个要被执行的指令。相反地,所述程序计数器被升级以选定第二次检查14。
但申请人已发现,在已知的等待状态执行中,条件的出现和对应指令的执行之间的时间间隔是变化的,即受某种不稳定因素的影响。
事实上,时间间隔的长短依赖于当条件出现时代码执行的时间点。
为了更清楚地理解问题,图2显示了分别由21、22和23表示的根据图1中指令执行逻辑电路10执行的指令的三个实施例。
详细地,在第一实施例21中,所述第二等待状态退出条件与第二次检查14的执行同时出现,从而被立刻检测到,并且第四指令18在下一个指令周期内被执行。
在第一实施例21中,第二等待状态退出条件的出现与相应的指令(例如第四指令18)的执行之间的时间间隔是一个指令周期。
另一方面,在第二实施例22中,第二等待状态退出条件与第一次检查13的执行同时出现,从而在接下来的执行第二次检查14的指令周期内被检测,但是第四指令18还要在之后的另一个指令周期内被执行。
在第二实施例22中,第二等待状态退出条件的出现与第四指令18的执行之间的时间间隔是两个指令周期。
最后,在第三实施例23中,第二等待状态退出条件与第三次检查15的执行同时出现,因而在第二次检查14被再次执行时的三个指令周期之后被检测到,但是第四指令18在之后的另一个指令周期内被执行。
在第三实施例23中,第二条件的出现和第四指令18的执行之间的时间间隔是四个指令周期。
因此,如实施例21、22和23所述和所示的,等待状态退出条件的出现与相应指令的执行之间的时间间隔不是固定的时长,即受不稳定因素的影响。
此外,专利WO03/058447公开了一种多线程处理器中的挂起线程执行直到发生指定的存储器访问的技术。特别是,由专利WO03/058447A2所公开的技术可使得程序员能够在一个线程中实现等待机制而同时使其他线程利用处理资源。通过专利WO03/058447A2的描述,可知设立监视器,使得线程可以被挂起直至特定存储器访问发生,例如向指定的存储器单元写入。所述显示器使得所述挂起线程的恢复响应到所述指定显示器位置的访问。
另外,专利US4409653公开了一种通过在数码处理器系统中的单指令来执行明确和等待操作的方法。特别是,通过US4409653A的描述,存储位置通过来自条件码寄存器的内容都是逻辑地ANDed。所述条件码寄存器包括所述处理器的状态,所述处理器包括至少一个所述处理器可响应的中断的屏蔽位。当响应于外部输入时,多个寄存器被堆放,以至于所述寄存器的内容将不会被破坏。一旦所述寄存器被堆放,所述数码处理器将等候一个外部输入或中断信号。
发明内容
本发明的目的是提供一种能削弱(alleviate)上述缺陷的可编微程序设备。
上述目的是通过本发明实现的,其中本发明涉及一种可编微程序电子设备,其包括存储多个指令的代码存储器,当通过可编微程序电子设备执行时,至少一个所述指令使得所述可编微程序电子设备进入与多个预先确定的等待状态退出条件有关的等待状态;
所述可编微程序电子设备的特征在于,其被配置:
用来将每个所述预先确定的等待状态退出条件以及相应指令的代码存储地址加载到电子表格,所述指令为当所述预先确定的等待状态退出条件出现时要被执行的指令;
当所述可编微程序电子设备处于所述等待状态时,用来执行存储在所述代码存储器内的等待指令,当所述等待指令被执行时,所述等待指令使得所述可编微程序电子设备同时检查加载到所述电子表格内的所述预先确定的等待状态退出条件,以检查是否有至少一个所述的预先确定的等待状态退出条件出现;以及
如果所述预先确定的等待状态退出条件中的一个出现,用来从所述等待状态退出,并执行存储在所述代码存储器的代码存储地址处的、联同已出现的所述预先确定的等待状态退出条件一起被加载到所述电子表格中的指令。
附图说明
为了更好地理解本发明,现将参考附图(未按比例绘制)描述优选的实施方式,该实施方式仅是示例性的,并不能解释为对本发明的限制,其中:
图1显示了已知的可编微程序设备在三出口等待状态的情况下的指令执行逻辑电路的流程图;
图2显示了根据图1中的指令执行逻辑电路执行的指令的三个例子;
图3显示了根据本发明的可编微程序设备在三出口等待状态的情况下的指令执行逻辑电路的流程图;
图4显示了根据图3中指令执行逻辑电路执行的指令的三个例子;
图5显示了本发明的可编微程序设备的一部分的操作方块图。
具体实施方式
以下描述用来使本领域技术人员制造和使用本发明。对这些实施方式的各种修改对于本领域技术人员来说将是显而易见的,且不背离要求保护的本发明的范围。因此,本发明不限于所显示的实施方式,而应给予与本文公开的原理和特征相一致的且在所附权利要求中限定出的最大范围。
根据本发明,其提供一种可编微程序电子设备,当该设备处于等待状态时,不同于已知可编微程序设备循环地并持续地检查每个单独的等待状态退出条件,该设备被配置成进行多个预先设置条件的平行检查。
更具体地,本发明可编微程序电子设备包括代码存储器,代码存储器存储包含多个指令的软件和/或固件代码,所述多个指令包括等待指令,所述可编微程序电子设备存储(即,包括)电子表格,并且当可编微程序电子设备处于等待状态时,所述设备被配置用来:
将至少一个等待状态退出条件以及相应指令的代码存储地址加载到电子表格,所述相应指令为当所述等待状态退出条件出现时要被执行的指令;
执行所述等待指令,但所述指令被执行时,等待指令使得可编微程序电子设备冻结程序计数器并且进行存储在电子表格中的不同等待状态退出条件的平行检查,以检测所述等待状态退出条件中的一个是否出现;以及
如果存储在电子表格中的等待状态退出条件中的一个出现,执行存储在代码存储器的代码存储地址处的、连同已出现的等待状态退出条件一起被加载到所述电子表格内的相应指令。
详细地,所述电子表格包括多个行,每个行可被加载有:
各自的等待状态退出条件;以及
当所述各自的等待状态退出条件出现时要被执行的相应指令的各自的代码存储地址。
电子表格的每行优选地与各自的启用标记(enabling flag)相关联,启用标记只能假设两个值:
“打开”值表示每行的各自的等待状态退出条件必需被实际检查;以及
“关闭”值表示每行的各自的等待状态退出条件不需要被检查。
使用启用标记:
存储在电子表格内的等待状态退出条件不需被每次检查;
不需检查的等待状态退出条件不需被删除;以及
用于将等待状态退出条件加载和再加载到电子表格内的指令被最小化。
电子表格的每行因此有利地还存储:
所述各自的启用标记;和
对应于要被检查的各自的等待状态退出条件的数字代码或索引;所述数字代码或索引是通过多个比特编码的,比特数取决于可能发生的等待状态退出条件的数量。
使用电子表格(即,用于存储所述等待状态退出条件的专用数据库表格),所述表格内的所有等待状态退出条件能被同时读取(因此也能被同时检查),然而,将所述等待状态退出条件存储在可编微程序电子设备的代码存储器或数据存储器内,一次只能读取一个等待状态退出条件。
为了更清楚地理解本发明,图3示例性地显示了根据本发明的可编微程序设备在三出口等待状态的情况下的指令执行逻辑电路的流程图。
更具体地,在图3中用30标记的所述指令执行逻辑电路包括执行:
第一指令301;
第二指令302,在执行第二指令302后可编微程序设备进入等待状态;
向电子表格31加载第一等待状态退出条件(由Cond1表示)和第一代码存储地址的第一加载步骤303,所述第一代码存储地址为在第一等待状态退出条件Cond1出现时要被执行的第三指令307的代码存储地址;
向电子表格31加载第二等待状态退出条件(由Cond2代表)和第二代码存储地址的第二加载步骤304,所述第二代码存储地址为在第二等待状态退出条件Cond2出现时要被执行的第四指令308的代码存储地址。
向电子表格31加载第三等待状态退出条件(由Cond3代表)和第三代码存储地址的第三加载步骤305,第三代码存储地址为在第三等待状态退出条件Cond3出现时要被执行的第五指令309的代码存储地址;
等待指令306,当通过所述可编微程序电子设备执行等待指令306时,等待指令306使得可编微程序电子设备冻结(而非更新)程序计数器,并且同时检查存储在电子表格31内的等待状态退出条件Cond1、Cond2、Cond3;
所述第三指令307,如果所述第一等待状态退出条件Cond1出现时;
所述第四指令308,如果所述第二等待状态退出条件Cond2出现时;
所述第五指令309,如果所述第三等待状态退出条件Cond3出现时;
换句话说,通过执行所述等待指令306以及使用电子表格31,一旦给定的等待状态退出条件出现,本发明即检测出该条件,从而使得等待状态退出条件的出现和对应指令的执行之间的时间间隔是恒定的,这不同于已知的可编微程序设备。
结合上文,图4显示了根据图3中指令执行逻辑电路30执行的分别由41、42和43标记的指令的三个实施例。
更具体地,在第一实施例41中,所述第二等待状态退出条件Cond2与等待指令306的执行同时出现,因此被立刻检测到,并且在下一个指令周期执行所述第四指令308。
在第一实施例41中,第二等待状态退出条件Cond2与对应指令(例如第四指令308)的执行之间的时间间隔是一个指令周期。
在第二实施例42中,所述第二等待状态退出条件Cond2与等待指令306的执行再次同时出现,因此也再次被立刻检测到,并且在下一个指令周期执行所述第四指令308。
在第二实施例42中,第二等待状态退出条件Cond2与第四指令308的执行之间的时间间隔因此也是一个指令周期。
最后,在第三实施例43中,所述第二等待状态退出条件Cond2与等待指令306的执行再次同时出现,因而也再次被立刻检测到,并且在下一个指令周期执行所述第四指令308。
在第三实施例43中,第二等待状态退出条件Cond2与第四指令308的执行之间的时间间隔因此也是一个指令周期。
因此,如根据本发明的实施例41、42和43所述的以及所示的,等待状态退出条件的出现与对应指令的执行之间的时间间隔具有固定的长度,即,不受不稳定因素的影响。
此外,对于电子表格的每行,本发明的可编微程序设备优选包括各自的检查单元,检查单元被配置用于检查存储在每行中的各自的等待状态退出条件,即,用于确定存储在每行中的各自的等待状态退出条件是否出现。
更具体地,每个检查单元被配置:
用来获得确定等待状态退出条件的出现的所有信号;
用来从电子表格中各自的行中获取存储在所述各自的行中并且要被的检查的等待状态退出条件;以及
如果各自的行的启用标记是“打开”值,则用来提供显示各自的等待状态退出条件是否出现的输出信号。
所有的检查单元的输出以输入的方式被连接到选择器上,选择器被配置:
如果单个等待状态退出条件出现,则用来确定所出现的单个等待状态退出条件的索引;
如果多个等待状态退出条件出现,则用来通过最优先出现的等待状态退出条件的索引来解决冲突;以及
用来向复用器提供已出现的单个或最优先出现的等待状态退出条件的索引,所述复用器被配置用来基于选择器所提供的索引从电子表格中取回对应于已出现的单个或最优先出现的等待状态退出条件的指令的代码存储地址。
为了更加清楚地理解本发明,除图3和图4之外,图5显示了说明本发明的可编微程序电子设备的一部分的操作方块图,并且在图5中,图3中已经描述的部件使用与图3相同的标记表示。
更具体地,图5显示了电子表格31,在电子表格中存储有:
所述第一等待状态退出条件Cond1和所述第一代码存储地址,所述第一代码存储地址是当所述第一等待状态退出条件Cond1出现时要被执行的第三指令307的代码存储地址。
所述第二等待状态退出条件Cond2和所述第二代码存储地址,所述第二代码存储地址是当所述第二等待状态退出条件Cond2出现时要被执行的第四指令308的代码存储地址;以及
所述第三等待状态退出条件Cond3和所述第三代码存储地址,所述第三代码存储地址是当所述第三等待状态退出条件Cond3出现时要被执行的第五指令309的代码存储地址;
另外,通过第一检查单元51获取所述第一等待状态退出条件Cond1,第一检查单元51也获取所有的用来确定等待状态退出条件Cond1、Cond2和Cond3出现的信号。
同样地,分别通过图5中分别由52和53标记的第二和第三检查单元获取所述第二等待状态退出条件Cond2和第三等待状态退出条件Cond3,第二和第三检查单元也获取所有的用来确定等待状态退出条件Cond1、Cond2和Cond3出现的信号。
所述第一检查单元51、第二检查单元52和第三检查单元53分别检查所述第一等待状态退出条件Cond1、第二等待状态退出条件Cond2和第三等待状态退出条件Cond3,并且,如果分别获取的等待状态退出条件的启用标记是“打开”值,则每个检查单元给选择器54提供显示各自的等待状态退出条件是否出现的各自的信号。
然后,所述选择器54向复用器55提供已出现的等待状态退出条件的索引,或者是在出现多个等待状态退出条件的情况下,向复用器提供最优先出现的等待状态退出条件的索引,复用器55基于选择器54所提供的索引从电子表格31取回代码存储地址,该代码存储地址是要被执行的并且对应于已出现的等待状态退出条件的指令的代码存储地址。
最后,基于复用器55从电子表格31取回的代码存储地址,所述可编微程序电子设备更新所述程序计数器并且执行相应的指令。
本发明的优点因上述说明中而变得清楚。
特别地,需要注意的是,根据本发明,当可编微程序电子设备处于等待状态时,等待状态退出条件的出现与相应指令的执行之间的时间间隔是固定的,即,不再依赖于当所述条件出现时所述代码的执行的时间点。
本发明的另一优点在于,在所述条件出现时,代码的执行在可预测的时间间隔内被导向。
最后,明显地,可对本发明作出改变,但是不背离如所附权利要求书界定出的本发明的范围。
Claims (1)
1.一种被配置为进入与等待状态退出条件关联的等待状态的可编微程序电子设备,其包括存储多个指令的代码存储器,以及存储等待状态退出条件以及相关联的用于指示所述等待状态退出条件是否被检查的启用标志的电子表格(31),并且所述可编微程序电子设备配置为通过更新程序计数器来执行存储指令,所述可编微程序电子设备被配置为:
用来将每个所述等待状态退出条件以及相应指令的代码存储地址加载到电子表格(31)中,所述相应指令为当所述等待状态退出条件出现时要被执行的指令;
使得只有与存储在所述电子表格(31)中的所述等待状态退出条件相应的启用标记设置为“打开”时,该启用标记所指示的相关联的等待状态退出条件被检查;以及
执行存储在所述代码存储器内的等待指令(306),当所述等待指令(306)被执行时,使得所述程序计数器被冻结;
所述编微程序电子设备还包括与所述电子表格(31)连接的检查单元(51;52;53),其中每个所述检查单元被配置为:
获取存储在所述电子表格(31)中的等待状态退出条件;
获取一个或多个用于确定所获取的等待状态退出条件是否出现的信号;
基于所获取的信号确定所获取的等待状态退出条件的出现;以及
只在如果与所获取的等待状态退出条件对应的所述启用标记指示所述等待状态退出条件被检查时,提供用于显示所获取的等待状态退出条件的出现的输出信号;
所述编微程序电子设备进一步包括连接到所述检查单元(51;52;53)的选择器(54),以及连接到所述选择器(54)的复用器(55);
所述选择器(54)被配置为:
从所述检查单元(51;52;53)获取输出信号;
基于所获取的输出信号来确定索引,如果是单个等待状态退出条件出现,则确定单个等待状态退出条件的索引,如果多个等待状态退出条件出现,则确定最优先出现的等待状态退出条件的索引;以及
向所述复用器(55)提供所述确定的索引;
所述复用器(55)被配置为:
基于所述选择器(54)提供的索引,用来从所述电子表格(31)取回并且输出联同所出现的等待状态退出条件一起被加载到所述电子表格(31)内的所述代码存储地址;
所述可编微程序电子设备可被进一步配置为:
基于所述复用器(55)输出的代码存储地址更新所述程序计数器,以及执行存储在所述代码存储器的所述代码存储地址处的相应指令,进而从所述等待状态退出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09425317A EP2284693A1 (en) | 2009-08-03 | 2009-08-03 | Wait instruction |
EP09425317.6 | 2009-08-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101989190A CN101989190A (zh) | 2011-03-23 |
CN101989190B true CN101989190B (zh) | 2014-10-15 |
Family
ID=41228186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010253571.8A Expired - Fee Related CN101989190B (zh) | 2009-08-03 | 2010-08-03 | 等待指令 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8527743B2 (zh) |
EP (1) | EP2284693A1 (zh) |
CN (1) | CN101989190B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016223202A1 (de) | 2016-11-23 | 2018-05-24 | Robert Bosch Gmbh | Mikrocontroller mit ereignisgetriggerter Ablaufsteuerung |
US10261791B2 (en) * | 2017-02-24 | 2019-04-16 | International Business Machines Corporation | Bypassing memory access for a load instruction using instruction address mapping |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409653A (en) * | 1978-07-31 | 1983-10-11 | Motorola, Inc. | Method of performing a clear and wait operation with a single instruction |
WO2003058447A2 (en) * | 2001-12-31 | 2003-07-17 | Intel Corporation | A method and apparatus for suspending execution of a thread until a specified memory access occurs |
CN1477501A (zh) * | 2002-07-12 | 2004-02-25 | ������������ʽ���� | 信息处理装置、信息处理方法和存储了程序的介质 |
CN1518705A (zh) * | 2000-12-19 | 2004-08-04 | 皮科芯片设计有限公司 | 处理器结构 |
WO2008110804A1 (en) * | 2007-03-14 | 2008-09-18 | Xmos Ltd | Processor instruction set |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7388588B2 (en) * | 2004-09-09 | 2008-06-17 | International Business Machines Corporation | Programmable graphics processing engine |
-
2009
- 2009-08-03 EP EP09425317A patent/EP2284693A1/en not_active Withdrawn
-
2010
- 2010-08-02 US US12/848,876 patent/US8527743B2/en not_active Expired - Fee Related
- 2010-08-03 CN CN201010253571.8A patent/CN101989190B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4409653A (en) * | 1978-07-31 | 1983-10-11 | Motorola, Inc. | Method of performing a clear and wait operation with a single instruction |
CN1518705A (zh) * | 2000-12-19 | 2004-08-04 | 皮科芯片设计有限公司 | 处理器结构 |
WO2003058447A2 (en) * | 2001-12-31 | 2003-07-17 | Intel Corporation | A method and apparatus for suspending execution of a thread until a specified memory access occurs |
CN1477501A (zh) * | 2002-07-12 | 2004-02-25 | ������������ʽ���� | 信息处理装置、信息处理方法和存储了程序的介质 |
WO2008110804A1 (en) * | 2007-03-14 | 2008-09-18 | Xmos Ltd | Processor instruction set |
Also Published As
Publication number | Publication date |
---|---|
US8527743B2 (en) | 2013-09-03 |
CN101989190A (zh) | 2011-03-23 |
US20110197050A1 (en) | 2011-08-11 |
EP2284693A1 (en) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103052941B (zh) | 非法模式改变的处置 | |
KR102025556B1 (ko) | 처리 장치, 추적 유닛 및 진단 장치 | |
JP2746549B2 (ja) | コンピュータシステム及びその動作方法 | |
JPH11504458A (ja) | スーパースカラマイクロプロセッサにおける分岐予測正確度向上のための装置および方法 | |
KR101976295B1 (ko) | 멀티스레드된 프로세서 내 스레드들의 실행 제어 | |
CN103052942B (zh) | 对齐控制 | |
US20080046103A1 (en) | Control apparatus with fast i/o function, and control method for control data thereof | |
CN104169888A (zh) | 运行时间仪表定向采样 | |
EP2615551B1 (en) | Abnormality inspection device, central processing unit, and abnormality inspection method | |
KR20130101060A (ko) | 다중 명령 세트로부터의 명령 디코딩 | |
JP2009037271A (ja) | 仮想計算機システムの停止方法および計算機装置 | |
CN105556402A (zh) | 用于影响控制设备的控制程序的方法 | |
CN101989190B (zh) | 等待指令 | |
JPH0743672B2 (ja) | メモリ保護違反検出装置 | |
US6654877B1 (en) | System and method for selectively executing computer code | |
CN113608684B (zh) | 内存信息获取方法、装置、系统、电子设备及存储介质 | |
KR970016872A (ko) | 프로그래머블 컨트롤러 | |
KR20180033512A (ko) | 우발적 로드 억제 | |
KR20010085997A (ko) | 프로그램 스레드 디버깅 방법 | |
CN111295658B (zh) | 模拟装置、模拟方法和计算机能读取的存储介质 | |
JP2006221606A (ja) | データプロセッサ | |
CN108834427A (zh) | 处理向量指令 | |
CN113722212A (zh) | 一种cpld升级测试方法、装置、设备及介质 | |
US7523297B1 (en) | Shadow scan decoder | |
CN115712414B (zh) | 一种实现otp多次编程的方法、系统、介质及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141015 Termination date: 20160803 |