JPH0991172A - メモリ制御状態監視装置 - Google Patents

メモリ制御状態監視装置

Info

Publication number
JPH0991172A
JPH0991172A JP7242131A JP24213195A JPH0991172A JP H0991172 A JPH0991172 A JP H0991172A JP 7242131 A JP7242131 A JP 7242131A JP 24213195 A JP24213195 A JP 24213195A JP H0991172 A JPH0991172 A JP H0991172A
Authority
JP
Japan
Prior art keywords
buffer area
state
buffer
area
processing time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7242131A
Other languages
English (en)
Inventor
Masao Komatsu
政夫 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7242131A priority Critical patent/JPH0991172A/ja
Publication of JPH0991172A publication Critical patent/JPH0991172A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】本発明は共有バッファ領域の動作状態/使用状
態を常時監視することができるメモリ制御状態監視装置
を提供することを目的とする。 【解決手段】プログラムに応じた制御時に獲得して使用
する共有バッファ領域19の状態を監視する監視装置
を、領域19のアドレス毎に、領域19の使用状態登録
用の使用状態欄(第1欄)及びプログラムが領域19を
使用して行う所定制御の処理時間登録用の処理時間欄
(第2欄)を有するテーブル14と、プログラムによる
領域19の獲得時に第1欄にオン、第2欄に制御処理時
間を登録し、領域19の解放時に第1欄にオフを登録す
る手段13と、処理時間を登録時から計時動作に応じて
一定間隔で0まで減少させる手段17と、第1欄にオン
で、このオン登録第1欄に対応する第2欄の処理時間が
0の場合に領域19の使用状態が異常と判断する手段1
6とを有して構成されるバッファ使用状態監視装置3を
具備して構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はメモリ制御状態監視
装置に関する。このメモリ制御状態監視装置は、MPU
等のコンピュータシステムが搭載された電子機器及びシ
ステム等に幅広く用いられるものである。コンピュータ
のソフトウエアである複数のプログラムが各々の定めら
れた制御を行う場合、RAM等の共有バッファ領域を獲
得しながら制御を行うが、この際、そのバッファ領域の
状態をメモリ制御状態監視装置で監視することによっ
て、ソフトウエアの動作状態のチェックを可能とするも
のである。
【0002】
【従来の技術】従来、コンピュータシステムのソフトウ
エアの動作をチェックする場合、例えばソフトウエアと
同一環境で動作する、メモリの書き込み/読み出しを行
うデバッガ装置等によって、RAM等のメモリにおける
共有バッファ領域を監視することによって行っている。
【0003】
【発明が解決しようとする課題】ところで、各プログラ
ムが使用する共有バッファ領域が固定でない場合、各プ
ログラムは共有バッファのバッファ領域を獲得し、制御
終了後に解放しながら所定の制御を行うが、何らかの異
常状態が生じて解放されない等のバッファ領域の紛失が
生じた場合、使用できるバッファ領域数が減少する。
【0004】このような減少の初期ではまだバッファ領
域数が多いのでその異常は表面化されないが、時間経過
と共にあるレベルまで進行するとシステムダウン等を引
き起こして異常が表出する。
【0005】この異常を解明するためには共有バッファ
領域を確認しなければならないが、全てのバッファ状態
を確認しなければならないので、その解明に時間と工数
がかかることになり、また、前記した異常状態発生時点
から異常状態表面化までの時間が、長ければ長いほど解
明に時間と工数がかかる問題があった。
【0006】本発明は、このような点に鑑みてなされた
ものであり、共有バッファ領域の動作状態/使用状態を
常時監視することができるメモリ制御状態監視装置を提
供することを目的としている。
【0007】
【課題を解決するための手段】図1に本発明の原理図を
示す。この図1に示すメモリ制御状態監視装置は、演算
処理手段6が複数のプログラムに応じた各々の制御を行
う際にその都度獲得して使用する記憶手段8の共有バッ
ファ領域19の状態を監視するものであり、本発明の特
徴は、共有バッファ領域19のアドレス毎に、共有バッ
ファ領域19の使用状態が登録される使用状態欄及び、
プログラムが共有バッファ領域19を使用して行う所定
制御の処理時間が登録される処理時間欄を有する管理テ
ーブル14と、プログラムによる共有バッファ領域19
の獲得時に使用状態欄にオン、処理時間欄に制御に要す
る処理時間を登録し、共有バッファ領域19の解放時に
使用状態欄にオフを登録する登録手段13と、処理時間
をこの処理時間登録時から計時動作に応じて一定間隔で
0となるまで減少させる更新手段17と、使用状態欄に
オンで、このオン登録使用状態欄に対応する処理時間欄
の処理時間が0の場合に共有バッファ領域19の使用状
態が異常と判断する判断手段16とを有して構成される
バッファ使用状態監視装置3を具備して構成したことに
ある。
【0008】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。図2は本発明の一実施形
態によるメモリ制御状態監視装置のブロック構成図であ
る。
【0009】図2において、1はメモリ制御状態監視装
置、2はメモリ制御状態監視装置1が監視する監視対象
装置(コンピュータシステム)である。メモリ制御状態
監視装置1は、バッファ使用状態監視装置3と、バッフ
ァチェイン状態監視装置4と、制御部5とを具備して構
成されている。
【0010】監視対象装置2は、CPU6と、ROM7
と、RAM8と、DMAC9とを具備して構成されてお
り、各々の構成要素はアドレスバス10及びデータバス
11によって接続されており、また、バッファ使用状態
監視装置3及びバッファチェイン状態監視装置4もバス
10及び11に接続されている。
【0011】CPU6は、ROM7に記憶された複数の
プログラムを読み出し、RAM8の共有バッファ領域を
使用しながらプログラムに応じた制御を行う。DMAC
9はROM7からRAM8へのデータ転送をダイレクト
に行うものである。
【0012】バッファ使用状態監視装置3は、図3に示
すように、データ登録部13、バッファ動作状態管理テ
ーブル14、データ検索部15、使用状態判断部16、
処理時間更新部17を具備して構成されている。
【0013】バッファ動作状態管理テーブル14は、図
4に示す構成となっている。即ち、バッファアドレス欄
に、図5に示すRAM8の共有バッファ領域19のアド
レスBCBA1〜BCBAnが登録されており、各々の
バッファアドレスBCBA1〜BCBAnに対応する共
有バッファ領域19の使用状態欄、及びCPU6がRO
M7のプログラムを用いて行う所定制御の処理時間欄か
ら成っている。
【0014】図3に示すデータ登録部13は、CPU6
がROM7に記憶されたプログラムを読み出し、このプ
ログラムが所定制御を行うためにRAM8の空き共有バ
ッファ領域19を獲得すると、その獲得した共有バッフ
ァ領域19のアドレスに対応するバッファ動作状態管理
テーブル14の使用状態欄にオン(ON)を登録すると
共に、CPU6からの計時信号を元にそのバッファ領域
を使用して制御を行う時間を処理時間欄に登録する。
【0015】一方、CPU6がバッファ領域を解放して
未使用状態となった場合は使用状態欄にオフ(OFF)
を登録する。データ検索部15は、管理テーブル14の
使用状態欄及び処理時間欄のデータを検索するものであ
る。使用状態判断部16は、データ検索部15で検索さ
れたデータより、バッファ領域の使用状態が適正か否か
判断するものである。処理時間更新部17は、管理テー
ブル14の処理時間欄に登録された処理時間をCPU6
の計時信号に応じて例えば30分から1分間隔でタイム
アップ(0分)するまで減少させるものである。
【0016】このような構成のバッファ使用状態監視装
置3の動作を図6のフローチャートを参照して説明す
る。但し、管理テーブル14には、図4に示すように各
使用状態欄及び処理時間欄にデータがデータ登録部13
によって登録されているものとする。
【0017】図6のステップS1において、データ検索
部15が、管理テーブル14の登録データを検索する。
例えば、最初のバッファアドレスBCBA1のバッファ
領域の使用状態のオン及び処理時間のTM1のデータを
検索する。
【0018】ステップS2において、使用状態判断部1
6が、検索された登録データからバッファ領域の使用状
態がオンか否かを判断する。この判断結果がYESの場
合、即ちオンの場合は、ステップS3において、処理時
間更新部17が、登録タイマ値(処理時間)を更新す
る。
【0019】これは、CPU6からの計時信号を元に管
理テーブル14の処理時間を更新するものであり、例え
ば1秒単位で減算更新する。この更新後にステップS4
において、使用状態判断部16が、データ検索部15を
介して得られる処理時間が0か否かを判断する。この判
断結果がYESの場合、即ち0の場合は、バッファアド
レスBCBA1のバッファ領域の使用状態がオンにも係
わらず、処理時間が0なのでステップS5において異常
が検出される。
【0020】この異常検出が行われた場合、それが図2
に示す制御部5に通知され、制御部5がCPU6をHa
lt状態(休止状態)にしたり、外部の図示せぬディス
プレイ装置に異常を表示したりする。
【0021】一方、ステップS2の判断結果がNOの場
合、即ちバッファ使用状態がオンの場合は、ステップS
6において各バッファアドレスBCBA1〜BCBAn
における使用状態欄及び処理時間欄に他の登録データが
あるか否か判断する。
【0022】この判断結果がNOの場合は、ステップS
2における判断結果得られるバッファ領域の使用状態が
オフであるか、或いはステップS4における判断結果得
られる処理時間が0にタイムアップしてない状態でかつ
バッファ領域の使用状態がオンの場合なので、ステップ
S7において正常と判断される。
【0023】ステップS6の判断結果がYESの場合は
他に登録データがあるので、ステップS1に戻って次の
バッファアドレス、例えばBCBA2の登録データの検
索を行い、以降上述した動作を繰り返す。
【0024】以上説明したバッファ使用状態監視装置3
によれば、RAM8の共有バッファ領域19の動作状態
/使用状態を常時監視することができるので、共有バッ
ファ領域19に異常が生じた場合、その異常を即時検出
することができる。
【0025】従って、従来のように、異常を解明するた
めに共有バッファ領域の全ての状態を確認したり、異常
状態発生時点から異常状態表面化までの時間が長くなっ
たりして、解明に時間と工数がかかるといったことがな
くなる。
【0026】これによって、ソフトウエアの動作状態の
チェックを即時行うことが可能となる。ところで、RA
M8の共有バッファ領域がチェイン構造バッファ領域で
ある場合に、バッファチェイン状態監視装置4によって
監視する。
【0027】ここで、チェイン構造バッファ領域の管理
方式の一例について図7を参照して説明する。図7にお
いて、符号19で示すバッファプール状態は、複数の共
有バッファ領域20〜21がfifo(先入れ先だし)
形式のチェイン構造のバッファプールにあって未使用の
状態となっている様子を示すものである。
【0028】CPU6がROM7に記憶された複数のプ
ログラムを読み出し、そのプログラムに応じた制御を行
う場合は、バッファプール状態19から符号22で示す
ように、バッファ領域を獲得する。この状態はバッファ
領域の使用中である。
【0029】また、符号23で示すQue状態(待ち状
態)は、使用中のバッファ領域22が次の獲得の待ちと
なる状態(Queチェイン中)であり、複数の共有バッ
ファ領域24〜25がfifo形式のチェイン構造のバ
ッファプールにプールされる。
【0030】このQue状態23から符号26で示すよ
うにバッファ領域が獲得された状態は、バッファ領域2
2と同様に使用中の状態であり、この状態が解除される
と再びバッファプール状態19となる。
【0031】このようにバッファ領域が未使用状態、使
用中、Queチェイン中となるバッファプール領域を図
8に符号28で示す。バッファプール領域28は、バッ
ファプール領域のアドレスBPCBAにより検索される
ものであり、符号29で示すバッファプール制御領域、
30で示す第1バッファ領域、31で示す第2バッファ
領域、32で示す第nバッファ領域から構成されてい
る。
【0032】バッファプール制御領域29は、第1〜第
nバッファ領域30〜32の数(バッファ数)と、プー
ル内の先頭バッファ領域のアドレス及び最終バッファ領
域のアドレスを管理するものである。
【0033】各バッファ領域30〜32は、バイト長が
lnであり、各々バッファプールアドレス、チェインQ
ueアドレス、次チェインバッファアドレスを有すと共
に、CPU6が制御に用いるユーザ領域を有して構成さ
れている。また各々の先頭アドレスは、ここではBCB
A1〜BCBAnとなっているものとする。
【0034】また図7を参照して説明したQue状態2
3のバッファ領域を管理するQue管理領域を符号34
で示す。このQue管理領域34はQue内の先頭バッ
ファアドレスと最終バッファアドレスとを有している。
Que管理領域34のアドレスをBQCBAとする。
【0035】このようなチェイン構造バッファ領域の監
視を行うバッファチェイン状態監視装置4のブロック構
成図を図9に示す。図9に示すようにバッファチェイン
状態監視装置4は、データ登録部36、第1バッファ状
態監視テーブル37、第2バッファ状態監視テーブル3
8、データ検索部39、チェック部40を具備して構成
されている。
【0036】第1バッファ状態監視テーブル37は、図
10に示すように、バッファ管理制御パラメータとし
て、符号38で示すバッファプールアドレスの値BPC
BA、符号39で示すバッファ数の値N、符号40で示
すバッファアドレスの値BCBA1〜BCBAn、符号
41で示すバッファ長の値lnバイト、符号42で示す
制御領域長の値6バイト、符号43で示すユーザ領域長
の値(ln−6)バイト、符号44で示すQue管理ア
ドレスの値BQCBAが、データ登録部36の制御によ
って登録されるものであり、図8に示したバッファプー
ル領域28の内容が定義される。
【0037】第2バッファ状態監視テーブル38は、図
11に示すように、バッファ使用状態として符号46で
示す未使用、符号47で示す使用中、符号48で示すQ
ueチェイン中が登録されるものである。
【0038】未使用状態46は、バッファプールアドレ
スが”0”、チェインQueアドレスが”0”、次チェ
インバッファアドレスがBCBAx(BCBA1〜BC
BAnの何れかが登録)として定義されている。
【0039】使用中状態47は、バッファプールアドレ
スがBPCBA、チェインQueアドレスが”0”、次
チェインバッファアドレスが”0”として定義されてい
る。Queチェイン中状態48は、バッファプールアド
レスがBPCBA、チェインQueアドレスがBQCB
A、次チェインバッファアドレスがBCBAy(BCB
A1〜BCBAnの何れかが登録)として定義されてい
る。
【0040】各状態46〜48の”0”以外のアドレス
値はデータ登録部36によって第1バッファ状態監視テ
ーブル37に登録された値から選択されるようになって
いる。
【0041】次に、バッファチェイン状態監視装置4に
よるチェック構成バッファ領域の監視動作を図12に示
すフローチャートを参照して説明する。ステップS1に
おいて、図9に示したデータ検索部39によって、図8
に示す各バッファ領域30〜32のバッファプールアド
レスよりチェイン(図7に示すバッファプール状態1
9)されている先頭バッファアドレスBCBA1〜BC
BAnを検索する。即ち未使用状態のバッファ領域の各
アドレスを検索する。
【0042】ステップS2において、ステップS1で検
索されたバッファ領域のバッファプールアドレスエリ
ア、チェインQueアドレスエリア、及び次チェインバ
ッファアドレスエリアをチェック部40によってチェッ
クする。
【0043】このチェックは、検索された各アドレスが
図11に示す未使用状態46の定義に従っているか否か
をチェックするものである。ステップS3において、ス
テップS2のチェック結果が正常か否か判断する。この
判断結果がNOの場合、即ちステップS1で検索された
各アドレスが図11に示す未使用状態46の定義に従っ
ていない場合、ステップS4においてチェック部40が
異常と判断することによって異常検出が行われる。
【0044】一方、YESの場合、例えば図8に符号5
0で示すように第1バッファ領域30の未使用状態46
の定義に従っている場合、ステップS5において、次チ
ェインバッファアドレスより次にチェインされているバ
ッファ領域をデータ検索部39が検索し、ステップS6
において、ステップS5で検索されたアドレスが次チェ
インバッファアドレスか否か判断する。
【0045】この判断結果がNOの場合はステップS2
に戻り、YESの場合はステップS7において、データ
検索部39が、Que管理領域34のQue管理アドレ
スBQCBAよりQueにチェインされているバッファ
領域(図7に示すQue状態23のバッファ領域)を検
索する。
【0046】ステップS8において、ステップS7で検
索されたバッファ領域のバッファプールアドレスエリ
ア、チェインQueアドレスエリア、及び次チェインバ
ッファアドレスエリアをチェック部40でチェックす
る。
【0047】このチェックは、検索された各アドレスが
図11に示すQueチェイン中状態48の定義に従って
いるか否かをチェックするものである。ステップS9に
おいて、ステップS8のチェック結果が正常か否か判断
する。この判断結果がNOの場合、即ちステップS7で
検索された各アドレスがQueチェイン中状態48の定
義に従っていない場合、ステップS10においてチェッ
ク部40が異常と判断することによって異常検出が行わ
れる。
【0048】一方、YESの場合、例えば図8に符号5
2で示すように第1バッファ領域30のQueチェイン
中状態48の定義に従っている場合、ステップS11に
おいて、次チェインバッファアドレスより次にチェイン
されているバッファ領域をデータ検索部39が検索し、
ステップS12において、ステップS7で検索されたア
ドレスが次チェインバッファアドレスか否か判断する。
【0049】この判断結果がNOの場合はステップS8
に戻り、YESの場合はステップS13において、デー
タ検索部39が、バッファプールにチェインされていな
いバッファアドレスを検索する。即ち、図7に符号22
及び26で示す使用中のバッファ領域を検索する。
【0050】ステップS14において、ステップS13
で検索されたバッファ領域のバッファプールアドレスエ
リア、チェインQueアドレスエリア、及び次チェイン
バッファアドレスエリアをチェック部40でチェックす
る。
【0051】このチェックは、検索された各アドレスが
図11に示す使用中状態47の定義に従っているか否か
をチェックするものである。ステップS15において、
ステップS14のチェック結果が正常か否か判断する。
この判断結果がNOの場合、即ちステップS13で検索
された各アドレスがQueチェイン中状態48の定義に
従っていない場合、ステップS16においてチェック部
40が異常と判断することによって異常検出が行われ
る。
【0052】一方、YESの場合、例えば図8に符号5
1で示すように第1バッファ領域30の使用中状態47
の定義に従っている場合、ステップS17において、バ
ッファアドレスBCBA1〜BCBAnの内、未検索の
バッファアドレスが有るか否か判断する。この判断結果
がYESの場合はステップS13に戻り、NOの場合
は、ステップS18においてチェック部40が正常と判
断する。
【0053】以上のような動作によって図13に示すよ
うに図示せぬディスプレイ装置に、符号55で示す未使
用のバッファ領域、符号56で示す使用中のバッファ領
域、符号57で示すQueチェイン中のバッファ領域、
符号58で示す異常のバッファ領域を表示することが可
能となる。
【0054】以上説明したバッファチェイン状態監視装
置4によれば、RAM8のチェイン構造バッファ領域の
動作状態/使用状態を常時監視することができるので、
バッファ領域に異常が生じた場合、その異常を即時検出
することができる。
【0055】従って、従来のように、異常を解明するた
めに共有バッファ領域の全ての状態を確認したり、異常
状態発生時点から異常状態表面化までの時間が長くなっ
たりして、解明に時間と工数がかかるといったことがな
くなる。これによって、ソフトウエアの動作状態のチェ
ックを即時行うことが可能となる。
【0056】
【発明の効果】以上説明したように、本発明メモリ制御
状態監視装置によれば、ソフトウエアが制御の際に使用
する共有バッファ領域の動作状態/使用状態を常時監視
することができる効果がある。従って、ソフトウエアの
動作状態のチェックを常時行うことができる効果があ
る。
【図面の簡単な説明】
【図1】本発明の原理図である。
【図2】本発明の一実施形態によるメモリ制御状態監視
装置のブロック構成図である。
【図3】図2に示すバッファ使用状態監視装置のブロッ
ク構成図である。
【図4】図3に示すバッファ動作状態管理テーブル図で
ある。
【図5】図2に示すRAMの共有バッファ領域図であ
る。
【図6】図2に示すバッファ使用状態監視装置の動作説
明フローチャートである。
【図7】チェイン構造バッファ領域の管理方式例の説明
図である。
【図8】チェイン構造バッファ領域図である。
【図9】図2に示すバッファチェイン状態監視装置のブ
ロック構成図である。
【図10】第1バッファ状態監視テーブル図である。
【図11】第2バッファ状態監視テーブル図である。
【図12】図2に示すバッファチェイン状態監視装置の
動作説明フローチャートである。
【図13】バッファチェイン状態監視装置による監視状
態表示例図である。
【符号の説明】
3 バッファ使用状態監視装置 6 演算処理手段 8 記憶手段 13 登録手段 14 管理テーブル 16 判断手段 17 更新手段 19 共有バッファ領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 演算処理手段が複数のプログラムに応じ
    た各々の制御を行う際にその都度獲得して使用する記憶
    手段の共有バッファ領域の状態を監視するメモリ制御状
    態監視装置において、 前記共有バッファ領域のアドレス毎に、該共有バッファ
    領域の使用状態が登録される使用状態欄及び、前記プロ
    グラムが該共有バッファ領域を使用して行う所定制御の
    処理時間が登録される処理時間欄を有する管理テーブル
    と、 該プログラムによる該共有バッファ領域の獲得時に該使
    用状態欄にオン、該処理時間欄に制御に要する処理時間
    を登録し、該共有バッファ領域の解放時に該使用状態欄
    にオフを登録する登録手段と、 前記処理時間をこの処理時間登録時から計時動作に応じ
    て一定間隔で0となるまで減少させる更新手段と、 該使用状態欄にオンで、このオン登録使用状態欄に対応
    する該処理時間欄の処理時間が0の場合に該共有バッフ
    ァ領域の使用状態が異常と判断する判断手段とを有して
    構成されるバッファ使用状態監視装置を具備したことを
    特徴とするメモリ制御状態監視装置。
  2. 【請求項2】 前記判断手段が前記共有バッファ領域の
    使用状態が異常と判断した際に前記演算処理手段を停止
    状態、及び該異常を表示手段に表示する制御を行う制御
    手段を具備したことを特徴とする請求項1記載のメモリ
    制御状態監視装置。
  3. 【請求項3】 前記共有バッファ領域が、各々のバッフ
    ァ領域が連鎖するチェイン構造バッファ領域の場合に、
    該バッファ領域の未使用状態、使用中状態、及び次に獲
    得される待ち状態の各々を定義した状態監視テーブル
    と、該未使用状態のバッファ領域、該使用中状態のバッ
    ファ領域、及び該待ち状態のバッファ領域を検索する第
    2検索手段と、該第2検索手段により検索された該未使
    用状態バッファ領域、該使用中状態バッファ領域、及び
    該待ち状態バッファ領域が、該状態監視テーブルの定義
    に従っていなければバッファ領域が異常と判断するチェ
    ック手段とを有して構成されるバッファチェイン状態監
    視手段を具備したことを特徴とする請求項1記載のメモ
    リ制御状態監視装置。
JP7242131A 1995-09-20 1995-09-20 メモリ制御状態監視装置 Withdrawn JPH0991172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7242131A JPH0991172A (ja) 1995-09-20 1995-09-20 メモリ制御状態監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7242131A JPH0991172A (ja) 1995-09-20 1995-09-20 メモリ制御状態監視装置

Publications (1)

Publication Number Publication Date
JPH0991172A true JPH0991172A (ja) 1997-04-04

Family

ID=17084773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7242131A Withdrawn JPH0991172A (ja) 1995-09-20 1995-09-20 メモリ制御状態監視装置

Country Status (1)

Country Link
JP (1) JPH0991172A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789176B2 (en) 1998-06-15 2004-09-07 Fujitsu Limited Address release method, and common buffering device for ATM switching system which employs the same method
JP2008097107A (ja) * 2006-10-06 2008-04-24 Seiko Epson Corp データ記録装置及びその制御方法
JP2012242882A (ja) * 2011-05-16 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> データ格納領域管理装置、データ格納領域管理方法及びデータ格納領域管理プログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789176B2 (en) 1998-06-15 2004-09-07 Fujitsu Limited Address release method, and common buffering device for ATM switching system which employs the same method
JP2008097107A (ja) * 2006-10-06 2008-04-24 Seiko Epson Corp データ記録装置及びその制御方法
JP2012242882A (ja) * 2011-05-16 2012-12-10 Nippon Telegr & Teleph Corp <Ntt> データ格納領域管理装置、データ格納領域管理方法及びデータ格納領域管理プログラム

Similar Documents

Publication Publication Date Title
EP0644487B1 (en) Scalable system interrupt structure for a multiprocessing system
JPH06187296A (ja) マルチプロセッサシステム
EP0464615A2 (en) Microcomputer equipped with DMA controller
JPH0640317B2 (ja) デジタルデータ処理システム
JPS5812611B2 (ja) デ−タテンソウセイギヨホウシキ
JPH0534699B2 (ja)
US5287471A (en) Data transfer controller using direct memory access method
JPH04306748A (ja) 情報処理装置
JPH0991172A (ja) メモリ制御状態監視装置
JPS6046748B2 (ja) コンピユ−タの割込処理方式
EP2189911B1 (en) System having processor and I/O controller
US7076585B2 (en) System bus controller and the method thereof
EP0410382A2 (en) Data transfer controller using direct memory access method
JP2000089971A (ja) 割込み順位制御方法及び割込み順位制御装置
JPH03164964A (ja) 情報処理装置における排他制御処理装置
US5307488A (en) System interruption apparatus
JP6929074B2 (ja) 情報処理装置とその制御方法
JP2537815B2 (ja) デ−タ転送装置
JP2537814B2 (ja) デ−タ転送装置
JP2710219B2 (ja) Dma制御装置
JPH1091569A (ja) Dma転送制御装置、及びキャプチャボード又はキャプチャカード、並びに情報処理装置
JPH11143822A (ja) リクエスト処理装置
JPH05334233A (ja) データ転送装置
JPS6220041A (ja) デ−タ処理装置の非同期デ−タ転送回路
JPS63240649A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021203