JPH03164964A - 情報処理装置における排他制御処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチプロセッサシステム等の情報処・理装
置において、各処理ユニットが共有する資源を管理する
排他制御を実現する装置に関するものである。

〔従来技術〕

第２図は、マルチプロセッサシステムの構成を説明する
ためのブロック図であり、１．２．３はプロセッサ及び
バスコントローラからなる処理ユニット、４はシステム
バス、５はメインメモリ、６はバスアービタである。

処理ユニットからメインメモリ上のデータを読み出し及
び書き換えは、システムバスを介して行われる。

マルチプロセッサシステムにおいては、各処理ユニット
が並列に処理を実行するので、各処理ユニットで実行し
ている処理によって共有して使用される共有情報を他の
処理ユニットが書き換えて− いる途中で読み出すと、各処理ユニットで実行する処理
に矛盾が生じる。

そこで、共有情報の読み出しまたは書き換えを行う場合
、他の処理ユニットからの読み出し及び書き換えを禁止
する排他制御が必要となる。

第３図は、従来の排他制御方法を説明するためのフロー
チャートであり、共有情報の読み出しまたは書き換えを
行う処理ユニットは、符号Ａから符号Ｂまでの一連の処
理を行い、共有情報の読み出しまたは書き換えを行う。

ステップ２１において、処理ユニット１，２．３はシス
テムバス４をロック（他の処理ユニットがシステムバス
を介してメインメモリの読み出し及び書き換えを行なう
ことを禁止する）してメインメモリ５から排他制御バイ
トを読み出す。ここで、排他制御バイトがｒｏ　ＯＯＯ
ＯＯＯＯＪであれば、共有情報を使用している処理ユニ
ットは存在しないことを示し、ｒｌｌｌｌｌｌｌｌＪで
あればいずれかの処理ユニットが共有情報を使用してい
ることを示す。

　− 次に、ステップ２２において、ステップ２１でメインメ
モリ５から読み出した排他制御バイトが［００００００
００Ｊでなければ、ステップ２７に分岐し、システムバ
ス４のロックを解除し他処理ユニットからのメインメモ
リ５の読み出し及び書き換えを可能とするとともに、ス
テップ２１及びステップ２２を繰り返す。ステップ２１
でメインメモリ５から読み出した排他制御バイトがｒ　
ｏ　ｏ　ｏ　’ｏ　ｏ　ｏ　。

Ｏ」であれば、ステップ２３以降を実行する。

ステップ２３においては、排他制御バイトに「１１１１
１１１１」を書き込み、他の処理ユニットからの共有情
報への読み出し及び書き込みを禁止する。ステップ２４
においては、システムバス４のロックを解除し、他処理
ユニットからのメインメモリ５の読み出し及び書き換え
を可能とする。

ステップ２５においては、共有情報の読み出しまたは書
き換えを行う。この時、他の処理ユニットは、排他制御
バイトにｒ　１．１．１　］、　１１１．　Ｉ　Ｊが格
納されているので、同時に共有情報の読み出し及び書き
換えを行うことはない。

共有情報に対する読み出しまたは書き換えが終了した後
、ステップ２６において、メインメモリ５上の排他制御
バイトをｒｏ　ＯＯＯＯＯ００Ｊに書き換える。

ここで、メインメモリ５から制御パイ１−を読み出し、
制御バイトを書き換えるまでシステムバスをロックして
いるのは、処理ユニットが制御バイトを読み出してから
書き換えるまでの間に他の処理ユニットが制御バイトを
読み出し、共有情報の使用権が確保可能であると判断し
ないようにするためのものである。システムバス４のロ
ックは、バスアービタ６にバスの使用権を要求し続ける
ことによって実現できる。

以上の処理制御により、排他制御を実現することが可能
となる。

〔発明が解決しようとする課題〕

しかしながら、従来の排他制御方式では、共有情報を他
の処理ユニットが使用してる場合、すなわち、排他制御
バイトの値がｒ　］、　１１　］、　１１１１　Ｊであ
る場合、排他制御バイトがｒｏｏｏｏｏｏ。

Ｏ」になるまでシステムバス４をロックして排他制御バ
イトを読み出す処理が繰り返し行われる問題があった。

第２図に示すようなマルチプロセッサシステムにおいて
は、各処理ユニット１，２．３からメインメモリ５の読
み出し回数が増加すると、システムバス４の使用率が高
くなり、システムバスでの競合により、メインメモリ５
からの読み出しを行う場合の待ち時間が長くなるという
問題があった。

本発明は、前記問題点を解決するためになされたもので
ある。

本発明の目的は、共有情報が他の処理ユニットにより書
き換えられている場合に、他の処理ユニットの１Ｆき換
えが終了したか否かを知るために発生するメインメモリ
へのアクセス回数を減少させ、システムバスの使用率を
減少させることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細Ｊ）の記述及び添付図面によって明らかになるであ
ろう。

〔課題を解決するための手段〕

前記目的を達成するために、本発明は、プロセッサ及び
バスコントローラからなる複数台の処理ユニットとメイ
ンメモリとをシステムバスで接続された情報処理装置に
おいて、前記メインメモリには、各処理ユニットのプロ
セッサが共有して使用する共有情報を格納し、前記共有
情報を管理するために、前記メインメモリの予め定めら
れた番地に排他制御バイトと呼ばれる情報を格納し、前
記バスコントローラは、排他制御バイト比較部及び排他
制御バイト書き換え監視部を有し、前記処理ユニットの
プロセッサは共有情報を使用する場合、自処理ユニット
内のバスコントローラに対して、メインメモリの排他制
御バイトの読み出しを指示し、バスコントローラは、前
記システムバスを介してメインメモリから排他制御バイ
トを読み出し、耐記排他制御バイト比較部にお）Ｎで、
メインメモリから読み出した排他制御バイトの値が予め
定められた値と判定された場合、排他制御バイトをプロ
セッサに転送し、排他制御／＜イ１〜の値が予め定めら
れた値でない場合、排他制御バイトをプロセッサに転送
せず、前記制御バイト書き換え監視部において、他の処
理ユニットがメインメモリの排他制御バイトを書き換え
たか否かを監視し、排他制御バイトが書き換えられた時
、排他制御バイトを読み出し、排他制御バイトの値が予
め定められた値であるか否かの判定を繰り返す手段を備
えたことを最も主要な特徴とする。

また、バスコントローラ内に排他制御バイト比較レジス
タを設け、メインメモリから読み出した排他制御バイト
の値と前記排他制御バイト比較レジスタに格納されてい
る値との比較結果を排他制御バイト比較部の判定結果と
し、前記排他制御バイト比較レジスタに格納する値をプ
ロセッサにより指定可能とする手段を備えたことを特徴
とする。

〔作用〕

前述の手段によれば、いずれかの処理ユニットが共有情
報を使用している場合、他の処理ユニツ１−が共有情報
の使用権を獲得するために、システムバスをロックして
メインメモリから排他制御バ９ イトの読み出しを行う回数を減少させることが可能とな
り、システムバスの使用率を低減し、各処理ユニットが
メインメ干りを読み出しまたはイトき換える場合に、シ
ステムバスで生じる競合を減少させることができる。

また、共有情報を使用するために、従来の排他制御方法
（第３図に示す方法）をそのまま用いることができるの
で、システムバスへのアクセス回数を減少させるために
、特にプログラムを変更する必要がない。

〔実施例〕

第１図は１本発明の情報処理装置における排他制御処理
装置の一実施例の概略構成を示すブロック図である。

第１図において、１．２．３は処理ユニット、４はシス
テムバス、５はメインメモリ、６はバスアービタ、１０
．２０．３０はプロセッサ、１１．２１．３１はバスコ
ントローラ、１２．２２．３２は排他制御バイト判定回
路、１３．２３．３３はＪ１他制御バイト書き換え監視
回路である。４１は読み出し／書き換え制御０− バス、４２はアドレスバス、４３はデータバス、４４は
転送応答バスである。

プロセッサ１０が共有情報を使用する場合、共有情報の
排他制御バイトが格納されているメインメモリ５のアド
レスａへのアクセスは以下のように行われる。

プロセッサ１０は、信号線１００を介して排他制御バイ
トへのアクセスであることをバスコントローラ１１に通
知するとともに、信号線１０１を介して読み出しである
ことを通知し、信号線１０２を介してアドレスａを通知
する。バスコントローラ１１は、信号線１０５を介して
システムバス４の使用要求をバスアービタ６、に知らせ
る。パスアービタ６は、予め定められた手続に従い１つ
のバスコントローラにのみシステムバス４の使用許可を
与える。信号線１０６を介してシステムバス４の使用許
可がバスコントローラ１１に与えられた時、読み出し／
書き換え制御バス４１に読み出しを指示する信号を出力
し、アドレスバス４２上にアドレスａを出力する。

メインメモリ５は、読み出し／書き換え制御バ１ ス４１上に出力されている読み出し指示信号により、読
み出しが要求されていることを知り、アドレスバス４２
から入力したアドレスａの内容すなわち排他制御バイト
を読み出す。

メインメモリ５は、データバス４３」二に読み出した排
他制御バイトを出力するとともに、転送を開始すること
をデータ転送応答バス４４を介して処理ユニット１のバ
スコントローラ１１に通知する。

バスコントローラ１１は、データ転送応答バス４４を介
して要求した排他制御バイ１へがデータバス４３上に出
力されたことを知り、データバス４３上に出力されてい
る排他制御バイトを１１４他制御バイト判定回路１２に
入力し、入力された排他制御バイトの値がｒｏｏｏｏｏ
ｏｏＯＪであるか否かを判定する。

排他制御バイトの値がｒｏｏｏｏｏｏｏＯＪであれば、
データバス４３から入力した排他制御バイトを信号線１
０３を介してプロセッサ１０に入力するとともに、信号
線１０４を介して要求されたデータの転送が完了したこ
とをプロセッサ１０に知らせる。

排他制御バイトの値がｒｏ　ＯＯＯＯＯＯＯＪでなけれ
ば、信号線１０５を介してシステムバス４の使用が終了
したことをパスアービタ６に知らせる。

パスアービタ６は、信号ｌｌＡ１０５を介して処理ユニ
ット１がシステムバス４の使用を終了したことを知り、
他の処理ユニットがシステムバス４の使用を要求してい
れば、予め定められた手続に従いシステムバス４の使用
許可を与える。バスコントローラ１１は、アドレスバス
４２及び読み出し／書き換え制御バス４１を１１４他制
御バイト書き換え監視回路１３に入力し、他の処理ユニ
ットがメインメモリ５のアドレスａの内容を書き換える
ことを監視する。

他の処理ユニットが排他制御バイトを書き換えた時、パ
スアービタ６にシステムバス４の使用を要求し、メイン
メモリ５から排他制御バイトを読み出し、排他制御バイ
トの値がｒｏｏｏｏｏｏ。

Ｏ」であるか否かの判定を行う。排他制御バイトの値が
ｒｏ　ＯＯＯＯＯＯＯＪであれば、データバス４３から
入力した排他制御バイトを信号線１０３を介してプロセ
ッサ１０に入力するとともに、信号線１０４を介して排
他制御バイトの転送が終了したことをプロセッサ１０に
知らせる。排他制御バイトの値がｒｏｏｏｏｏｏｏＯＪ
　でなければ、パスアービタ６にシステムバス４の使用
の終了を通知し、他の処理ユニットがメインメモリ５の
排他制御バイトの書き換えを行ったか否かの監視を続け
る。

プロセッサ１０は、信号線１０３を介してプロセッサ１
０に入力された排他制御バイトの値がｒｏｏ。

ｏｏｏｏ○」であるので、信号線１００を変化させるこ
となく、排他制御バイトの書き換えを以下のように行う
。

プロセッサ１０は、信号線１０１を介してバスコントロ
ーラ１１に書き換えを通知し、信号線１０２を介してア
ドレスａを出力し、信号線１０３に「１１１１　］、　
１１１　Ｊ　を出力する。バスコントローラ１１は、読
み出し／書き換え制御バス４１に書き換えを指示する信
号を出力し、アドレスバス４２上にアドレスａを出力し
、データバス４３を書き換えるデータを出力する。

メインメモリ５は、読み出し／書き換え制御バス４１上
に出力されている書き換え指示信号により、データの書
き換えが要求されていることを知り、アドレスバス４２
から入力したアドレスａの排他制御バイトの内容をデー
タバス４３から入力した値に書き換える。

メインメモリ５は、排他制御バイトの書き換えが完了し
たことをデータ転送応答バス４４を介して処理ユニット
１のバスコントローラ１１に通知する。

バスコントローラ１１は、データ転送応答バス４４を介
して排他制御バイトが書き換えられたことを知り、信号
線１０４を介して排他制御バイトの書き換えが完了した
ことをプロセッサ１０１こ通知するとともに、信号線！
０５を介してシステムバス４の使用が終了したことをバ
スアービタ６に知らせる。

パスアービタ６は、信号線１０５を介して処理ユニット
１がシステムバス４の使用を終了したことを知り、他の
処理ユニットがシステムバス４の使用を要求していれば
、予め定められた手続きに従い、システムバス４の使用
許可を与える。

また、排他制御バイト判定回路１２による判定は、５ メインメモリ５から読み出した排他制御バイトの内容が
ｒｏｏｏｏｏｏｏｏＪ　　（ｒ空き」）であるか否かに
より行われるが、バスコントローラ１１内にプロセッサ
１０から書き換え可能な排他制御バイト比較レジスタを
設け、排他制御バイト判定回路１２はメインメモリ５か
ら読み出した排他制御バイトの内容と排他制御バイト比
較レジスタの内容との比較結果により共有情報が「空き
」であるか否かの判定を行うようにしてもよい。

以上述べたように、本実施例によれば、排他制御バイト
の値がｒｏ　ＯＯＯＯＯＯＯＪでない場合、他の処理ユ
ニットによって、排他制御バイトが書き換えられるまで
、排他制御バイトを再度メインメモリから読み出す処理
を行わず、システムバスをロックしてメインメモリ５か
ら排他制御バイトを繰り返し読み出す回数は減少する。

また、排他制御バイトと比較する値をプロセッサから変
更可能とすることから、排他制御バイトの内容が示す意
味が異なる場合（例えば「１１１１１１１１Ｊが「空き
」を意味し、ｒｏｏｏｏ。

０００Ｊが「使用中」を意味する場合）についても、排
他制御バイト比較レジスタの内容を書き換えることで、
本装置を用いることにより、排他制御を行うことが可能
となる。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように、本発明によれば、いずれかの処
理ユニットが共有情報を使用している場合、他の処理ユ
ニットが共有情報の使用権を獲得するために、システム
バスをロックしてメインメモリから排他制御バイトの読
み出しを行う回数を減少させることが可能となり、シス
テムバスの使用率を低減し、各処理ユニットがメインメ
モリを読み出しまたは書き換える場合に、システムバス
で生じる競合を減少させることができる。

また、共有情報を使用するために、従来の排他制御方法
をそのまま用いることができるので、システムバスへの
アクセス回数を減少させるために特にプログラムを変更
する必要がないという利点もある。

【図面の簡単な説明】

第］−図は、本発明の情報処理装置における排他制御処
理装置の一実施例の概略構成を示すブロック図、 第２図は、マルチプロセッサシステムの概略構成を説明
するためのブロック図、 第３図は、従来の排他制御方式を説明するためのフロー
チャートである。 図中、１，２．３・・・処理ユニット、４・・・システ
ムバス、５・・・メインメモリ、６・・・パスアービタ
、１０、２０．３０・・・プロセッサ、１１．２１．３
１・・・バスコントローラ、１２．２２．３２・・・排
他制御バイト判定回路、１３、２３．３３・・・排他制
御バイト書き換え監視回路。

Claims (2)

【特許請求の範囲】
1. （１）プロセッサ及びバスコントローラからなる複数台
   の処理ユニットとメインメモリとをシステムバスで接続
   された情報処理装置において、前記メインメモリには、
   各処理ユニットのプロセッサが共有して使用する共有情
   報を格納し、前記共有情報を管理するために、前記メイ
   ンメモリの予め定められた番地に排他制御バイトと呼ば
   れる情報を格納し、前記バスコントローラは、排他制御
   バイト比較部及び排他制御バイト書き換え監視部を有し
   、前記処理ユニットのプロセッサは共有情報を使用する
   場合、自処理ユニット内のバスコントローラに対して、
   メインメモリの排他制御バイトの読み出しを指示し、バ
   スコントローラは、前記システムバスを介してメインメ
   モリから排他制御バイトを読み出し、前記排他制御バイ
   ト比較部において、メインメモリから読み出した排他制
   御バイトの値が予め定められた値と判定された場合、排
   他制御バイトをプロセッサに転送し、排他制御バイトの
   値が予め定められた値でない場合、排他制御バイトをプ
   ロセッサに転送せず、前記制御バイト書き換え監視部に
   おいて、他の処理ユニットがメインメモリの排他制御バ
   イトを書き換えたか否かを監視し、排他制御バイトが書
   き換えられた時、排他制御バイトを読み出し、排他制御
   バイトの値が予め定められた値であるか否かの判定を繰
   り返す手段を備えたことを特徴とする情報処理装置にお
   ける排他制御装置。
2. （２）前記請求項（１）に記載の情報処理装置における
   排他制御装置において、バスコントローラ内に排他制御
   バイト比較レジスタを設け、メインメモリから読み出し
   た排他制御バイトの値と前記排他制御バイト比較レジス
   タに格納されている値との比較結果を排他制御バイト比
   較部の判定結果とし、前記排他制御バイト比較レジスタ
   に格納する値をプロセッサにより指定可能とする手段を
   備えたことを特徴とする情報処理装置における排他制御
   装置。