JP2000040060A - マルチバスマスタ制御方法および装置 - Google Patents
マルチバスマスタ制御方法および装置Info
- Publication number
- JP2000040060A JP2000040060A JP10206387A JP20638798A JP2000040060A JP 2000040060 A JP2000040060 A JP 2000040060A JP 10206387 A JP10206387 A JP 10206387A JP 20638798 A JP20638798 A JP 20638798A JP 2000040060 A JP2000040060 A JP 2000040060A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- unit
- bus master
- priority
- master
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 システムの中でもっともリアルタイム性を要
求されるバスマスタユニットのバスアクセスを優先させ
ることにより、リアルタイム性の要求されるバスマスタ
ユニットの応答時間を保証することができるようにした
マルチバスマスタ制御方法および装置を提供する。 【解決手段】 ＰＬＣサポートツール５０を使用してＣ
ＰＵユニットに対するＩ／Ｏコンフィグレーションの一
部として各バスマスタのバス権獲得、開放の優先順位を
設定し、この設定したバスマスタ間の優先順位により各
バスマスタのバス権を制御する。
求されるバスマスタユニットのバスアクセスを優先させ
ることにより、リアルタイム性の要求されるバスマスタ
ユニットの応答時間を保証することができるようにした
マルチバスマスタ制御方法および装置を提供する。 【解決手段】 ＰＬＣサポートツール５０を使用してＣ
ＰＵユニットに対するＩ／Ｏコンフィグレーションの一
部として各バスマスタのバス権獲得、開放の優先順位を
設定し、この設定したバスマスタ間の優先順位により各
バスマスタのバス権を制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、マルチバスマス
タ制御方法および装置に関し、詳しくは、周辺装置接続
用のバスを持つＰＬＣシステム等のマイクロコンピュー
タシステムのバスに対してマルチバスタスク機能を実現
するようにしたマルチバスマスタ制御方法および装置に
関する。
タ制御方法および装置に関し、詳しくは、周辺装置接続
用のバスを持つＰＬＣシステム等のマイクロコンピュー
タシステムのバスに対してマルチバスタスク機能を実現
するようにしたマルチバスマスタ制御方法および装置に
関する。
【０００２】
【従来の技術】従来、ＰＬＣ（プログラマブルロジック
コントローラ）システムにおいて、ＰＬＣ（中央演算処
理装置）ユニットのサイクルタイムを短縮するための１
つの手法として、マルチバスマスタ構成を持つＰＬＣシ
ステムが提案されている。
コントローラ）システムにおいて、ＰＬＣ（中央演算処
理装置）ユニットのサイクルタイムを短縮するための１
つの手法として、マルチバスマスタ構成を持つＰＬＣシ
ステムが提案されている。
【０００３】このマルチバスマスタ構成を持つＰＬＣシ
ステムにおいては、高速高頻度でのバスアクセスを行う
バスマスタユニットが複数存在する場合、処理の待たさ
れるバスマスタユニットが発生することがあり、この場
合、従来は、ＣＰＵユニットの処理を優先していた。
ステムにおいては、高速高頻度でのバスアクセスを行う
バスマスタユニットが複数存在する場合、処理の待たさ
れるバスマスタユニットが発生することがあり、この場
合、従来は、ＣＰＵユニットの処理を優先していた。
【０００４】図９は、従来のマルチバスマスタ構成を持
つＰＬＣシステムを示すブロック図である。
つＰＬＣシステムを示すブロック図である。
【０００５】図９において、このＰＬＣシステムは、ベ
ースユニット１０内に、それぞれバスマスタを構成する
複数の周辺ユニット２０−１、２０−２、２０−３を収
容しており、これら複数の周辺ユニット２０−１、２０
−２、２０−３は、それぞれシステムバス４０に接続さ
れている。
ースユニット１０内に、それぞれバスマスタを構成する
複数の周辺ユニット２０−１、２０−２、２０−３を収
容しており、これら複数の周辺ユニット２０−１、２０
−２、２０−３は、それぞれシステムバス４０に接続さ
れている。
【０００６】また、ベースユニット１０内には、これら
複数の周辺ユニット２０−１、２０−２、２０−３のシ
ステムバス４０に対するアクセスを調停するバスアービ
タ３０が設けられている。
複数の周辺ユニット２０−１、２０−２、２０−３のシ
ステムバス４０に対するアクセスを調停するバスアービ
タ３０が設けられている。
【０００７】ここで、周辺ユニット（周辺ユニット１）
２０−１は、ＣＰＵユニットから構成され、バスインタ
フェース（バスＩ／Ｆ）２１−１、マイクロプロセッサ
ユニット（ＭＰＵ１）２２−１、共有メモリ（共有メモ
リ１）２３−１を具備して構成される。
２０−１は、ＣＰＵユニットから構成され、バスインタ
フェース（バスＩ／Ｆ）２１−１、マイクロプロセッサ
ユニット（ＭＰＵ１）２２−１、共有メモリ（共有メモ
リ１）２３−１を具備して構成される。
【０００８】また、周辺ユニット（周辺ユニット２）２
０−２も、バスインタフェース（バスＩ／Ｆ）２１−
２、マイクロプロセッサユニット（ＭＰＵ１）２２−
２、共有メモリ（共有メモリ１）２３−２を具備して構
成される。
０−２も、バスインタフェース（バスＩ／Ｆ）２１−
２、マイクロプロセッサユニット（ＭＰＵ１）２２−
２、共有メモリ（共有メモリ１）２３−２を具備して構
成される。
【０００９】なお、周辺ユニット（周辺ユニット３）２
０−３も、周辺ユニット（周辺ユニット２）２０−２と
同一の構成を有している。
０−３も、周辺ユニット（周辺ユニット２）２０−２と
同一の構成を有している。
【００１０】上記構成において、例えば、周辺ユニット
（周辺ユニット１）２０−１がバスマスタとしてシステ
ムバス４０に対してアクセスする場合を考えると、ま
ず、周辺ユニット（周辺ユニット１）２０−１は、バス
アービタ３０に対してバス要求信号（バス要求信号１）
を通知し、このバス要求信号（バス要求信号１）に応答
してバスアービタ３０からバス許可信号（バス許可信号
１）が通知された時点で、システムバス４０に対するア
クセスを開始する。これにより他のバスマスタとのシス
テムバス４０上におけるバス競合を防ぐように構成され
ている。
（周辺ユニット１）２０−１がバスマスタとしてシステ
ムバス４０に対してアクセスする場合を考えると、ま
ず、周辺ユニット（周辺ユニット１）２０−１は、バス
アービタ３０に対してバス要求信号（バス要求信号１）
を通知し、このバス要求信号（バス要求信号１）に応答
してバスアービタ３０からバス許可信号（バス許可信号
１）が通知された時点で、システムバス４０に対するア
クセスを開始する。これにより他のバスマスタとのシス
テムバス４０上におけるバス競合を防ぐように構成され
ている。
【００１１】図１０は、図９に示すマルチバスマスタ構
成を持つＰＬＣシステムにおけるバスマスタがバス獲得
するまでのバスアービタ処理およびバスマスタ処理を示
すフローチャートである。
成を持つＰＬＣシステムにおけるバスマスタがバス獲得
するまでのバスアービタ処理およびバスマスタ処理を示
すフローチャートである。
【００１２】図１０において、バスマスタを構成する周
辺ユニット２０−１、２０−２、２０−３のバスマスタ
処理２００においては、まず、バスアービタ３０に対し
てバス要求通知を行う（ステップ２０１）。
辺ユニット２０−１、２０−２、２０−３のバスマスタ
処理２００においては、まず、バスアービタ３０に対し
てバス要求通知を行う（ステップ２０１）。
【００１３】一方、バスアービタ３０のバスアービタ処
理３００においては、バスマスタ処理２００により通知
されるるバス要求通知を受けると、まず、バス要求認識
を行い（ステップ３０１）、次に、優先順位の判断を行
う（ステップ３０２）。そして、この優先順位の判断に
基づきバス許可信号通知をバスマスタに対して行う（ス
テップ３０３）。
理３００においては、バスマスタ処理２００により通知
されるるバス要求通知を受けると、まず、バス要求認識
を行い（ステップ３０１）、次に、優先順位の判断を行
う（ステップ３０２）。そして、この優先順位の判断に
基づきバス許可信号通知をバスマスタに対して行う（ス
テップ３０３）。
【００１４】バスマスタ処理２００においては、バスア
ービタ処理３００により通知されるバス許可信号通知が
ありかを調べ（ステップ２０２）。ここで、バス許可信
号通知が未獲得であると判断されるとステップ２０２に
戻り、バス許可信号通知を待つが、ステップ２０２で、
バス許可信号通知が獲得済みであると判断されると、シ
ステムバス４０に対するバスアクセス処理を行い（ステ
ップ２０３）、このバスアクセス処理が終了すると、シ
ステムバス４０に対するバス権を開放してこの処理を終
了する。
ービタ処理３００により通知されるバス許可信号通知が
ありかを調べ（ステップ２０２）。ここで、バス許可信
号通知が未獲得であると判断されるとステップ２０２に
戻り、バス許可信号通知を待つが、ステップ２０２で、
バス許可信号通知が獲得済みであると判断されると、シ
ステムバス４０に対するバスアクセス処理を行い（ステ
ップ２０３）、このバスアクセス処理が終了すると、シ
ステムバス４０に対するバス権を開放してこの処理を終
了する。
【００１５】
【発明が解決しようとする課題】ところで、上記従来の
この種のシステムにおいては、バスマスタからのバス要
求信号が同時、あるいは他のバスマスタがバス獲得中に
通知された場合、どのバスマスタに対してバス許可を通
知するかをバスアービタで判断することになるが、各バ
スマスタの優先順位は各バスマスタの接続位置で固定的
に決定されているか、既にバス獲得しているバスマスタ
を優先するように構成されているので、例えば、ＣＰＵ
ユニットを優先した場合は、このＣＰＵユニットの処理
が終了するまで他のバスユニットはその処理を待たなけ
ればならず、また、既にバス獲得しているバスマスタを
優先するように構成した場合も、このバスマスタの処理
が終了すまで他のバスユニットはその処理を待たなけれ
ばならない。
この種のシステムにおいては、バスマスタからのバス要
求信号が同時、あるいは他のバスマスタがバス獲得中に
通知された場合、どのバスマスタに対してバス許可を通
知するかをバスアービタで判断することになるが、各バ
スマスタの優先順位は各バスマスタの接続位置で固定的
に決定されているか、既にバス獲得しているバスマスタ
を優先するように構成されているので、例えば、ＣＰＵ
ユニットを優先した場合は、このＣＰＵユニットの処理
が終了するまで他のバスユニットはその処理を待たなけ
ればならず、また、既にバス獲得しているバスマスタを
優先するように構成した場合も、このバスマスタの処理
が終了すまで他のバスユニットはその処理を待たなけれ
ばならない。
【００１６】しかし、システム構成によっては、ＣＰＵ
ユニットのサイクルタイムより、位置制御ユニット等の
応答時間を保証することが重要な場合もあり、この場合
上記従来のシステムにおいてはそれに対応できないとい
う問題があった。
ユニットのサイクルタイムより、位置制御ユニット等の
応答時間を保証することが重要な場合もあり、この場合
上記従来のシステムにおいてはそれに対応できないとい
う問題があった。
【００１７】そこで、この発明は、システムの中でもっ
ともリアルタイム性を要求されるバスマスタユニットの
バスアクセスを優先させることにより、リアルタイム性
の要求されるバスマスタユニットの応答時間を保証する
ことができるようにしたマルチバスマスタ制御方法およ
び装置を提供することを目的とする。
ともリアルタイム性を要求されるバスマスタユニットの
バスアクセスを優先させることにより、リアルタイム性
の要求されるバスマスタユニットの応答時間を保証する
ことができるようにしたマルチバスマスタ制御方法およ
び装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、複数のバスマスタユニット
が単一のバスに接続され、各バスマスタユニットからの
バス要求をアービタ回路で制御することにより各バスマ
スタユニットが上記バスに接続されたユニットをアクセ
スするマルチバスマスタ制御方法であって、各バスマス
タのバス権獲得の優先順位を設定し、各バスマスタユニ
ットからのバス要求を上記優先順位に基づいて制御す
る。
め、請求項１記載の発明は、複数のバスマスタユニット
が単一のバスに接続され、各バスマスタユニットからの
バス要求をアービタ回路で制御することにより各バスマ
スタユニットが上記バスに接続されたユニットをアクセ
スするマルチバスマスタ制御方法であって、各バスマス
タのバス権獲得の優先順位を設定し、各バスマスタユニ
ットからのバス要求を上記優先順位に基づいて制御す
る。
【００１９】また、請求項２記載の発明は、ＣＰＵユニ
ット及び複数の周辺ユニットが単一のバスに接続され、
各ユニットからのバス要求をアービタ回路で制御するこ
とにより各ユニットが上記バスに接続されたメモリ、入
出力装置等をアクセスするプログラマブルロジックコン
トローラシステムにおけるマルチバスマスタ制御方法で
あって、各ユニットのバス権獲得の優先順位を設定し、
各ユニットからのバス要求を上記優先順位に基づいて制
御する。
ット及び複数の周辺ユニットが単一のバスに接続され、
各ユニットからのバス要求をアービタ回路で制御するこ
とにより各ユニットが上記バスに接続されたメモリ、入
出力装置等をアクセスするプログラマブルロジックコン
トローラシステムにおけるマルチバスマスタ制御方法で
あって、各ユニットのバス権獲得の優先順位を設定し、
各ユニットからのバス要求を上記優先順位に基づいて制
御する。
【００２０】また、請求項３記載の発明は、請求項１又
は２記載の発明において、上記優先順位を高く設定する
バスマスタユニットの数を予め設定した数に制限する。
は２記載の発明において、上記優先順位を高く設定する
バスマスタユニットの数を予め設定した数に制限する。
【００２１】また、請求項４記載の発明は、複数のバス
マスタユニットが単一のバスに接続され、各バスマスタ
ユニットからのバス要求をアービタ回路で制御すること
により各バスマスタユニットが上記バスに接続されたユ
ニットをアクセスするマルチバスマスタ制御装置であっ
て、各バスマスタのバス権獲得の優先順位を設定する優
先順位設定手段、を具備し、上記アービタ回路は、上記
優先順位設定手段で設定された優先順位にしたがって各
バスマスタユニットからのバス要求を制御する。
マスタユニットが単一のバスに接続され、各バスマスタ
ユニットからのバス要求をアービタ回路で制御すること
により各バスマスタユニットが上記バスに接続されたユ
ニットをアクセスするマルチバスマスタ制御装置であっ
て、各バスマスタのバス権獲得の優先順位を設定する優
先順位設定手段、を具備し、上記アービタ回路は、上記
優先順位設定手段で設定された優先順位にしたがって各
バスマスタユニットからのバス要求を制御する。
【００２２】また、請求項５記載の発明は、ＣＰＵユニ
ット及び複数の周辺ユニットが単一のバスに接続され、
各ユニットからのバス要求をアービタ回路で制御するこ
とにより各ユニットが上記バスに接続されたメモリ、入
出力装置等をアクセスするプログラマブルロジックコン
トローラシステムにおけるマルチバスマスタ制御装置で
あって、各ユニットのバス権獲得の優先順位を設定する
優先順位設定手段、を具備し、上記アービタ回路は、上
記優先順位設定手段で設定された優先順位にしたがって
各ユニットからのバス要求を制御する。
ット及び複数の周辺ユニットが単一のバスに接続され、
各ユニットからのバス要求をアービタ回路で制御するこ
とにより各ユニットが上記バスに接続されたメモリ、入
出力装置等をアクセスするプログラマブルロジックコン
トローラシステムにおけるマルチバスマスタ制御装置で
あって、各ユニットのバス権獲得の優先順位を設定する
優先順位設定手段、を具備し、上記アービタ回路は、上
記優先順位設定手段で設定された優先順位にしたがって
各ユニットからのバス要求を制御する。
【００２３】また、請求項６記載の発明は、請求項４又
は５記載の発明において、上記優先順位を高く設定する
バスマスタユニットの数を予め設定した数に制限する制
限手段、を更に具備する。
は５記載の発明において、上記優先順位を高く設定する
バスマスタユニットの数を予め設定した数に制限する制
限手段、を更に具備する。
【００２４】
【発明の実施の形態】以下、この発明に係るマルチバス
マスタ制御方法および装置の一実施の形態を添付図面を
参照して詳細に説明する。
マスタ制御方法および装置の一実施の形態を添付図面を
参照して詳細に説明する。
【００２５】図１は、この発明に係るマルチバスマスタ
制御方法および装置を適用して構成したＰＬＣシステム
を示すブロック図である。
制御方法および装置を適用して構成したＰＬＣシステム
を示すブロック図である。
【００２６】なお、図１において、図９に示した従来の
システムと同様の機能を果たす部分には説明の便宜上図
９で用いた符号と同一の符号を付する。
システムと同様の機能を果たす部分には説明の便宜上図
９で用いた符号と同一の符号を付する。
【００２７】図１において、このＰＬＣシステムは、ベ
ースユニット１０内に、それぞれバスマスタを構成する
複数の周辺ユニット２０−１、２０−２、２０−３を収
容しており、これら複数の周辺ユニット２０−１、２０
−２、２０−３は、それぞれシステムバス４０に接続さ
れている。
ースユニット１０内に、それぞれバスマスタを構成する
複数の周辺ユニット２０−１、２０−２、２０−３を収
容しており、これら複数の周辺ユニット２０−１、２０
−２、２０−３は、それぞれシステムバス４０に接続さ
れている。
【００２８】また、ベースユニット１０内には、これら
複数の周辺ユニット２０−１、２０−２、２０−３のシ
ステムバス４０に対するアクセスを調停するバスアービ
タ３０が設けられている。
複数の周辺ユニット２０−１、２０−２、２０−３のシ
ステムバス４０に対するアクセスを調停するバスアービ
タ３０が設けられている。
【００２９】ここで、周辺ユニット（周辺ユニット１）
２０−１は、ＣＰＵユニットから構成され、バスインタ
フェース（バスＩ／Ｆ）２１−１、マイクロプロセッサ
ユニット（ＭＰＵ１）２２−１、共有メモリ（共有メモ
リ１）２３−１を具備して構成される。
２０−１は、ＣＰＵユニットから構成され、バスインタ
フェース（バスＩ／Ｆ）２１−１、マイクロプロセッサ
ユニット（ＭＰＵ１）２２−１、共有メモリ（共有メモ
リ１）２３−１を具備して構成される。
【００３０】また、周辺ユニット（周辺ユニット２）２
０−２も、バスインタフェース（バスＩ／Ｆ）２１−
２、マイクロプロセッサユニット（ＭＰＵ１）２２−
２、共有メモリ（共有メモリ１）２３−２を具備して構
成される。
０−２も、バスインタフェース（バスＩ／Ｆ）２１−
２、マイクロプロセッサユニット（ＭＰＵ１）２２−
２、共有メモリ（共有メモリ１）２３−２を具備して構
成される。
【００３１】なお、周辺ユニット（周辺ユニット３）２
０−３も、周辺ユニット（周辺ユニット２）２０−２と
同一の構成を有している。
０−３も、周辺ユニット（周辺ユニット２）２０−２と
同一の構成を有している。
【００３２】また、ＣＰＵユニットから構成される周辺
ユニット（周辺ユニット１）２０−１には、ツール接続
ケーブル５１を介してＰＬＣサポートツール５０が接続
されている。
ユニット（周辺ユニット１）２０−１には、ツール接続
ケーブル５１を介してＰＬＣサポートツール５０が接続
されている。
【００３３】さて、このＰＬＣシステムにおいて、各バ
スマスタのバス獲得の優先度を変更することができるよ
うに構成されている。これによりもっともリアルタイム
性が要求されるバスマスタの処理を他のバスマスタの処
理よりも優先することが可能になる。
スマスタのバス獲得の優先度を変更することができるよ
うに構成されている。これによりもっともリアルタイム
性が要求されるバスマスタの処理を他のバスマスタの処
理よりも優先することが可能になる。
【００３４】一般に、ＰＬＣシステムにおいては、ＣＰ
Ｕユニットがそのサイクリック処理の中で外部機器への
入出力制御とユーザプログラムの実行を行っている。そ
のため周辺ユニットも含む外部機器の接続状態はＣＯＵ
ユニットが管理している場合が多い。そして、外部機器
の設定、すなわちＩ／Ｏコンフィグレーションはユーザ
がＣＰＵユニットすなわち周辺ユニット（周辺ユニット
１）２０−１にツール接続ケーブル５１を介して接続さ
れるＰＬＣサポートツール５０を使用して行っている。
Ｕユニットがそのサイクリック処理の中で外部機器への
入出力制御とユーザプログラムの実行を行っている。そ
のため周辺ユニットも含む外部機器の接続状態はＣＯＵ
ユニットが管理している場合が多い。そして、外部機器
の設定、すなわちＩ／Ｏコンフィグレーションはユーザ
がＣＰＵユニットすなわち周辺ユニット（周辺ユニット
１）２０−１にツール接続ケーブル５１を介して接続さ
れるＰＬＣサポートツール５０を使用して行っている。
【００３５】そこで、図１に示したＰＬＣシステムにお
いては、ＰＬＣサポートツール５０を使用してＣＰＵユ
ニットに対するＩ／Ｏコンフィグレーションの一部とし
て各バスマスタの優先順位を設定する。
いては、ＰＬＣサポートツール５０を使用してＣＰＵユ
ニットに対するＩ／Ｏコンフィグレーションの一部とし
て各バスマスタの優先順位を設定する。
【００３６】すなわち、この実施の形態においては、Ｐ
ＬＣサポートツール５０を使用してＣＰＵユニットに対
するＩ／Ｏコンフィグレーションの一部として各バスマ
スタのバス権獲得、開放の優先順位を設定し、この設定
したバスマスタ間の優先順位により各バスマスタのバス
権を制御するように構成される。
ＬＣサポートツール５０を使用してＣＰＵユニットに対
するＩ／Ｏコンフィグレーションの一部として各バスマ
スタのバス権獲得、開放の優先順位を設定し、この設定
したバスマスタ間の優先順位により各バスマスタのバス
権を制御するように構成される。
【００３７】図２は、図１に示したＰＬＣシステムにお
けるＩ／Ｏコンフィグレーションの設定内容の一例を示
す図である。
けるＩ／Ｏコンフィグレーションの設定内容の一例を示
す図である。
【００３８】図２に示すように、このＩ／Ｏコンフィグ
レーション設定例においては、各ユニット種別に対応し
て「バスマスタ設定」と「バスマスタ優先度設定」の情
報が書込まれている。
レーション設定例においては、各ユニット種別に対応し
て「バスマスタ設定」と「バスマスタ優先度設定」の情
報が書込まれている。
【００３９】ここで、「バスマスタ設定」は、そのユニ
ット種別がバスマスタになるか否かを示し、「バスマス
タ優先度設定」は、各バスマスタの優先度（優先順位）
がＣＰＵユニットより高いか低いかを示す。
ット種別がバスマスタになるか否かを示し、「バスマス
タ優先度設定」は、各バスマスタの優先度（優先順位）
がＣＰＵユニットより高いか低いかを示す。
【００４０】すなわち、図２の「バスマスタ設定」の項
目において、「なし」はそのユニット種別がバスマスタ
にならないことを示し、「有効」はそのユニット種別が
バスマスタになることを示す。
目において、「なし」はそのユニット種別がバスマスタ
にならないことを示し、「有効」はそのユニット種別が
バスマスタになることを示す。
【００４１】また、図２の「バスマスタ優先度設定」の
項目において、「なし」はそのユニット種別に対して優
先度が設定されていないことを示し、「低」はそのユニ
ット種別に対してＣＰＵユニットより低い優先度が設定
されていることを示し、「高」はそのユニット種別に対
してＣＰＵユニットより高い優先度が設定されているこ
とを示す。
項目において、「なし」はそのユニット種別に対して優
先度が設定されていないことを示し、「低」はそのユニ
ット種別に対してＣＰＵユニットより低い優先度が設定
されていることを示し、「高」はそのユニット種別に対
してＣＰＵユニットより高い優先度が設定されているこ
とを示す。
【００４２】図１に示したＰＬＣシステムにおいては、
ＰＬＣサポートツール５０を使用して設定された図２に
示すようなＩ／Ｏコンフィグレーション情報をツール接
続ケーブル５１を介してＣＰＵユニットすなわち周辺ユ
ニット（周辺ユニット１）２０−１が受け取り、これに
よりＣＰＵユニットがバスアービタ３０における各バス
要求信号毎の優先度を設定することに、各バスマスタの
優先度を設定する。
ＰＬＣサポートツール５０を使用して設定された図２に
示すようなＩ／Ｏコンフィグレーション情報をツール接
続ケーブル５１を介してＣＰＵユニットすなわち周辺ユ
ニット（周辺ユニット１）２０−１が受け取り、これに
よりＣＰＵユニットがバスアービタ３０における各バス
要求信号毎の優先度を設定することに、各バスマスタの
優先度を設定する。
【００４３】なお、上記優先度の設定においては、優先
度を高く設定できるバスマスタユニットの数に制限を与
える。これにより、優先度が低いバスマスタに対してバ
ス許可が通知されなくなる事態を可及的に防止するよう
にしている。
度を高く設定できるバスマスタユニットの数に制限を与
える。これにより、優先度が低いバスマスタに対してバ
ス許可が通知されなくなる事態を可及的に防止するよう
にしている。
【００４４】次に、図１に示したバスアービタ３０にお
ける優先度制御すなわちバス要求競合時のアービトレー
ションルールの詳細について図３に示したユニット構成
例を参照して説明する。
ける優先度制御すなわちバス要求競合時のアービトレー
ションルールの詳細について図３に示したユニット構成
例を参照して説明する。
【００４５】図３は、ＰＬＣシステムのユニット構成の
一例を示した図である。
一例を示した図である。
【００４６】図３において、このユニット構成において
は、バスマスタが４台接続された状態を示しており、Ｃ
ＰＵユニット、周辺ユニットＡ、周辺ユニットＢ、周辺
ユニットＣがバスマスタユニットになり、周辺ユニット
Ｄ、周辺ユニットＥはバスマスタユニットとして動作し
ない。
は、バスマスタが４台接続された状態を示しており、Ｃ
ＰＵユニット、周辺ユニットＡ、周辺ユニットＢ、周辺
ユニットＣがバスマスタユニットになり、周辺ユニット
Ｄ、周辺ユニットＥはバスマスタユニットとして動作し
ない。
【００４７】さて、通常ＰＬＣシステムにおいては、Ｃ
ＰＵユニットのサイクリック処理の処理時間（サイクル
タイム、スキャンタイムともいう）が重要であるので、
各バスマスタユニットの優先度は以下のように設定され
る。
ＰＵユニットのサイクリック処理の処理時間（サイクル
タイム、スキャンタイムともいう）が重要であるので、
各バスマスタユニットの優先度は以下のように設定され
る。
【００４８】ＣＰＵユニット＞周辺ユニットＡ＝周辺ユ
ニットＢ＝周辺ユニットＣ…（１）ここで、Ｘ＞ＹはＸ
がＹより優先度が高いことを示し、Ｘ＝ＹはＸとＹが同
じ優先度であることを示す。
ニットＢ＝周辺ユニットＣ…（１）ここで、Ｘ＞ＹはＸ
がＹより優先度が高いことを示し、Ｘ＝ＹはＸとＹが同
じ優先度であることを示す。
【００４９】この設定において、例えば、ＣＰＵユニッ
トと他の周辺ユニットとが同時にバス権を要求したとす
ると、ＣＰＵユニットがバス権を獲得する。
トと他の周辺ユニットとが同時にバス権を要求したとす
ると、ＣＰＵユニットがバス権を獲得する。
【００５０】次に、周辺ユニットをＣＰＵユニットより
優先度を高く設定した場合、例えば、周辺ユニットＡの
優先度をＣＰＵユニットより高く設定した場合の各バス
マスタユニットの優先度は以下のようになる。
優先度を高く設定した場合、例えば、周辺ユニットＡの
優先度をＣＰＵユニットより高く設定した場合の各バス
マスタユニットの優先度は以下のようになる。
【００５１】周辺ユニットＡ＞ＣＰＵユニット＞周辺ユ
ニットＢ＝周辺ユニットＣ…（２）この設定において、
周辺ユニットＡと他のユニットが同時にバス権を要求し
たとすると、周辺ユニットＡがバス権を獲得する。
ニットＢ＝周辺ユニットＣ…（２）この設定において、
周辺ユニットＡと他のユニットが同時にバス権を要求し
たとすると、周辺ユニットＡがバス権を獲得する。
【００５２】次に、あるユニットがバス権獲得中に、他
のユニットがバス権を要求した場合のアービトレーショ
ンルールについて説明する。
のユニットがバス権を要求した場合のアービトレーショ
ンルールについて説明する。
【００５３】図４は、ＣＰＵユニットの優先度を他の周
辺ユニットより高く設定した場合においてあるユニット
がバス権獲得中に、他のユニットがバス権を要求した場
合のアービトレーションルールを表で示す図である。
辺ユニットより高く設定した場合においてあるユニット
がバス権獲得中に、他のユニットがバス権を要求した場
合のアービトレーションルールを表で示す図である。
【００５４】ＣＰＵユニットの優先度を他の周辺ユニッ
トより高く設定した場合、すなわち上述した式（１）の
状態に設定された場合において、あるユニットがバス権
獲得中に、他のユニットがバス権を要求した場合のアー
ピトレーションルールは、図４の表のようになる。
トより高く設定した場合、すなわち上述した式（１）の
状態に設定された場合において、あるユニットがバス権
獲得中に、他のユニットがバス権を要求した場合のアー
ピトレーションルールは、図４の表のようになる。
【００５５】すなわち、周辺ユニットがバスマスタのと
き、他の周辺ユニットがバス権要求をあげたとすると、
この場合、このバスマスタはバス権を開放せず処理を続
行する。
き、他の周辺ユニットがバス権要求をあげたとすると、
この場合、このバスマスタはバス権を開放せず処理を続
行する。
【００５６】また、周辺ユニットがバスマスタのとき、
ＣＰＵユニットがバス権要求をあげたとすると、この場
合、このバスマスタは処理を中断し、バス権を開放して
ＣＰＵユニットに渡す。
ＣＰＵユニットがバス権要求をあげたとすると、この場
合、このバスマスタは処理を中断し、バス権を開放して
ＣＰＵユニットに渡す。
【００５７】また、ＣＰＵユニットがバスマスタのと
き、他の周辺ユニットがバス権要求をあげたとすると、
この場合、このバスマスタはバス権を開放せず処理を続
行する。
き、他の周辺ユニットがバス権要求をあげたとすると、
この場合、このバスマスタはバス権を開放せず処理を続
行する。
【００５８】図５は、周辺ユニットＡの優先度をＣＰＵ
ユニットより高く設定した場合においてあるユニットが
バス権獲得中に、他のユニットがバス権を要求した場合
のアービトレーションルールを表で示す図である。
ユニットより高く設定した場合においてあるユニットが
バス権獲得中に、他のユニットがバス権を要求した場合
のアービトレーションルールを表で示す図である。
【００５９】周辺ユニットＡの優先度をＣＰＵユニット
より高く設定した場合、すなわち上述した式（２）の状
態に設定された場合において、あるユニットがバス権獲
得中に、他のユニットがバス権を要求した場合のアービ
トレーションルールは、図５の表のようになる。
より高く設定した場合、すなわち上述した式（２）の状
態に設定された場合において、あるユニットがバス権獲
得中に、他のユニットがバス権を要求した場合のアービ
トレーションルールは、図５の表のようになる。
【００６０】すなわち、周辺ユニットＡがバスマスタの
とき、周辺ユニットＢ，Ｃがバス権要求をあげたとする
と、この場合、このバスマスタはバス権を開放せず処理
を続行する。
とき、周辺ユニットＢ，Ｃがバス権要求をあげたとする
と、この場合、このバスマスタはバス権を開放せず処理
を続行する。
【００６１】また、周辺ユニットＡがバスマスタのと
き、ＣＰＵユニットがバス権要求をあげたとすると、こ
の場合、このバスマスタはバス権を開放せず処理を続行
する。
き、ＣＰＵユニットがバス権要求をあげたとすると、こ
の場合、このバスマスタはバス権を開放せず処理を続行
する。
【００６２】また、周辺ユニットＢ，Ｃがバスマスタの
とき、周辺ユニットＡがバス権要求をあげたとすると、
この場合、このバスマスタは処理を中断し、バス権を開
放して周辺ユニットＡに渡す。
とき、周辺ユニットＡがバス権要求をあげたとすると、
この場合、このバスマスタは処理を中断し、バス権を開
放して周辺ユニットＡに渡す。
【００６３】また、周辺ユニットＢ，Ｃがバスマスタの
とき、周辺ユニットＢ，Ｃがバス権要求をあげたとする
と、この場合、このバスマスタはバス権を開放せず処理
を続行する。
とき、周辺ユニットＢ，Ｃがバス権要求をあげたとする
と、この場合、このバスマスタはバス権を開放せず処理
を続行する。
【００６４】また、周辺ユニットＢ，Ｃがバスマスタの
とき、ＣＰＵユニットがバス権要求をあげたとすると、
この場合、このバスマスタは処理を中断し、バス権を開
放してＣＰＵユニットに渡す。
とき、ＣＰＵユニットがバス権要求をあげたとすると、
この場合、このバスマスタは処理を中断し、バス権を開
放してＣＰＵユニットに渡す。
【００６５】また、ＣＰＵユニットがバスマスタのと
き、周辺ユニットＡがバス権要求をあげたとすると、こ
の場合、このバスマスタは処理を中断し、バス権を開放
して周辺ユニットＡに渡す。
き、周辺ユニットＡがバス権要求をあげたとすると、こ
の場合、このバスマスタは処理を中断し、バス権を開放
して周辺ユニットＡに渡す。
【００６６】また、ＣＰＵユニットがバスマスタのと
き、周辺ユニットＢ，Ｃがバス権要求をあげたとする
と、この場合、このバスマスタはバス権を開放せず処理
を続行する。
き、周辺ユニットＢ，Ｃがバス権要求をあげたとする
と、この場合、このバスマスタはバス権を開放せず処理
を続行する。
【００６７】図６は、ＰＬＣシステムのユニット構成の
他の例を示した図である。
他の例を示した図である。
【００６８】図６において、バスマスタが３台接続され
た状態を示しており、ＣＰＵユニット、位置制御ユニッ
ト、ＰＩＤユニットがバスマスタユニットになり、入出
力ユニット、ＡＤ／ＤＡユニット、入出力ユニットはバ
スマスタユニットとして動作しない。
た状態を示しており、ＣＰＵユニット、位置制御ユニッ
ト、ＰＩＤユニットがバスマスタユニットになり、入出
力ユニット、ＡＤ／ＤＡユニット、入出力ユニットはバ
スマスタユニットとして動作しない。
【００６９】図７は、図６に示したユニット構成におけ
るＩ／Ｏコンフィグレーションの設定内容の一例を示す
図である。
るＩ／Ｏコンフィグレーションの設定内容の一例を示す
図である。
【００７０】図７において、「バスマスタ設定」につい
ては、ユニット種別の位置制御ユニットおよびＰＩＤユ
ニットに対して「あり」に設定され、他のユニット、す
なわち、入出力９６点、ＡＤ／ＤＡユニット、入出力３
２点に対しては「なし」に設定されている。
ては、ユニット種別の位置制御ユニットおよびＰＩＤユ
ニットに対して「あり」に設定され、他のユニット、す
なわち、入出力９６点、ＡＤ／ＤＡユニット、入出力３
２点に対しては「なし」に設定されている。
【００７１】また、「バスマスタ優先度設定」について
は、ユニット種別の位置制御ユニットに対して「高」、
ＰＩＤユニットに対しては「低」に設定され、他のユニ
ット、すなわち、入出力９６点、ＡＤ／ＤＡユニット、
入出力３２点に対しては「なし」に設定されている。
は、ユニット種別の位置制御ユニットに対して「高」、
ＰＩＤユニットに対しては「低」に設定され、他のユニ
ット、すなわち、入出力９６点、ＡＤ／ＤＡユニット、
入出力３２点に対しては「なし」に設定されている。
【００７２】すなわち、図７に示したＩ／Ｏコンフィグ
レーションの設定内容の場合、位置制御ユニットがもっ
ともリアルタイム性を要求されるユニットとして設定さ
れている。
レーションの設定内容の場合、位置制御ユニットがもっ
ともリアルタイム性を要求されるユニットとして設定さ
れている。
【００７３】図８は、図６に示したユニット構成および
図７に示したＩ／Ｏコンフィグレーションの設定内容の
場合の各バスマスタの処理を示すタイミングチャートで
ある。
図７に示したＩ／Ｏコンフィグレーションの設定内容の
場合の各バスマスタの処理を示すタイミングチャートで
ある。
【００７４】図８の（Ｂ）、（Ｃ）に示すように、位置
制御ユニットと他のバスマスタユニットが競合した場合
でも、位置制御ユニットのバス要求が優先されるため、
位置制御ユニットはほぼ一定周期でバスアクセスするこ
とが可能になる。
制御ユニットと他のバスマスタユニットが競合した場合
でも、位置制御ユニットのバス要求が優先されるため、
位置制御ユニットはほぼ一定周期でバスアクセスするこ
とが可能になる。
【００７５】また、ＰＩＤユニットはもっとも優先度が
低いため、他のバスマスタ処理がないときに限りバスア
クセスが可能となる。
低いため、他のバスマスタ処理がないときに限りバスア
クセスが可能となる。
【００７６】このような構成によると、ＣＰＵユニット
のサイクルタイムへの影響を抑えつつも、もっともリア
ルタイム性の要求されるバスマスタ、すなわち位置制御
ユニットの処理時間を保証することが可能になる。
のサイクルタイムへの影響を抑えつつも、もっともリア
ルタイム性の要求されるバスマスタ、すなわち位置制御
ユニットの処理時間を保証することが可能になる。
【００７７】上述したように、この発明では、複数のバ
スマスタユニットが単一のバスに接続され、各バスマス
タユニットからのバス要求をアービタ回路で制御するこ
とにより各バスマスタユニットが上記バスに接続された
メモリ、入出力装置等をアクセスするマルチバスシステ
ムにおいて、各バスマスタのバス権獲得の優先順位を設
定し、各バスマスタユニットからのバス要求を上記優先
順位に基づき上記アービタ回路で制御するように構成し
たので、リアルリアルタイム性の要求されるバスマスタ
の処理時間（サイクルタイム）を保証することが可能に
なる。
スマスタユニットが単一のバスに接続され、各バスマス
タユニットからのバス要求をアービタ回路で制御するこ
とにより各バスマスタユニットが上記バスに接続された
メモリ、入出力装置等をアクセスするマルチバスシステ
ムにおいて、各バスマスタのバス権獲得の優先順位を設
定し、各バスマスタユニットからのバス要求を上記優先
順位に基づき上記アービタ回路で制御するように構成し
たので、リアルリアルタイム性の要求されるバスマスタ
の処理時間（サイクルタイム）を保証することが可能に
なる。
【００７８】
【発明の効果】以上説明したように、請求項１記載の発
明では、複数のバスマスタユニットが単一のバスに接続
され、各バスマスタユニットからのバス要求をアービタ
回路で制御することにより各バスマスタユニットが上記
バスに接続されたユニットをアクセスするマルチバスマ
スタ制御方法であって、各バスマスタのバス権獲得の優
先順位を設定し、各バスマスタユニットからのバス要求
を上記優先順位に基づいて制御するように構成したの
で、リアルリアルタイム性の要求されるバスマスタの処
理時間（サイクルタイム）を保証することが可能にな
る。
明では、複数のバスマスタユニットが単一のバスに接続
され、各バスマスタユニットからのバス要求をアービタ
回路で制御することにより各バスマスタユニットが上記
バスに接続されたユニットをアクセスするマルチバスマ
スタ制御方法であって、各バスマスタのバス権獲得の優
先順位を設定し、各バスマスタユニットからのバス要求
を上記優先順位に基づいて制御するように構成したの
で、リアルリアルタイム性の要求されるバスマスタの処
理時間（サイクルタイム）を保証することが可能にな
る。
【００７９】また、請求項２記載の発明では、ＣＰＵユ
ニット及び複数の周辺ユニットが単一のバスに接続さ
れ、各ユニットからのバス要求をアービタ回路で制御す
ることにより各ユニットが上記バスに接続されたメモ
リ、入出力装置等をアクセスするプログラマブルロジッ
クコントローラシステムにおけるマルチバスマスタ制御
方法であって、各ユニットのバス権獲得の優先順位を設
定し、各ユニットからのバス要求を上記優先順位に基づ
いて制御するように構成したので、リアルリアルタイム
性の要求されるユニットの処理時間（サイクルタイム）
を保証することが可能になる。
ニット及び複数の周辺ユニットが単一のバスに接続さ
れ、各ユニットからのバス要求をアービタ回路で制御す
ることにより各ユニットが上記バスに接続されたメモ
リ、入出力装置等をアクセスするプログラマブルロジッ
クコントローラシステムにおけるマルチバスマスタ制御
方法であって、各ユニットのバス権獲得の優先順位を設
定し、各ユニットからのバス要求を上記優先順位に基づ
いて制御するように構成したので、リアルリアルタイム
性の要求されるユニットの処理時間（サイクルタイム）
を保証することが可能になる。
【００８０】また、請求項３記載の発明では、請求項１
又は２記載の発明において、上記優先順位を高く設定す
るバスマスタユニットの数を予め設定した数に制限する
ように構成したので、さらにリアルリアルタイム性の要
求されるバスマスタやユニットの処理時間（サイクルタ
イム）を保証することが可能になる。
又は２記載の発明において、上記優先順位を高く設定す
るバスマスタユニットの数を予め設定した数に制限する
ように構成したので、さらにリアルリアルタイム性の要
求されるバスマスタやユニットの処理時間（サイクルタ
イム）を保証することが可能になる。
【００８１】また、請求項４記載の発明では、複数のバ
スマスタユニットが単一のバスに接続され、各バスマス
タユニットからのバス要求をアービタ回路で制御するこ
とにより各バスマスタユニットが上記バスに接続された
ユニットをアクセスするマルチバスマスタ制御装置であ
って、各バスマスタのバス権獲得の優先順位を設定する
優先順位設定手段、を具備し、上記アービタ回路は、上
記優先順位設定手段で設定された優先順位にしたがって
各バスマスタユニットからのバス要求を制御するように
構成したので、リアルリアルタイム性の要求されるバス
マスタの処理時間（サイクルタイム）を保証することが
可能になる。
スマスタユニットが単一のバスに接続され、各バスマス
タユニットからのバス要求をアービタ回路で制御するこ
とにより各バスマスタユニットが上記バスに接続された
ユニットをアクセスするマルチバスマスタ制御装置であ
って、各バスマスタのバス権獲得の優先順位を設定する
優先順位設定手段、を具備し、上記アービタ回路は、上
記優先順位設定手段で設定された優先順位にしたがって
各バスマスタユニットからのバス要求を制御するように
構成したので、リアルリアルタイム性の要求されるバス
マスタの処理時間（サイクルタイム）を保証することが
可能になる。
【００８２】また、請求項５記載の発明では、ＣＰＵユ
ニット及び複数の周辺ユニットが単一のバスに接続さ
れ、各ユニットからのバス要求をアービタ回路で制御す
ることにより各ユニットが上記バスに接続されたメモ
リ、入出力装置等をアクセスするプログラマブルロジッ
クコントローラシステムにおけるマルチバスマスタ制御
装置であって、各ユニットのバス権獲得の優先順位を設
定する優先順位設定手段、を具備し、上記アービタ回路
は、上記優先順位設定手段で設定された優先順位にした
がって各ユニットからのバス要求を制御するように構成
したので、リアルリアルタイム性の要求されるユニット
の処理時間（サイクルタイム）を保証することが可能に
なる。
ニット及び複数の周辺ユニットが単一のバスに接続さ
れ、各ユニットからのバス要求をアービタ回路で制御す
ることにより各ユニットが上記バスに接続されたメモ
リ、入出力装置等をアクセスするプログラマブルロジッ
クコントローラシステムにおけるマルチバスマスタ制御
装置であって、各ユニットのバス権獲得の優先順位を設
定する優先順位設定手段、を具備し、上記アービタ回路
は、上記優先順位設定手段で設定された優先順位にした
がって各ユニットからのバス要求を制御するように構成
したので、リアルリアルタイム性の要求されるユニット
の処理時間（サイクルタイム）を保証することが可能に
なる。
【００８３】また、請求項６記載の発明では、請求項４
又は５記載の発明において、上記優先順位を高く設定す
るバスマスタユニットの数を予め設定した数に制限する
制限手段、を更に具備するように構成したので、さらに
リアルリアルタイム性の要求されるバスマスタやユニッ
トの処理時間（サイクルタイム）を保証することが可能
になる。
又は５記載の発明において、上記優先順位を高く設定す
るバスマスタユニットの数を予め設定した数に制限する
制限手段、を更に具備するように構成したので、さらに
リアルリアルタイム性の要求されるバスマスタやユニッ
トの処理時間（サイクルタイム）を保証することが可能
になる。
【図１】この発明に係るマルチバスマスタ制御方法およ
び装置を適用して構成したＰＬＣシステムを示すブロッ
ク図。
び装置を適用して構成したＰＬＣシステムを示すブロッ
ク図。
【図２】図１に示したＰＬＣシステムにおけるＩ／Ｏコ
ンフィグレーションの設定内容の一例を示す図。
ンフィグレーションの設定内容の一例を示す図。
【図３】ＰＬＣシステムのユニット構成の一例を示した
図。
図。
【図４】ＣＰＵユニットの優先度を他の周辺ユニットよ
り高く設定した場合においてあるユニットがバス権獲得
中に、他のユニットがバス権を要求した場合のアービト
レーションルールを表で示す図。
り高く設定した場合においてあるユニットがバス権獲得
中に、他のユニットがバス権を要求した場合のアービト
レーションルールを表で示す図。
【図５】周辺ユニットＡの優先度をＣＰＵユニットより
高く設定した場合においてあるユニットがバス権獲得中
に、他のユニットがバス権を要求した場合のアービトレ
ーションルールを表で示す図。
高く設定した場合においてあるユニットがバス権獲得中
に、他のユニットがバス権を要求した場合のアービトレ
ーションルールを表で示す図。
【図６】ＰＬＣシステムのユニット構成の他の例を示し
た図。
た図。
【図７】図６に示したユニット構成におけるＩ／Ｏコン
フィグレーションの設定内容の一例を示す図。
フィグレーションの設定内容の一例を示す図。
【図８】図６に示したユニット構成および図７に示した
Ｉ／Ｏコンフィグレーションの設定内容の場合の各バス
マスタの処理を示すタイミングチャート。
Ｉ／Ｏコンフィグレーションの設定内容の場合の各バス
マスタの処理を示すタイミングチャート。
【図９】従来のマルチバスマスタ構成を持つＰＬＣシス
テムを示すブロック図。
テムを示すブロック図。
【図１０】図９に示すマルチバスマスタ構成を持つＰＬ
Ｃシステムにおけるバスマスタがバス獲得するまでのバ
スアービタ処理およびバスマスタ処理を示すフローチャ
ート。
Ｃシステムにおけるバスマスタがバス獲得するまでのバ
スアービタ処理およびバスマスタ処理を示すフローチャ
ート。
１０ ベースユニット ２０−１ 周辺ユニット（周辺ユニット１） ２０−２ 周辺ユニット（周辺ユニット２） ２０−３ 周辺ユニット（周辺ユニット３） ２１−１ バスインタフェース（バスＩ／Ｆ） ２１−２ バスインタフェース（バスＩ／Ｆ） ２２−１ マイクロプロセッサユニット（ＭＰＵ１） ２２−２ マイクロプロセッサユニット（ＭＰＵ２） ２３−１ 共有メモリ（共有メモリ１） ２３−２ 共有メモリ（共有メモリ２） ３０ バスアービタ ４０ システムバス ５０ ＰＬＣサポートツール ５１ ツール接続ケーブル
Claims (6)
- 【請求項１】 複数のバスマスタユニットが単一のバス
に接続され、各バスマスタユニットからのバス要求をア
ービタ回路で制御することにより各バスマスタユニット
が上記バスに接続されたユニットをアクセスするマルチ
バスマスタ制御方法であって、 各バスマスタのバス権獲得の優先順位を設定し、 各バスマスタユニットからのバス要求を上記優先順位に
基づいて制御することを特徴とするマルチバスマスタ制
御方法。 - 【請求項２】 ＣＰＵユニット及び複数の周辺ユニット
が単一のバスに接続され、各ユニットからのバス要求を
アービタ回路で制御することにより各ユニットが上記バ
スに接続されたメモリ、入出力装置等をアクセスするプ
ログラマブルロジックコントローラシステムにおけるマ
ルチバスマスタ制御方法であって、 各ユニットのバス権獲得の優先順位を設定し、 各ユニットからのバス要求を上記優先順位に基づいて制
御することを特徴とするマルチバスマスタ制御方法。 - 【請求項３】 上記優先順位を高く設定するバスマスタ
ユニットの数を予め設定した数に制限することを特徴と
する請求項１又は２に記載のマルチバスマスタ制御方
法。 - 【請求項４】 複数のバスマスタユニットが単一のバス
に接続され、各バスマスタユニットからのバス要求をア
ービタ回路で制御することにより各バスマスタユニット
が上記バスに接続されたユニットをアクセスするマルチ
バスマスタ制御装置であって、 各バスマスタのバス権獲得の優先順位を設定する優先順
位設定手段、 を具備し、 上記アービタ回路は、 上記優先順位設定手段で設定された優先順位にしたがっ
て各バスマスタユニットからのバス要求を制御すること
を特徴とするマルチバスマスタ制御装置。 - 【請求項５】 ＣＰＵユニット及び複数の周辺ユニット
が単一のバスに接続され、各ユニットからのバス要求を
アービタ回路で制御することにより各ユニットが上記バ
スに接続されたメモリ、入出力装置等をアクセスするプ
ログラマブルロジックコントローラシステムにおけるマ
ルチバスマスタ制御装置であって、 各ユニットのバス権獲得の優先順位を設定する優先順位
設定手段、 を具備し、 上記アービタ回路は、 上記優先順位設定手段で設定された優先順位にしたがっ
て各ユニットからのバス要求を制御することを特徴とす
るマルチバスマスタ制御装置。 - 【請求項６】 上記優先順位を高く設定するバスマスタ
ユニットの数を予め設定した数に制限する制限手段、 を更に具備することを特徴とする請求項４又は５に記載
のマルチバスマスタ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206387A JP2000040060A (ja) | 1998-07-22 | 1998-07-22 | マルチバスマスタ制御方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10206387A JP2000040060A (ja) | 1998-07-22 | 1998-07-22 | マルチバスマスタ制御方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000040060A true JP2000040060A (ja) | 2000-02-08 |
Family
ID=16522511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10206387A Withdrawn JP2000040060A (ja) | 1998-07-22 | 1998-07-22 | マルチバスマスタ制御方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000040060A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030094864A (ko) * | 2002-06-08 | 2003-12-18 | 엘지산전 주식회사 | 패러렐 버스 상의 모듈간 액세스권 획득 장치 및 방법 |
| JPWO2015162760A1 (ja) * | 2014-04-24 | 2017-04-13 | 三菱電機株式会社 | Ｐｌｃユニット及びプログラマブルロジックコントローラ |
-
1998
- 1998-07-22 JP JP10206387A patent/JP2000040060A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030094864A (ko) * | 2002-06-08 | 2003-12-18 | 엘지산전 주식회사 | 패러렐 버스 상의 모듈간 액세스권 획득 장치 및 방법 |
| JPWO2015162760A1 (ja) * | 2014-04-24 | 2017-04-13 | 三菱電機株式会社 | Ｐｌｃユニット及びプログラマブルロジックコントローラ |
| US10073431B2 (en) | 2014-04-24 | 2018-09-11 | Mitsubishi Electric Corporation | PLC unit and programmable logic controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5884051A (en) | System, methods and computer program products for flexibly controlling bus access based on fixed and dynamic priorities | |
| EP0644487A2 (en) | Scalable system interrupt structure for a multiprocessing system | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| US6959354B2 (en) | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit | |
| JP2004005677A (ja) | 集積回路装置のバスアービター | |
| JPH05173985A (ja) | プログラマブルコントローラ | |
| JP2000040060A (ja) | マルチバスマスタ制御方法および装置 | |
| JP2004194014A (ja) | バス制御装置及び情報処理システム | |
| JPH10320349A (ja) | プロセッサ及び当該プロセッサを用いるデータ転送システム | |
| JPH03164964A (ja) | 情報処理装置における排他制御処理装置 | |
| JPH09190407A (ja) | 制御装置 | |
| JPH0689257A (ja) | バスブリッジの調停装置 | |
| KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
| JPH06266657A (ja) | 情報処理装置 | |
| JP4432268B2 (ja) | バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法 | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JP5111940B2 (ja) | 情報処理装置及びアクセス制御方法 | |
| JPH0830549A (ja) | バス制御装置 | |
| JPS63286949A (ja) | バス制御方式 | |
| JPH04250553A (ja) | プログラマブルコントローラ | |
| JPH0227461A (ja) | データ転送制御装置 | |
| KR100243868B1 (ko) | 주 전산기에서의 중재로직 방법 | |
| JPH04168557A (ja) | バス調停回路 | |
| JPH03265058A (ja) | バス使用権制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |