JP5111940B2 - 情報処理装置及びアクセス制御方法 - Google Patents
情報処理装置及びアクセス制御方法 Download PDFInfo
- Publication number
- JP5111940B2 JP5111940B2 JP2007145805A JP2007145805A JP5111940B2 JP 5111940 B2 JP5111940 B2 JP 5111940B2 JP 2007145805 A JP2007145805 A JP 2007145805A JP 2007145805 A JP2007145805 A JP 2007145805A JP 5111940 B2 JP5111940 B2 JP 5111940B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access
- buses
- access request
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
図1は本発明の一実施形態に係る情報処理装置の構成を概略的に示すブロック図である。この情報処理装置は、例えば、LSI(Large Scale Integration)チップとして実現されている。図1に示すように、複数のバス10A、10B(バスは3つ以上設けてもよい)が設けられる。各バス10A、10Bは調停部14A,14B、カウンタ16A,16Bを有する。調停部14A,14B、カウンタ16A,16Bは便宜的にバスに内蔵されるように示したが、バスに接続されていてもよい。各バス10A,10Bにはバスマスタ20A,20B、22A,22B(2つに限らず、1つでもよいし、3つ以上でもよい)と、バススレーブ24A,24B、26A,26Bが接続される。バスマスタ20A,20B、22A,22BはCPU、映像処理装置、音声処理装置等のデータ処理装置やDMAコントローラ等のバスへアクセス権獲得要求を出力する機能を持った能動的なモジュールである。バススレーブ24A,24B、26A,26Bはレジスタ、メモリ等の受動的なモジュールである。なお、バススレーブは接続されていなくても良い。
Claims (8)
- 第1バスマスタと当該バスマスタのタイムアウト時間を検出するためのカウンタとを有する第1バスと、
第2バスマスタと当該バスマスタのタイムアウト時間を検出するためのカウンタとを有する第2バスと、
前記第1、第2バスにより共有されるメモリと前記第1、第2バスとの間に接続され、第1、第2バスからのアクセス要求が競合した時、一方のバスからのアクセス要求を許可し、許可したアクセス要求が完了するまで他方のバスからのアクセス要求を待機させ、待機期間中に前記他方のバスに報知信号を供給するアクセス調停装置とを具備し、
前記第1、第2バスのカウンタは前記第1、第2バスがアクセス要求を発生するとカウント開始し、前記報知信号の供給期間はカウント停止する情報処理装置。 - 前記第1、第2バスのカウンタは前記報知信号の供給が終了するとカウントを再開する請求項1記載の情報処理装置。
- 前記第1、第2バスの各々は複数のバスマスタと、同じバスに属する複数のバスマスタからバスへのアクセス要求が競合した時、一のバスマスタからのアクセス要求を許可し、許可したアクセス要求が完了するまで他のバスマスタからのアクセス要求を待機させる調停部とを具備する請求項1記載の情報処理装置。
- 前記第1、第2バスの各々は少なくとも1つのバススレーブをさらに具備し、
前記調停部は、前記バスマスタからのアクセス要求が発生した時、アクセスアドレスが前記メモリのアドレスか否かを判定する第1判定手段と、前記第1判定手段が前記アクセスアドレスが前記メモリのアドレスであると判定した場合、前記アクセス要求を前記アクセス調停装置へ送信し、前記アクセスアドレスが前記バススレーブのアドレスであると判定した場合、前記バススレーブへのアクセスを許可する手段とを具備する請求項3記載の情報処理装置。 - 第1バスマスタと当該バスマスタのタイムアウト時間を検出するためのカウンタとを有する第1バスと、
第2バスマスタと当該バスマスタのタイムアウト時間を検出するためのカウンタとを有する第2バスと、
前記第1、第2バスにより共有されるメモリとを具備する情報処理装置のアクセス制御方法は、
第1、第2バスからのアクセス要求が競合した時、一方のバスからのアクセス要求を許可し、許可したアクセス要求が完了するまで他方のバスからのアクセス要求を待機させ、待機期間中に前記他方のバスに報知信号を送るステップと、
前記第1、第2バスがアクセス要求を発生すると前記第1、第2バスのカウンタをカウント開始させ、前記報知信号の供給期間はカウント停止させるステップと、
を具備するアクセス制御方法。 - 前記報知信号の供給が終了すると前記第1、第2バスのカウンタをカウント再開させるステップとをさらに具備する請求項5記載のアクセス制御方法。
- 同じバスに属する複数のバスマスタからバスへのアクセス要求が競合した時、一のバスマスタからのアクセス要求を許可し、許可したアクセス要求が完了するまで他のバスマスタからのアクセス要求を待機させるステップを具備する請求項5記載のアクセス制御方法。
- 前記バスマスタからのアクセス要求が発生した時、アクセスアドレスが前記メモリのアドレスか否かを判定するステップと、
前記判定ステップで前記アクセスアドレスが前記メモリのアドレスであると判定した場合、前記アクセス要求が競合するか否か判定し、前記アクセスアドレスが前記バススレーブのアドレスであると判定した場合、前記バススレーブへのアクセスを許可するステップとを具備する請求項7記載のアクセス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007145805A JP5111940B2 (ja) | 2007-05-31 | 2007-05-31 | 情報処理装置及びアクセス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007145805A JP5111940B2 (ja) | 2007-05-31 | 2007-05-31 | 情報処理装置及びアクセス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008299654A JP2008299654A (ja) | 2008-12-11 |
JP5111940B2 true JP5111940B2 (ja) | 2013-01-09 |
Family
ID=40173112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007145805A Expired - Fee Related JP5111940B2 (ja) | 2007-05-31 | 2007-05-31 | 情報処理装置及びアクセス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5111940B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011248551A (ja) * | 2010-05-26 | 2011-12-08 | Nec Corp | アクセス制御装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6389956A (ja) * | 1986-10-03 | 1988-04-20 | Fujitsu Ltd | マスタ・スレーブシステムのアクセス制御方法 |
JPS63155550U (ja) * | 1987-03-31 | 1988-10-12 | ||
JPH11203221A (ja) * | 1998-01-14 | 1999-07-30 | Fuji Xerox Co Ltd | データ転送装置 |
JP2003091501A (ja) * | 2001-09-17 | 2003-03-28 | Matsushita Electric Ind Co Ltd | 情報処理装置 |
JP2004078508A (ja) * | 2002-08-16 | 2004-03-11 | Nec Micro Systems Ltd | バス調停回路、バス調停方法およびそのプログラム |
-
2007
- 2007-05-31 JP JP2007145805A patent/JP5111940B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008299654A (ja) | 2008-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
JP2009025866A (ja) | メモリコントローラ、バスシステム、集積回路、及び、集積回路の制御方法。 | |
US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
JP2002304369A (ja) | バスシステム | |
JPH08263312A (ja) | バス仲裁方法及びその装置 | |
JP2007122410A (ja) | バス調停回路及びバス調停方法 | |
JP6039522B2 (ja) | 外部入出力装置および調停設定結果格納方法 | |
JP5111940B2 (ja) | 情報処理装置及びアクセス制御方法 | |
JP5677007B2 (ja) | バス調停装置、バス調停方法 | |
JP2004194014A (ja) | バス制御装置及び情報処理システム | |
US11914536B2 (en) | Device and method for sharing resource via bus | |
US20110055446A1 (en) | Semiconductor integrated circuit device | |
WO1992006432A1 (en) | Device for controlling bus | |
US10983927B2 (en) | Electronic device for recovering from buffer overrun in a bus system | |
JP3124544B2 (ja) | バス制御装置 | |
US8327054B2 (en) | Data check circuit for checking program data stored in memory | |
JP2000207354A (ja) | バスア―ビタ及びバス間制御装置 | |
JP2007316726A (ja) | データ転送制御装置 | |
JP2002207714A (ja) | マルチプロセッサ装置 | |
JP2742135B2 (ja) | バス調停装置 | |
JPH0844661A (ja) | 情報処理装置 | |
JP2012168773A (ja) | バスシステムおよびアクセス制御方法 | |
JP2008097462A (ja) | 情報処理装置及び情報処理方法 | |
JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 | |
JP2012137844A (ja) | 半導体装置及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120321 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |