JPS6389956A - マスタ・スレーブシステムのアクセス制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段（第１図）作用 実施例 （ａ）一実施例の説明（第２図、第３図、第４図、第５
図、第６図） （ｂ）他の実施例の説明 発明の効果 〔概要〕 複数のマスタと複数のスレーブが共通バスに接続され、
バス占有権を獲得したマスタが共通ビジー線にビジー信
号を発し、ビジー信号のオフで各マスタがバス占有権の
調停を行うシステムにおいて、スレーブにビジー信号発
生回路を設け、ライトアクセス時に、マスタのビジー信
号に引続き、スレーブがビジー信号を発することによっ
て、ライトアクセスとバス占有権の調停を並行にできる
ようにしたものである。

〔産業上の利用分野〕

本発明は、複数のマスタと複数のスレーブが共通バスを
介して接続され、調停によってバス占有権を獲得したマ
スタか共通バスを介してスレーブをアクセスし、スレー
ブとリード／ライトのデータ転送を行うマスタ・スレー
ブシステムにおいて、マスタ、スレーブの各々の応答時
間に合わせた共通バスの占有を行ってデータ転送をする
アクセス制御方式に関し、特にアクセスサイクル内に各
マスタのハス占有権の調停を行って効率良いバス使用の
可能なアクセス制御方式に関する。

共通ハスに複数のマスタと複数のスレーブが接続され、
マスタがスレーブをアクセスするマスタ・スレーブシス
テムにおいては、近年複雑な処理を可能とするため、種
々の応答速度のマスタ、スレーブが混在する。このため
、マスタとスレーブの組合わせによってアクセスタイム
が異なり、アクセスタイム可変データ転送技術が用いら
れている。

このようなシステムにおいては、マスタが複数存在する
ため、マスタのアクセス要求（バス占有要求）に対し競
合の調停（アービトレーションという）のためのサイク
ルが必要となり、その間バスが利用されないことから、
アクセスサイクル中にアービトレーションを行えるアク
セス制御方式％式％ 〔従来の技術〕 マスタ・スレーブシステムとして、例えば、第７図（Ａ
）に示す３つのマスタ１ａ、１ｂ、ＩＣがアドレスとデ
ータのマルチプレクサバスで構成された共通バスＣ−Ｂ
ＵＳによって２つのスレーブ２ａ、２ｂに接続されてい
るものとする。マスタｌａ、ｌｂ、ｌｃとしてはＣＰＵ
　（中央処理装置）　、ＤＭＡＣ（ダイレクトメモリア
クセスコントローラ）、Ｉ１０コントローラ等が用いら
れ、スレーブ２ａ、２ｂとしては、メモリ、Ｉ１０コン
トローラ等が用いられる。

係るマスタ・スレーブシステムでは、共通バスＣ−ＢＵ
Ｓの他に制御信号のやりとりのため制御線が設けられ、
この例では、バス占有を示すビジー信号＊ＢＵＳＹ用の
ビジー線ｚｂ、スレーブ側の応答信号＊ＡＣＫをマスタ
側に伝えるための応答線１２ａ、ライトアクセス時のラ
イトストローブ信号＊ＷＳＴＲＢをスレーブに伝えるた
めのライトストローブ線ｎｗ、スタート信号＊５ＴＡＲ
Ｔをスレーブに伝えるためのスタート線Ｉｓが設けられ
ている。

又、マスタ１ａ、ｌｂ、ｌｃ間のアービトレーションの
ため、リクエスト線ＲＱＩＳＲＱ２が設けられ、この例
では、マスタｌａが最も優先度が高（、マスタｌｃが最
も優先度が低い。

このようなマスタ・スレーブシステムでは、第７図（Ｂ
）に示す如く、バス占有権を獲得したマスタがビジー信
号＊ＢＵＳＹをビジー線に発し、共通バスＣ−ＢＵＳを
占有して、スレーブ２ａ又は２ｂに対しリード又はライ
トのアクセスを行い、ビジー信号＊ＢＵＳＹが落ちたハ
イレベルの間に、リクエスト線ＲＱＩ、ＲＱ２のアクセ
ス要求を見て、アービトレーションが行われる。この例
では、マスタｌａがアクセス要求を発していれば、マス
タｌｂ、ｌｃがアクセス要求があっても、マスタ１ａが
バス占有権を獲得し、マスタ１ａがアクセス要求を発し
ていないで、マスタｌｂがアクセス要求を発していれば
、マスタＩＣがアクセス要求を発していても、マスタ１
ｂがバス占有権を獲得する。

この場合、バス占有権を獲得したマスタがアクセス完了
の１サイクル前に第７図（Ｂ）の如くビジー信号＊ＢＵ
ＳＹを落とせば、アクセスサイクル中にアービトレーシ
ョンを並列に実行でき、バスの効率利用が可能となる。

一方、このようなマスタ・スレーブシステムにおいては
、各マスタ、スレーブの応答時間が一定とは限らず、従
ってアクセスタイムは一定ではない。

例えば、データのＥＣＣチェックを行う場合、マスタ、
あるいはスレーブに、ＥＣＣ作成・チェック回路が設け
られる。この回路の性能（つまり使用する素子のスピー
ド）によって、必要とされる時間が決まり、アクセスタ
イムの長短に影響を及ぼす可能性が考えられる。

また、データの保持回路の種別によって、アクセスタイ
ムが異なる。

例えば、ＦＦ、ランチ等は、非常に短い時間（数ｎｓ〜
数十ｎｓ）でアクセス可能である。メモリに関していえ
ば、スタティックＲＡＭで、数十ｎｓ、ダイナミックＲ
ＡＭで百数士ｎｓの時間が必要となる。

装置においては、データの使用方法あるいは、使用頻度
に応じて、保持回路の種別が選ばれる。

このため、応答確認方式を用いてアクセスタイムを可変
とするようにしている。

例えば、マスタ１ａがリードデータの取込みに２クロツ
ク、ライトデータの出力に１クロック要するものとし、
スレーブ２ａがライトデータの取込みに１クロツク、リ
ードデータ出力まで１クロック要し、スレーブ２ｂがラ
イトデータの取込みに２クロツク、リードデータの出力
に２クロツク要するものとすると、応答確認シーケンス
は第８図の如（なる。

マスタ１ａが、スレーブ２ａをリードアクセスする場合
には、第８図（Ａ）の如く、マスタ１ａがビジー信号＊
ＢＵＳＹを発するとともに、アドレス取込みタイミング
を示すスタート信号＊５ＴＡＲＴをスタート線ｉｔｓに
発し、共通バスＣ−ＢＵＳにアドレス（先頭にアクセス
モードを示すフラグを含む）に発し、スレーブ２ａは図
のクロック■の立上がりで共通バスＣ−、Ｂ　Ｕ　Ｓの
アドレスを取込みデコードし、リードアクセスであるこ
とと、アドレスのデコードを行う。

スレーブ２ａは１クロツクでリードデータの出力ができ
るから、直ちにリードデータの有効となるタイミングを
通知するチック信号＊ＡＣＫを応答線Ｉｌａに発し、マ
スタ１ａに通知し、次にクロック■のタイミングでリー
ドデータを共通バスＣ−Ｂｕｓに送出する。

マスタ１ａでは、チック（３号＊ＡＣＫをクロック■の
立上りでとらえ、共通バスＣ−Ｂｕｓからリードデータ
を２クロツクで取込む。この時、マスタｌａは２クロツ
クで取込むことを知っているので、チック信号＊ＡＣＫ
の立上りから１クロツク遅れてクロック■でビジー信号
＊ＢＵＳＹをオフ（ハイレベル）とし、スレーブ２ａは
クロック■の立上りで、ビジー信号＊ＢＵＳＹがオフで
あることを検知し、リードデータの出力を停止する。

従って、マスタ１ａがスレーブ２ａをリードアクセスす
るには４クロツクのアクセスタイムを要する。

一方、マスタ１ａがスレーブ２ａをライトアクセスする
場合には、第８図（Ｂ）の如く、マスタ１ａがビジー信
号＊ＢＵＳＹを発するとともに、スタート信号＋１’５
ＴＡＲＴを発し、共通バスＣ−ＢＵＳにアドレスを発す
る。これとともに、マスタ１ａはｌクロックでライトデ
ータ出力可能なため、ライトデータの有効となるタイミ
ングを示すライトストローブ信号１ｋＷｓＴＲＢをライ
トストローブ線ｌＷに発する。スレーブ２ａはクロック
■立上りでアドレスデコードし、ライトアドレスを知る
とともに、ライトアドレスのデコードを行う。

マスタ１ａは、クロック■の立上りでライトデータを共
通バスＣ−Ｂｕｓに出力し、スレーブ２ａはライトデー
タの取込み完了を示すチック信号＊ＡＣＫを発し、マス
タ１ａはクロック■の立上りでチック信号＊ＡＣＫをと
らえ、これによってビジー信号＊ＢＵＳＹを落とし、ラ
イトデータの出力を停止する。

従って、マスタ１ａがスレーブ２ａをライトアクセスす
るには、２クロツクのアクセスタイムを要する。

同様に、マスタ１ａがスレーブ２ｂをリードアクセスす
るには、第８図（Ｃ）の如く、第８図（Ａ）に比し、ス
レーブ２ｂがリードデータの出力に２クロック要するこ
とから、チック信号＊ＡＣＫが１クロック遅れ、リード
データも１クロック遅れて出力され、アクセスタイムを
５クロツクとなる。

又、マスタ１ａがスレーブ２ｂをライトアクセスするに
は、第８図（Ｄ）の如く、第８図（Ｂ）に比し、スレー
ブ２ｂがライトデータの取込み（書込み）完了まで２ク
ロック要するから、ライトデータは２クロツク分出力さ
れ、チック信号＊ＡＣＫも１クロック遅れて出力され、
アクセスタイムは３クロツクとなる。

マスタがライトデータの出力まで２クロック要せば、第
８図（Ｂ）、（Ｄ）のライトストローブ信号＊ＷＳＴＲ
Ｂは１クロック遅れ、ライトデータも１クロック遅れて
出力され、各々のアクセスタイムは３クロツク、４クロ
ツクと増加する。

このように、マスタ、スレーブ間のアクセスタイムは、
データ出力タイミング信号、即ちリート時はチック信号
＊ＡＣＫ、ライト時はライトストローブ信号＊ＷＳＴＲ
Ｂによって、又ライト時にはチック信号＊ＡＣＫをライ
ト完了を示すようにして、マスタ、スレーブの応答時間
に応じた最速かつ最適のアクセスタイムを与えることが
できる。

〔発明が解決しようとする問題点〕

このような従来のアクセス制御方式では、マスタ側がビ
ジー信号＊ＢＵＳＹを取扱っていることから、リードア
クセス時には、自己の応答時間を知っているため、アク
セス完了前のサイクルを得られるので、第８図（Ａ）、
（Ｃ）の如く、アクセス完了の１サイクル前でスレーブ
側のチック信号＊ＡＣＫに応じてビジー信号＊ＢＵＳＹ
を落とすことができ、従って、アクセスサイクル中にア
ービトレーションが可能となる。

しかし、ライトアクセス時には、アクセス完了はスレー
ブ側によることから、アクセス完了前のサイクルを知る
ことができず、このため、ビジー信号１ｋＢＵｓＹを落
とすタイミングは、スレーブ側のチック信号（ライト完
了信号）＊ＡＣＫによって生成するしかなかった。これ
は、リードとライトを直列に行うライトアクセスの一種
として取扱われるリードモディファイドライトアクセス
でも同様である。

このため、ライトアクセス及びリードモディファイドラ
イトアクセスにおいては、第８図（Ｂ）、（Ｄ）に示す
如く、アクセス完了までビジー信号＊ＢＵＳＹが落ちな
いから、アービトレーションはアクセス完了後に行われ
、アクセスサイクル中にアービトレーションが実行でき
ず、バスの有効利用ができないという問題があった。

本発明は、ライトアクセス時にも、アクセスサイクル中
にアービトレーションを行うことのできるマスタ・スレ
ーブシステムのアクセスｆｆ＋ＩＪ　外方式を提供する
ことを目的とする。

Ｃ問題点を解決するための手段〕 第１図は本発明の原理説明図である。

第１図（Ａ）中、第７図で示したものと同一のものは同
一の記号で示してあり、３はマスタ側のビジー信号発生
回路であり、各マスタ１ａ、１ｂ、ｌｃに設けられるも
の、４はスレーブ側のビジー信号発生回路であり、ライ
トデータの取込みに２クロツク以上要するスレーブ（例
えば２ｂ）に設けられるものである。

第１図（Ｂ）に示す如く、第８図（Ｂ）のマスタ、スレ
ーブの関係の如き、スレーブ側のライトデータの取込み
が１サイクル（クロック）で済むものでは（例えば、ス
レーブ２ａ）、ライトデータの出力前にマスタのビジー
信号＊ＢＵＳＹを落とす。

一方、第１図（Ｃ）の如（、第８図（Ｄ）のマスタ、ス
レーブの関係の如き、スレーブ側のライトデータの取込
みが２サイクル（クロック）以上要するものでは、（例
えばスレーブ２ｂ）、ライトデータの出力前にマスタの
ビジー信号＊ＢＵＳＹを落とし、引き続いてスレーブの
ビジー信号発生回路４よりビジー信号＊ＢＵＳＹを発生
する。

〔作用〕

本発明では、ライトアクセス時に、マスタがアクセス起
動時から自己の応答時間であるライ１〜データ出力まで
ビジー信号＊ＢＵＳＹを発しているので、スレーブ側が
ライトデータの取込みが１クロツクで済めば、スレーブ
からビジー信号＊ＢＵＳＹを発しなくても、アクセス完
了ｌサイクル前に、ビジー信号＊ＢＵＳＹを落とせるの
で、アクセスサイクル中にアービトレーションを第１図
（Ｂ）の如く並列に実行できる。

一方、ライトデータの取込みに２クロツク以上要するス
レーブに対しては、ビジー信号発生回路４を設け、マス
タのビジー信号＊ＢＵＳＹオフに引続いて、ビジー信号
＊ｌ３ＵＳＹを発生せしめる。

スレーブ側は自己のライトデータの取込み時間がわかっ
ているので、スレーブのビジー信号＊ＢＵＳＹをアクセ
スサイクル完了の１サイクル前で第１図（Ｃ）の如く落
とすことができるから、アクセスサイクル中にアービト
レーションを並列に実行できる。

しかも、ビジー信号＊ＢＵＳＹ以外他の制御信号のシー
ケンスを変えないでこれを実行できる。

要するに、ビジー信号をデータを受は側でもドライブで
きるようにしたものである。

〔実施例〕

（ａ）一実施例の説明 第２図は本発明の一実施例要部構成図であり、第２図（
Ａ）はマスタ側のビジー信号発生回路３の構成図、第２
図（Ｂ）はスレーブ側のビジー信号発生回路４の構成図
である。

第２図（Ａ）中、３０はアンドゲートであり、ビジー線
βｂのビジー信号＊ＢＵＳＹと、アービトレーションの
結果、アクセス可能である時にノ＼イレベル（“１”）
となるアクセス可信号ＡＣＣとの論理積をとるもの、３
１はアンドゲートであり、リードアクセスモードを示す
リードモード信号ＲＥＡ　Ｄと、リード時マスタがリー
ドデータの取込みを完了する前のサイクルで発行される
タイミング信号ＲＡＣとの論理積をとるもの、３２はア
ンドゲートであり、反転リードモード信号＊ＲＥＡＤと
、反転ライトストローブ信号ＷＳＴＲＢとの論理積をと
るもの、３３はノア（ＮＯＲ）ゲートであり、アントゲ
−）３１３２のノア（ＮＯＴ　　ＯＲ）をとるもの、３
４はＪ−にフリップフロップであり、アンドゲート３０
の出力がＪ端子に、ノアゲート３３の出力が反転されて
に端子に入力されるもの、３５はトライステートバッフ
ァであり、Ｊ−にフリップフロップ３４の出力でビジー
信号＊ＢＵＳＹをビジー線βｂに発するものである。

従って、マスタ１ａ〜ＩＣのビジー信号発生回路３は、
従来のビジー信号発生回路に比し、アンドゲート３２、
ノアゲート３３が付加されている。

この構成の動作を説明すると、ビジー綿Ｉｌｂの＊ビジ
ー信号ＢＵＳＹがハイレベルの（落ちている）間アンド
ゲート３０が開き、その間にマスタがアービトレーショ
ンによりバス占有権を獲得するとアクセス可信号ＡＣＣ
を発し、これによってアンドゲート３０から出力が発せ
られ、Ｊ−にフロ リップフロップ３４を反転し、これによってトライステ
ートバッファ３５をオンし、ローレベルのビジー信号＊
ＢＵＳＹをビジー線ｌｂに出力される。

一方、マスタのリードアクセスでは、リードモード信号
ＲＥＡＤがマスタより発行され、アンドゲート３１が開
く。マスタはリードデータの取込みを完了する前のサイ
クルでタイミング信号ＲＡＣを発し、これによってアン
ドゲート３１、ノアゲート３３を介しＪ−にフリップフ
ロップ３４を反転し、これによってトライステートバッ
ファ３５をオフし、ビジー信号＊ＢＵＳＹをハイレベル
とし、これを落とす。

又、マスタのライトアクセス（リードモディファイドラ
イトアクセスを含む）では、リードモーＦ（ｉ号ＲＥＡ
Ｄがローレベルのため、反転リードモード信号＊ＲＥＡ
Ｄがハイレベルとなってアンドゲート３２を開く。マス
タがライトデータの有効を示すライトストローブ信号＊
ＷＳＴＲＢを発すると、その反転のライトストローブ信
号ＷＳＴＲＢによって、アントゲート３２、ノアゲート
３３を介しＪ−にフリップフロップ３４を反転し、これ
によってトライステートバッファ３５をオフし、ビジー
信号＊ＢＵＳＹをハイレベルとし、これを落とす。

従って、ライトアクセスでは、マスタのビジー信号＊Ｂ
ＵｓＹはライトアクセス開始からライトデータ出力前ま
でローレベルとなる。

一方、スレーブのビジー信号発生回路４を第２図（Ｂ）
により説明する。

第２図（Ｂ）中、４０はアントゲ−１・であり、マスタ
の反転ライトストローブ信号ＷＳＴＲＢと、スレーブの
アドレスデコードによってライトアクセスを検出した時
のタイミング信号ＷＭＳとの論理積をとるもの、４Ｉは
Ｊ−にフリップフロップであり、アントゲート４０の出
力がＪ端子に入力され、スレーブのライト完了の前のサ
イクルで出力されるタイミング信号ＷＡＣかに端子に入
力されるもの、４２はトライステートバッファであり、
Ｊ−にフリップフロップ４１の出力でビジー信号＊ＢＵ
ＳＹをビジー線７！ｂに発するものである。

この構成の動作を説明すると、リードアクセスでは動作
せず、ライトアクセスの場合のみ動作する。スレーブは
ライトアクセスをアドレスデコードによって検出すると
、タイミング信号ＷＭＳを発し、アントゲート４０を開
く。マスタからライトストローブ信号＊ＷＳＴＲＢが発
せられると、その反転信号ＷＳＴＲＢによってアントゲ
ート４０よりＪ−にフリップフロップ４１が反転し、こ
れによってトライステートバッファ３５をオンし、ロー
レベルのビジー信号＊ＢＵＳＹをビジー線ｌｂに出力す
る。

次に、スレーブがライト完了の前のサイクルでタイミン
グ信号ＷＡＣを発すると、Ｊ−にフリップフロップ４１
を反転し、これによってトライステートバッファ４２を
オフし、ビジー信号＊ＢＵＳＹをハイレベルとして、落
とす。

従って、ライトアクセスにおいて、スレーブのビジー信
号＊ＢＵＳＹは、マスタのビジー信号＊ＢＵＳＹオフに
引続いて出力され、ライト完了の１サイクル前にオフと
される。

次に、マスタとスレーブ間のアクセス動作について説明
する。

第１図（Ａ）において、第７図と同様マスタｌａがリー
ドデータの取込みに２クロツク、ライトデータの出力に
１クロック要し、スレーブ２ａがライトデータの取込み
に１クロンク、リードデータの出力に１クロック要し、
スレーブ２ｂがライトデータの取込みに２クロツク、リ
ードデータの出力に２クロック要し、マスタ１ｂ（ｌｃ
）がリードデータの取込みに１クロツク、ライトデータ
の出力に１クロック要するもとして、第１図（Ａ）のマ
スタ・スレーブシステムで説明する。

この場合、マスタ１ａ−１ｃには、第２図（Ａ）のビジ
ー信号発生回路３が、スレーブ２ｂに、第２図（Ｂ）の
ビジー信号発生回路４が設けられ、スレーブ２ａにはビ
ジー信号発生回路４が設けられていない。

先づ、マスタｌａとスレーブ２ａ、２ｂのアクセス動作
について第３図及び第４図により説明する。

尚、第３図はマスタ１ａとスレーブ２ａのアクセス説明
図であり、第３図（Ａ）はそのリードアクセスの場合、
第３図（Ｂ）はそのライトアクセスの場合、第３図（Ｃ
）はそのリードモディファイドライトアクセスの場合を
示し、第４図はマスタ１ａとスレーブ２ｂのアクセス説
明図であり、第４図（Ａ）はそのリードアクセスの場合
、第４図（Ｂ）はそのライトアクセスの場合、第４図（
Ｃ）はそのリードモディファイドライトアクセスの場合
を示す。

マスタ１ａがスレーブ２ａをリードアクセスする場合に
は、第３図（Ａ）に示す如く、第８図（Ａ）の従来例と
同一の動作を行い、アクセスサイクル中に、アービトレ
ーシタンができる。

マスタ１ａがスレーブ２ａをライトアクセスする場合に
は、マスタ１ａは第８図（Ｄ＞の場合と同様にビジー信
号＊ＢＵＳＹを出力し、共通バス（、−ＢＵＳにアドレ
スを出力するとともにライトストローブ信号＊ＷＳＴＲ
Ｂを出力する。そして、次のクロックで共通バスＣ−Ｂ
ＵＳにライトデータを出力する。

スレーブ２ａはライトデータを取込み、アソク信号＊Ａ
ＣＫを完了通知として発する。

これによって、マスタｌａはライトデータの出力を停止
する。

この時、マスタｌａはライトストローブ信号＊ＷＳＴＲ
Ｂによってビジー信号＊ＢＵＳＹを落とすことによって
、アクセス中のアクセス完了１サイクル前にビジー信号
＊ＢＵＳＹが落ち（ハイレベルとなり）、アービトレー
ションが可能となる。

又、マスタ１ａがスレーブ２ａをリードモディファイド
ライトアクセスする場合には、マスタ１ａはビジー信号
＊ＢＵＳＹを発するとともに、スタート信号＊５ＴＡＲ
Ｔを発し、共通バス（、−ＢＵＳにアドレスを発する。

スレーブ２ａはリードモディファイドアクセスであるこ
とをデコードにより知り、１クロツクでリードデータの
出力ができるため、リードデータの有効となるアソク信
号＊ＡＣＫを出力する。そして、スレーブ２ａは共ウリ 通バスＣ−Ｂｕｓにクロック■の立上りでリードデータ
を出力する。

マスタ１ａは、２クロツクでリードデータの取込みがで
きるから、クロック■の立上りでライトストローブ信号
ＷＳＴＲＢを出力し、スレーブ２ａはリードデータの出
力を停止する。これとともにマスタ１ａはビジー信号＊
ＢＵＳＹを落とし、ライトデータを共通バスＣ−Ｂｕｓ
に出力する。

これによって、アクセス完了ｌサイクル前からアービト
レーションが可能となる。

次に、マスタ１ａがスレーブ２ｂをアクセスする場合に
ついて、第４図により説明する。

マスタ１ａがスレーブ２ｂをリードアクセスする場合は
、第３図（Ａ）と同様であり、スレーブ２ｂがリードデ
ータ出力に２クロツク要するため、アソク信号＊ＡＣＫ
及びリードデータの出力開始力月りロック分遅れている
。

マスタｌａがスレーブ２ｂをライトアクセスする場合は
、第４図（Ｂ）に示す如く、第３図（Ｂ）と同様マスタ
１ａはビジー信号＋１’ＢＵｓＹを、共通バスＣ−ＢＵ
Ｓにアドレスを出力するとともにライトストローブ信号
＊ＷＳＴＲＢを出力する。

そして、次のクロックで共通バスＣ−Ｂ　Ｕ　Ｓにライ
トデータを出力し、マスタ１ａのビジー信号ＢＵＳＹを
落とす。スレーブ２ｂは、アドレスを取込みデコードし
、ライトストローブ信号＊ＷＳＴＲＢによってビジー信
号ＢＵＳＹをビジー線１ｂに出力する。

スレーブ２ｂは、ライトデータの取込みに２クロツク要
するから、クロック■のタイミングでアソク信号＊ＡＣ
Ｋを出力するとともに、ビジー信号＊ＢＵＳＹを落とす
。又、マスタｌａは、アソク信号＊ＡＣＫによってクロ
ック■の立上りで、ライトデータの出力を停止する。

従って、アクセス開始時にはマスタ１ａのビジー信号＊
ＢＵＳＹをドライブし、ライトストローブ信号＊ＷＳＴ
ＲＢによっていったんマスタ１ａノヒジ一信号が落ち、
スレーブ２ｂのビジー（１＊ＢＬＪＳＹが出力され、ア
クセス完了の１サイクル前にビジー信号が落ち、アクセ
スサイクル中にアービトレーションが可能となる。

更に、マスタ１ａがスレーブ２ｂをリードモディファイ
ドライトアクセスする場合には、第４図（Ｃ）に示す如
く、クロック■までのり一ドデータ出力までは第４図（
Ａ）のリードアクセスの場合と同一である。マスタ１ａ
はクロック■の立上りに同期してライトストローブ信号
＊ＷＳＴＲＢを出力する。そして、クロック■の立上り
で共通バス（、−Ｂｕｓにライトデータを出力し、これ
とともにビジー信号ＢＵＳＹを落とす。スレーブ２ｂは
ライトストローブ信号＊ＷＳＴＲＢによってビジー信号
＊ＢＵＳＹを出力し、ライトデータを取込み、アクセス
完了の１サイクル前でビジー信号＊ＢＵＳＹを落とす。

マスタ１ａはビジー信号＊ＢＵＳＹの落ちたことをクロ
ック■の立上りで検知し、ライトデータの出力を停止す
る。

このようにして、アクセスサイクル中にアービトレーシ
ョンが可能となる。

次に、マスタｌｂ（又はＩＣ）がスレーブ２ａをアクセ
スする場合について、第５図により説明する。

マスタ１ｂがスレーブ２ａをリードアクセスする場合は
、第５図（Ａ）に示す如く、第３図（Ａ）と同一の動作
であり、マスタ１ｂがリードデータの取込みに１クロツ
クで済むので、その分アクセスタイムが１サイクル少な
くてよい。

次に、マスタ１ｂがスレーブ２ａをライトアクセスする
場合は、第５図（Ｂ）に示す如く、第３図（Ｂ）と全く
同一の動作である。

又、マスタ１ｂがスレーブ２ａをリードモディファイド
ライトアクセスする場合は、第５図（Ｃ）に示す如く、
第３図（Ｃ）と同一の動作であり、マスタ１ｂがリード
データの取込みに１クロツクで済むので、その分アクセ
スタイムが１サイクル少なくで済む。

次に、マスタ１ｂがスレーブ２ｂをアクセスする場合に
ついて、第６図により説明する。

マスタ１ｂがスレーブ２ｂをリードアクセスする場合は
、第６図（Ａ）に示す如く、第４図（Ａ）と同一の動作
であり、マスタ１ｂがリードデータの取込みに１サイク
ルで済むから、その分アクセスタイムが１サイクル少な
くて済む。

又、マスタ１ｂがスレーブ２ｂをライトアクセスする場
合は、第６図（Ｂ）に示す如く、第４図（Ｂ）と同一の
動作である。

更に、マスタ１ｂがスレーブ２ｂをリードモディファイ
ドライトアクセスする場合は、第６図（Ｃ）に示す如く
、第４図（Ｃ）と同一の動作であり、但し、マスタ１ｂ
がリードデータの取込みに１クロツクで済むから、アク
セスタイムは１サイクル分少なくて済む。

（ｂ）他の実施例の説明 上述の実施例から明らかな如く、複数のマスタの応答時
間（リードデータの取込み、ライトデータの出力時間）
は同一であっても異なってもよい。

一方、複数のスレーブは、リードデータの出力時間は同
一であってもよく、異なってもよいが、ライトデータの
取込み時間は異なっているものについて適用される。

Ｚ　　’／ 例えば、スレーブ２ａがライトデータの取込みに３サイ
クル（クロック）要すれば、スレーブ２ａにもビジー信
号発生回路４が必要となる。

これらは、必要とされるシステム構成によって適宜採用
しうる。

又、アービトレーションについて各マスタにバス占有優
先権を持たせているが、最先のアクセス要求を発したも
のにバス占有権を与えるような競合制御を行うようにし
てもよ（、マスタ、スレーブの数も実施例に限られない
。

更に、共通バスＣ−ＢＵＳをアクセス、データのマルチ
プレクサバスで説明したが、アドレスバスとデータバス
の分離したものであってもよく、制御信号も他の形式の
ものであってもよい。

以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。

〔発明の効果〕

以上説明した様に、本発明によれば、ライトデ−タの取
込み時間が異なる複数のスレーブが接続されていても、
ライトアクセス中にアービトレーションが実行でき、バ
スの有効利用を図ることができるという効果を奏し、特
に種々のスレーブを接続した複雑なシステムのバスの有
効利用が図れ、全体の処理効率を向上しうる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例要部構成図、第３図及至第６
図は本発明の一実施例アクセス説明図、 第７図及び第８図は従来技術の説明図である。 図中、１ａ、１　ｂ、　１　ｃ−１スタ、２ａ、２ｂ　
　−スレーブ、 ３．４−・−ビジー信号発生回路、 Ｃ−ＢＵＳ−共通バス、 Ｊｂ−・−ビジー線。 （Ａ） 、ｃ）　　　　　　　７−″゛ト″′ ７スタ／久とスレーフ゛２ａのアゲセス凌明図第３図 （Ａ） （Ｂ） マスタｌｂとスレーフ゛＆め〃ｔス古近帽口第５図 （Ａ） （βン　　　　　　　ア七トレーシラン救米戎Ｃ４ 第８ （Ｃ） り翫朗隙 図

Claims (1)

1. 【特許請求の範囲】 複数のマスタ（１ａ、１ｂ、１ｃ）と複数のスレーブ（
   ２ａ、２ｂ）とが共通バス（Ｃ−ＢＵＳ）に接続され、 該複数のマスタ（１ａ、１ｂ、１ｃ）が共通ビジー線（
   ｌｂ）上にビジー信号が発せられてない時に各マスタ（
   １ａ、１ｂ、１ｃ）のバス占有権調停を行い、バス占有
   権を獲得したマスタが共通ビジー線（ｌｂ）にビジー信
   号を発し、所望のスレーブをアクセスするマスタ・スレ
   ーブシステムにおいて、 該スレーブにビジー信号発生回路（４）を設け、ライト
   アクセス時に、該バス占有権を獲得したマスタは、ライ
   トデータを該共通バス（Ｃ−ＢＵＳ）に発する前に、ビ
   ジー信号を落とし、該スレーブからビジー信号を該共通
   バス（Ｃ−ＢＵＳ）に発するようにしたことを特徴とす
   るアクセス制御方式。