JPH0224728A - データ処理装置のセーブ処理方式 - Google Patents
データ処理装置のセーブ処理方式Info
- Publication number
- JPH0224728A JPH0224728A JP17559788A JP17559788A JPH0224728A JP H0224728 A JPH0224728 A JP H0224728A JP 17559788 A JP17559788 A JP 17559788A JP 17559788 A JP17559788 A JP 17559788A JP H0224728 A JPH0224728 A JP H0224728A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- address
- data
- interrupt
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は割込み処理機能を有するデータ処理装置に関す
る。特に、割込み発生時に割込み処理に先立って行われ
るセーブ処理に関する。
る。特に、割込み発生時に割込み処理に先立って行われ
るセーブ処理に関する。
本発明は割込みレベルに応じた割込み処理を行うことが
できるデータ処理装置のセーブ処理方式プロセッサで処
理される内容を汎用レジスタ群にセクトすると同時に、
高速メモリにもセットし、割込み処理要求発生時点でセ
ーブ処理を終了し、次のレベルにあわせたメモリアドレ
ス生成を指示することにより、 割込要求発生から割込処理開始までの遅延時間を短縮で
きるようにしたものである。
できるデータ処理装置のセーブ処理方式プロセッサで処
理される内容を汎用レジスタ群にセクトすると同時に、
高速メモリにもセットし、割込み処理要求発生時点でセ
ーブ処理を終了し、次のレベルにあわせたメモリアドレ
ス生成を指示することにより、 割込要求発生から割込処理開始までの遅延時間を短縮で
きるようにしたものである。
従来、第3図に示すようにデータ処理装置31には汎用
レベル群3は1つしか存在せず、割込み処理の要求が発
生したとき、プロセッサ2が割込み処理に先立ってセー
ブ処理を行う。
レベル群3は1つしか存在せず、割込み処理の要求が発
生したとき、プロセッサ2が割込み処理に先立ってセー
ブ処理を行う。
この場合、プロセッサ2はレジスタアドレス線35を介
して汎用レジスタ群3の中の1つのレジスタを指定する
。汎用レジスタ群3はレジスタアドレス線35により指
定されたレジスタのデータをデータ線36を介してプロ
セッサ2へ送出する。プロセッサ2はデータ線36を介
して主記憶装置20に書込み要求を出し、同時にアドレ
ス線37を介してメモリアドレスを送出し、データ線3
8を介してデータを送出する。主記憶装置20は書込み
要求を受は付けるとアドレス線37を介して通知された
アドレスにデータ線38を介して送られてきたデータを
書込む。プロセッサ2は汎用レジスタ群3のすべてのデ
ータを主記憶装置20へ転送するまで上記の処理を繰り
返し、セーブ処理が終了すると割込み処理を開始する。
して汎用レジスタ群3の中の1つのレジスタを指定する
。汎用レジスタ群3はレジスタアドレス線35により指
定されたレジスタのデータをデータ線36を介してプロ
セッサ2へ送出する。プロセッサ2はデータ線36を介
して主記憶装置20に書込み要求を出し、同時にアドレ
ス線37を介してメモリアドレスを送出し、データ線3
8を介してデータを送出する。主記憶装置20は書込み
要求を受は付けるとアドレス線37を介して通知された
アドレスにデータ線38を介して送られてきたデータを
書込む。プロセッサ2は汎用レジスタ群3のすべてのデ
ータを主記憶装置20へ転送するまで上記の処理を繰り
返し、セーブ処理が終了すると割込み処理を開始する。
′〔発明が解決しようとする問題点〕
上述した従来のデータ処理装置のセーブ処理方式では、
割込み要求が受は付けられた後に、プロセッサを介して
汎用レジスタ群の種々のデータを主記憶装置へ退避する
動作を行っているため割込処理の開始が遅れる欠点があ
る。
割込み要求が受は付けられた後に、プロセッサを介して
汎用レジスタ群の種々のデータを主記憶装置へ退避する
動作を行っているため割込処理の開始が遅れる欠点があ
る。
本発明はこのような欠点を除去するもので、割込要求発
生から割込処理開始までの遅延時間を短縮することがで
きる方式を提供することを目的とする。
生から割込処理開始までの遅延時間を短縮することがで
きる方式を提供することを目的とする。
本発明は、プロセッサおよびこのプロセッサで処理され
たデータを保持する汎用レジスタ群を備えたデータ処理
装置のセーブ処理方式において、上記プロセッサの割込
処理に際して上記汎用レジスタ群に格納される内容と同
一の内容をほぼ同じタイミングで書き込む高速メモリの
メモリ領域が確保され、上記内容をこの高速メモリに書
き込むためのメモリアドレスを発生するアドレス生成回
路と、上記プロセッサにより制御されこのアドレス生成
回路を割込みレベルに応じて制御する割込レベル管理回
路とを備えたことを特徴とする。
たデータを保持する汎用レジスタ群を備えたデータ処理
装置のセーブ処理方式において、上記プロセッサの割込
処理に際して上記汎用レジスタ群に格納される内容と同
一の内容をほぼ同じタイミングで書き込む高速メモリの
メモリ領域が確保され、上記内容をこの高速メモリに書
き込むためのメモリアドレスを発生するアドレス生成回
路と、上記プロセッサにより制御されこのアドレス生成
回路を割込みレベルに応じて制御する割込レベル管理回
路とを備えたことを特徴とする。
高速メモリがプロセッサで処理されたデータを保持する
とともにレジスタと同じタイミングで書き込みを行い、
アドレス生成回路が高速メモリに退避するレジスタのレ
ジスタアドレスおよび退避先のメモリアドレスを指示し
、割込レベル管理回路がアドレス生成回路を割込レベル
に応じて制御する。
とともにレジスタと同じタイミングで書き込みを行い、
アドレス生成回路が高速メモリに退避するレジスタのレ
ジスタアドレスおよび退避先のメモリアドレスを指示し
、割込レベル管理回路がアドレス生成回路を割込レベル
に応じて制御する。
これにより、割込要求発生から割込処理開始までの遅延
時間を短縮することができる。
時間を短縮することができる。
次に、本発明実施例を図面に基づいて説明する。
第1図は本発明実施例の構成を示すブロック図、第2図
は本発明実施例の高速メモリのイメージを示す図である
。
は本発明実施例の高速メモリのイメージを示す図である
。
本発明実施例のデータ処理装置1は、データ線8を介し
て送られてくるデータを処理するプロセッサ2と、この
プロセッサ2で処理されたデータを保持しデータ線8を
介してプロセッサ2にデータを送出する汎用レジスタ群
3と、割込み発生時の退避用として汎用レジスタ群3と
ほぼ同一タイミングでデータ線7を介して送られてくる
データを第2図に示すように書き込む高速メモリ4と、
レジスタアドレス線9および制御線12の↑指示に応じ
て高速メモリ4に対するメモリアドレスを生成しメモリ
アドレス線11により高速メモリ4に送出するアドレス
生成回路5と、プロセッサ2から制御線10を介して送
られてくる割込レベルの指示をもとに制御線12を介し
てアドレス生成回路5に指示を与える割込レベル管理回
路6とを備え、プロセッサ2は主記憶装置20に接続さ
れる。
て送られてくるデータを処理するプロセッサ2と、この
プロセッサ2で処理されたデータを保持しデータ線8を
介してプロセッサ2にデータを送出する汎用レジスタ群
3と、割込み発生時の退避用として汎用レジスタ群3と
ほぼ同一タイミングでデータ線7を介して送られてくる
データを第2図に示すように書き込む高速メモリ4と、
レジスタアドレス線9および制御線12の↑指示に応じ
て高速メモリ4に対するメモリアドレスを生成しメモリ
アドレス線11により高速メモリ4に送出するアドレス
生成回路5と、プロセッサ2から制御線10を介して送
られてくる割込レベルの指示をもとに制御線12を介し
てアドレス生成回路5に指示を与える割込レベル管理回
路6とを備え、プロセッサ2は主記憶装置20に接続さ
れる。
次にこのように構成された本発明実施例の動作について
説明する。データ処理装置1ではプロセッサ2で処理さ
れる内容が汎用レジスタ群3にセットされると、はぼそ
れと同時に高速メモリ4にも常時セットされる。したが
ってデータ処理装置1に割込み処理の要求が発生した時
点でセーブ処理を終えている状態となる。プロセッサ2
が制御線10を使って割込レベル管理回路6に割込レベ
ル変更を指示し、割込レベル管理回路6が制御線12を
使ってアドレス生成回路5に次のレベルにあわせたメモ
リアドレス生成を指示することにより次のレベルの処理
が開始される。
説明する。データ処理装置1ではプロセッサ2で処理さ
れる内容が汎用レジスタ群3にセットされると、はぼそ
れと同時に高速メモリ4にも常時セットされる。したが
ってデータ処理装置1に割込み処理の要求が発生した時
点でセーブ処理を終えている状態となる。プロセッサ2
が制御線10を使って割込レベル管理回路6に割込レベ
ル変更を指示し、割込レベル管理回路6が制御線12を
使ってアドレス生成回路5に次のレベルにあわせたメモ
リアドレス生成を指示することにより次のレベルの処理
が開始される。
このようにして、割込処理をただちに実行することがで
き、高速メモリ4に一時蓄積されたデータは、割込処理
の終了後、または割込処理の実行中に生じる空いている
時間を利用して所定の転送を行うことができる。
き、高速メモリ4に一時蓄積されたデータは、割込処理
の終了後、または割込処理の実行中に生じる空いている
時間を利用して所定の転送を行うことができる。
以上説明したように本発明によれば、高速メモリとアド
レス生成回路と割込レベル管理回路を備えることにより
、割込要求発生から割込処理開始までの遅延時間を実質
的に短縮することができる効果がある。
レス生成回路と割込レベル管理回路を備えることにより
、割込要求発生から割込処理開始までの遅延時間を実質
的に短縮することができる効果がある。
1.31・・・データ処理装置、2・・・プロセッサ、
3・・・汎用レジスタ群、4・・・高速メモリ、5・・
・アドレス生成回路、6・・・割込レベル管理回路、7
.8.36.38・・・データ線、9.35.39・・
・レジスタアドレス線、10.12・・・制御線、11
・・・メモリアドレス線、20・・・主記録装置、37
・・・アドレス線。
3・・・汎用レジスタ群、4・・・高速メモリ、5・・
・アドレス生成回路、6・・・割込レベル管理回路、7
.8.36.38・・・データ線、9.35.39・・
・レジスタアドレス線、10.12・・・制御線、11
・・・メモリアドレス線、20・・・主記録装置、37
・・・アドレス線。
Claims (1)
- 【特許請求の範囲】 1、プロセッサおよびこのプロセッサで処理されたデー
タを保持する汎用レジスタ群を備えたデータ処理装置の
セーブ処理方式において、 上記プロセッサの割込処理に際して上記汎用レジスタ群
に格納される内容と同一の内容をほぼ同じタイミングで
書き込む高速メモリ(4)のメモリ領域が確保され、 上記内容をこの高速メモリに書き込むためのメモリアド
レスを発生するアドレス生成回路(5)と、 上記プロセッサにより制御されこのアドレス生成回路を
割込みレベルに応じて制御する割込レベル管理回路(6
)と を備えたことを特徴とするデータ処理装置のセーブ処理
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17559788A JPH0224728A (ja) | 1988-07-13 | 1988-07-13 | データ処理装置のセーブ処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17559788A JPH0224728A (ja) | 1988-07-13 | 1988-07-13 | データ処理装置のセーブ処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0224728A true JPH0224728A (ja) | 1990-01-26 |
Family
ID=15998870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17559788A Pending JPH0224728A (ja) | 1988-07-13 | 1988-07-13 | データ処理装置のセーブ処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0224728A (ja) |
-
1988
- 1988-07-13 JP JP17559788A patent/JPH0224728A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH01237864A (ja) | Dma転送制御装置 | |
JPH01277928A (ja) | 印刷装置 | |
US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
JPH0224728A (ja) | データ処理装置のセーブ処理方式 | |
JPH0198017A (ja) | プリンタ制御装置 | |
JPS61224063A (ja) | デ−タ転送制御装置 | |
JPH0352041A (ja) | ローカルメモリ制御回路 | |
JPS5938827A (ja) | マイクロプロセツサipl方式 | |
JPH04107634A (ja) | メモリデータバイパス制御方式 | |
JPH05242009A (ja) | 直接メモリアクセス装置 | |
JPH01193948A (ja) | データ転送制御方式 | |
JPS5836373B2 (ja) | アクセスタイム可変装置 | |
JPS59180755A (ja) | トレ−ス方式 | |
JPH04360251A (ja) | コンピュータシステム | |
JPS6024663A (ja) | メモリ・アクセス制御方式 | |
JPH0520265A (ja) | データ転送装置 | |
JPS6347861A (ja) | 電子計算機の入出力制御方法 | |
JPH04211854A (ja) | コンピュータ装置 | |
JPS61147337A (ja) | マイクロプログラム制御方式 | |
JPH03109662A (ja) | メモリ制御装置 | |
JPS62168246A (ja) | メモリ書込み制御方式 | |
JPH0439751A (ja) | 情報処理装置 | |
JPH04268623A (ja) | フロッピーディスク用データバッファ装置 | |
JPH01250163A (ja) | バス制御装置 | |
JPS61123966A (ja) | 主記憶内デ−タ転送装置 |